CN104040722B - 通过低温工艺制造的薄膜半导体 - Google Patents

通过低温工艺制造的薄膜半导体 Download PDF

Info

Publication number
CN104040722B
CN104040722B CN201280065560.4A CN201280065560A CN104040722B CN 104040722 B CN104040722 B CN 104040722B CN 201280065560 A CN201280065560 A CN 201280065560A CN 104040722 B CN104040722 B CN 104040722B
Authority
CN
China
Prior art keywords
layer
oxynitride
exposing
temperature
degrees celsius
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280065560.4A
Other languages
English (en)
Other versions
CN104040722A (zh
Inventor
Y·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104040722A publication Critical patent/CN104040722A/zh
Application granted granted Critical
Publication of CN104040722B publication Critical patent/CN104040722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

此处揭露的数个实施例有关于薄膜晶体管(TFT)与用以制造薄膜晶体管的方法。特别是，此处的实施例有关于用以在低温下形成半导体层的方法，半导体层用于TFT中。半导体层的形成可通过：沉积氮化物层或氮氧化物层，例如氮化锌或氮氧化锌，且接着将氮化物层为具有不同的氧成分的氮氧化物层。氮氧化物层通过将沉积的氮化物层暴露于约摄氏85度到约摄氏150度之间的温度下的湿空气来形成。暴露温度是低于一般用以直接地形成氮氧化物层或用以对氮氧化物层进行退火的沉积温度，退火可能在大约摄氏400度的温度下执行。

Description

通过低温工艺制造的薄膜半导体
本发明中的政府权利
本发明根据由ARL奖励的第DAAD19-02-3-0001号协议下的政府支持而作出。政府对此发明有一定的权利。
发明的背景
技术领域
本发明的实施例大体上是有关于薄膜晶体管(thin film transistor，TFT)与用以制造薄膜晶体管的方法。
背景技术
现行对薄膜晶体管(TFT)阵列的关注特别高，因为这些装置可用于液晶有源矩阵显示器(liquid crystal active matrix displays，LCD)之类的产品，这些产品时常应用于计算机及电视平面面板。LCD亦可包含发光二极管(light emitting diodes，LED)，例如用于背光的有机发光二极管(organic light emitting diodes，OLED)。LED及OLED需要薄膜晶体管来定址(addressing)显示器的动作。经由TFT驱动的电流(换言之，导通电流(on-current))受限于通道材料(通常意指活性材料、半导体材料或半导体活性材料)及通道的宽度和长度。此外，启动电压(turn-on voltage)通过半导体层的通道面积中的载子的堆积来确定，载子的堆积可随着半导体材料内的固定电荷(fixed charge)或界面内的电荷捕获的移动(shift)、以及偏压温度加压(bias temperature stress)或电流温度加压(currenttemperature stress)后的阈值电压偏移而改变。
目前制造TFT内的通道或半导体层的实施是于低温下沉积半导体层且接着以较高温度对半导体层进行退火，以增加半导体层的稳定性与迁移率。退火温度受限于基板可承受的温度。TFT的表现受限于沉积与退火的温度。半导体层可经由低温沉积工艺来沉积，例如物理气相沉积(PVD)、化学气相沉积(CVD)、溅镀、旋涂工艺(spin on process)等，但半导体层需要或者经退火来稳定薄膜结构且让电子装置达到较好的表现，或者半导体层需具有沉积于其上的保护层(passivation layer)。举例来说，对于一些在摄氏50度进行沉积的氮氧化锌薄膜来说，例如迁移率与载子浓度的薄膜特性的改变在暴露于空气数周后被观察出来(值得注意的是，薄膜未于高温进行退火且不具有保护层形成于其上)。
因此，在本技术领域中，需要一种制造用于TFT的半导体层的方法，在该方法中，TFT的装置表现不受限于退火及沉积温度。
发明内容
此处揭露的数个实施例有关于薄膜晶体管(TFT)与用以制造薄膜晶体管的方法。特别是，此处的实施例有关于用以在低温下形成半导体层的方法，半导体层用于TFT中。半导体层可通过以下步骤形成：沉积氮化物层或氮氧化物层，例如氮化锌或氮氧化锌，且接着转换该层为具有相较于从前不同的氧成分的层。转换通过以下而发生：将氮化物层或氮氧化物层暴露于具有高达摄氏100度的高相对湿度的空气，或者暴露于在高于摄氏100度的温度下具有水汽的蒸汽或气体；将氮化物层或氮氧化物层完全地(physically)浸于水中；或在将氮化物层暴露于蒸汽的同时将基板加热至介于约摄氏100度与约摄氏200度之间的温度。
于一实施例中，一种用以形成半导体氮氧化合物的方法包括：沉积氮化物层于基板上、以及暴露氮化物层于湿环境以将氮化物层转换为半导体氮氧化物层。
于另一实施例中，一种用以形成半导体氮氧化合物的方法包括：沉积具有低氧成分的氮氧化物层于基板上、以及暴露氮氧化物层于湿环境以将该层转换为具有高氧成分的半导体氮氧化物层。于另一实施例中，一种用以形成半导体氮氧化合物的方法包括：沉积具有低氧成分的氮氧化物层于基板上、以及暴露氮氧化物层于湿环境以将该层的顶部转换为具有高氧成分的的半导体氮氧化物层。
于另一实施例中，一种用以制造薄膜晶体管的方法包括：形成栅极电极于基板上，沉积栅极介电层于栅极电极与基板上，以及形成半导体层于栅极介电层上。半导体层的形成包括：沉积氮化物层于栅极介电层上、以及暴露氮化物层于湿空气以将氮化物层转换为氮氧化物层。此方法还包括形成源极电极及漏极电极于半导体层上。
附图说明
为了更详细地理解本发明的上述特征，可以参照实施例对以上简述的本发明作更具体的说明，一些实施例图示于附图中。然而，应当注意，附图仅图示本发明的典型实施例，因此不视为限制本发明的范围，本发明应当允许其他等效的实施例。
图1A-1C是薄膜晶体管100在各种制造阶段的示意性剖面图。
为便于理解，在可能的情况下使用相同的附图标记来指代附图中共同的相同元件。可以构想，在无须特别叙述的情况下，一个实施例中的元件便可有利地用于其他实施例。
具体实施方式
此处揭露的数个实施例有关于薄膜晶体管(TFT)及用于制造薄膜晶体管的方法。特别是，此处的实施例有关于用以在低温下形成TFT内的半导体层的方法。半导体层的形成可通过：沉积例如是氮化锌或氮氧化锌的氮化物层或氮氧化物层，且接着将该层转换为具有相较于以往的不同的氧成分的层。转换通过以下而发生：将氮化物层或氮氧化物层暴露于具有高达摄氏100度的相对高湿度的空气，或者暴露于在高于摄氏100度的温度下具有水汽的蒸汽或气体；将氮化物层或氮氧化物层完全地(physically)浸于水中；或在将氮化物层暴露于蒸汽的同时将基板加热至介于约摄氏100度及约摄氏200度之间的温度。
图1A-1C是TFT100在各种制造阶段的示意性剖面图。如图1A所示，栅极电极104形成于基板102上。可用于基板102的适合的材料包括但不限于：硅、锗、硅锗、钠钙玻璃(sodalime glass)、玻璃、半导体、塑胶、钢或不锈钢基板。可用于栅极电极104的适合的材料包括但不限于：铬、铜、铝、钽、钛、钼及其组合，或者是常用于作为透明电极的诸如氧化铟锡(ITO)或氟掺杂氧化锌(ZnO:F)这样的透明导电氧化物(TCO)。栅极电极104可通过适当的沉积技术来进行沉积，例如物理气相沉积(PVD)、有机金属化学气相沉积(MOCVD)、旋涂工艺(spin-on process)及印刷工艺。栅极电极104可利用蚀刻工艺进行图案化。
栅极介电层106可沉积于栅极电极104上。可用于栅极介电层106的适合的材料包括二氧化硅、氮氧化硅、氮化硅、氧化铝或其组合。栅极介电层106可通过适当的沉积技术进行沉积，包括等离子体增强化学气相沉积(PECVD)。
半导体层108接着形成于栅极介电层106上，如图1B所示。于实际应用中，半导体层108通常称为通道层、活性层或半导体活性层。半导体层108可包括氮氧化物，例如氮氧化铟镓锌(IGZON)及氮氧化锌(ZnON)。其他可被考虑的氮氧化物包括ZnOxNy、SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy、及SnInCdGaOxNy。前述的各个氮氧化物可掺杂着掺杂物，例如铝、锡、镓、钙、硅、钛、铜、锗、铟、镍、锰、铬、钒、镁、氧化硅(SixOy)、氮化硅(SixNy)、氧化铝(AlxOy)、及碳化硅(SiC)。一旦栅极电极104被施加偏压，半导体层108允许电流流通于源极电极与漏极电极之间。在沉积之后，若有需要，则半导体层108可通过湿蚀刻工艺进行图案化。
半导体层108的形成可通过：沉积氮化物层，且接着将氮化物层转换为氮氧化物层。举例来说，为了形成氮氧化锌层，可沉积二氮化三锌(Zn3N2)，且接着将二氮化三锌转换为氮氧化锌。氮化锌层可通过适合的沉积方法来沉积，例如物理气相沉积(PVD)、等离子体辅助化学气相沉积(PECVD)、化学气相沉积(CVD)、原子层沉积(ALD)、旋涂工艺(spin-onprocess)或印刷工艺。于一实施例中，氮化锌层通过PVD沉积。沉积于例如低于约摄氏100度的低温下进行。
在沉积氮化锌层之后，氮化锌层接着被转换成氮氧化锌层。此处有数个用以将氮化锌层转换为氮氧化锌层的实施例。各个实施例包括暴露沉积的氮化物层至湿环境(换言之，暴露于液态或蒸汽形式的水(H2O)，例如是摄氏95度且相对湿度为95％的空气)。一实施例是采用热环境，藉以使沉积的氮化锌层暴露于摄氏95度且相对湿度为95％的空气达30分钟。于另一实施例中，氮化锌层在高压环境中且在低于摄氏100度的温度下被完全地浸于水中(换言之，介于约1-2atm之间的压力)。于另一实施例中，在氮化锌暴露于蒸汽时，基板可被加热至大约150度的温度。用以暴露于湿环境的最高温度为摄氏250度，但可考虑的是，低达摄氏100度的温度是可使用的。于各个实施例中，氮化锌层被转换为氮氧化锌层。可理解的是，此些实施例同样可应用在氮氧化物层被沉积且接着被转换成为富含氧的氮氧化物层的情况下。
可理解的是，虽然此处的讨论有关于沉积氮化锌层且将氮化锌层转换为氮氧化锌层，然而其他用以转换为氮氧化物层的氮化物层可被考虑。重要而值得一提的是，沉积的氮化物层的迁移率与载子浓度可通过用掺杂物掺杂氮化物层来做调整。任何的掺杂可在氮化物层的沉积期间进行。举例来说，当通过物理气相沉积(PVD)来形成铝掺杂的氮氧化锌时，使用锌和铝的溅镀靶材。相较于铝和氮的反应，锌更容易与氮反应，因此铝掺杂的氮化锌被沉积。此外，氮化物层的迁移率与载子浓度为使用于该层的金属的函数。举例来说，相较于氮化锌，氮化铟镓锌或氮化锌锡各具有不同的迁移率及/或载子浓度。另外，在氮化物的沉积作为例子的情况下，只要沉积的材料可在转换步骤中容易地被转换成金属氧化物、金属氮氧化物或不同化合物，可以考虑沉积未完全氧化的金属氮氧化物或另一可转换的化合物。一般来说，相较于所沉积的薄膜所被转换成的薄膜，最初沉积的薄膜应该较弱或较不稳定。转换可发生于在等离子体状态中或非等离子体状态中的反应气体(换言之，含氧气体)环境里。转换甚至可发生在液体中，此液体可具有催化剂添加于其中。转换沉积的材料的反应率可控制，使得反应可发生于底部材料与沉积的材料，或仅发生于底部材料，或仅发生于复合材料。由于氧被添加至化合物，转换的薄膜可为退化型半导体(degeneratedsemiconductor)，退化型半导体通常著称为TCO或具有以下特性的半导体层，该半导体层具有宽带隙(band gap)与远离传导带(conduction band)或价带(valance band)的费米能阶(Fermi level)，价带通常著称为绝缘带(insulation band)。
此外，氮化物转换成氮氧化物的工艺并不限于将金属氮化物转换为金属氮氧化物。通过利用此处讨论的实施例，氮化硅层可完全地被转换成氧化硅层，使得没有氮化硅余留下来。氮化硅转换可发生在当氮化硅层覆盖半导体层108时，半导体层108包括作为保护层的氧化铟镓锌。氮化硅薄膜的转换将改变保护层和半导体层之间的界面。
此处所讨论的各个实施例有关将氮化物转换为氮氧化合物。值得一提的是，若仅仅将氧化物暴露于含氮气体，自氧化物化合物转换成氮氧化物化合物并不能实现。相较于氮，氧为较积极(aggressive)的反应物。因此，当氮化物暴露于氧气中，氧将与氮反应而形成氮氧化物。然而，因为氮并不像氧一样的易于反应，暴露于氮气中的氧化物将保持为氧化物。氮最多可掺杂于氧化物薄膜。因此，当低成本地将氮化物转换为氮氧化物为可能时，自氧化物转换为氮氧化物的花费为过高的。
即使利用低温来沉积与转换氮化物或氮氧化物具有好处，退火仍可在需要时被使用是可被考虑的。任何退火的执行将改善半导体层108的稳定性且可能改善半导体层108的迁移率，因为退火移除了薄膜内或表面上的杂质且使半导体层108稳定。值得注意的是，即使没有进行退火，转换的氮氧化物层所具有的稳定性如同直接形成且接着在大约摄氏400度的温度进行退火约10分钟的氮氧化物层。如果退火确实有执行，退火可在转换步骤之前、之后或者之前与之后进行，以增加半导体层108的迁移率。退火可在介于约摄氏150度与约摄氏400度之间的温度，且于包括一氧化二氮(N2O)、氮(N2)、氧(O2)或其组合的空气中进行。
为半导体层108的转换的薄膜是非柱状(non-columnar)(换言之，非垂直)优先地在垂直方向成长，且从微观层次(microscopic level)来看，通常具有随机堆迭的卵石(boulder)的外表。转换的层甚至是可渐变(graded)，使得更多的氧化物是存在于接近暴露的上表面且更多的氮化物是存在于邻近于栅极介电层106的表面，起因为氧经由半导体层108传送。如同美国专利申请公开第2010/0001272A1号中的讨论，转换的层甚至可制成为具有不同氧成分通过的多层结构。
如图1C所示，源极电极110及漏极电极112形成在半导体层108上。介于源极电极110及漏极电极112之间的半导体层108暴露的部分被称为主动通道114。源极电极110及漏极电极112适合的材料包括铬、铜、铝、钽、钛、钼、及其组合，或者上述所提及的TCO。源极电极110及漏极电极112可通过例如是PVD的适当的沉积技术形成，沉积后接着是通过蚀刻来图案化。
将氮化物转换为氮氧化物而不是简单地沉积氮氧化物化合物比直接沉积氮氧化物更具有成本效益。举例来说，氮化锌比氮氧化锌易于沉积。当直接形成氮氧化锌时，含氮气体及含氧气体均被使用，其中相较于含氧气体，含氮气体的总量显著地较多(举例来说，为含氧气体的总量的5至10倍)。然而，如果仅沉积氮化物层，含氧气体并未提供，这可降低复杂度、工艺开发周期(process development cycles)及成本。此外，相较于将沉积的氮氧化物层退火至大约摄氏400度的温度，将基板加热至低于大约摄氏250度的温度或在大约摄氏100度的环境中将氮化物层暴露于蒸汽更具有成本效益。相较于直接形成且在大约摄氏400度的温度进行退火约10分钟并仅刚好为稳定的薄膜的氮氧化物薄膜来说，所产生的通过转换所形成的氮氧化物薄膜具有类似或独特的薄膜特性。因此，沉积半导体层的温度与对半导体层进行退火的温度并未限制TFT的表现。
可以理解的是，本发明的应用并非只是用于沉积氮化物层且将氮化物层转换为氮氧化物层。亦可考虑的是，氮氧化物层可直接地形成且接着被转换成富含氧的氮氧化物层。另外，用于任何转换的所得到的结构可为多层半导体层。举例来说，如果氮化锌被沉积且接着被转换，所得的多层结构可包括位于与栅极介电层的界面处的氮化锌，及位于与源极电极与漏极电极的界面处的氮氧化锌。同样地，如果氮氧化锌被沉积且接着被转换，所得的多层结构可包括位于与栅极介电层的界面处的氮氧化锌，以及位于与源极电极与漏极电极的界面处的富含氧的氮氧化锌(换言之，相较于位于与栅极介电层的界面处的氮氧化锌有较多的氧成分)。同样地，如果氮氧化锌被沉积且接着被转换，所得的多层结构可包括位于与栅极介电层的界面处的氮氧化锌，以及位于与源极电极与漏极电极的界面处的氧化锌(换言之，氮氧化物完全地被转换成氧化物)。由于相较于半导体层与栅极介电层之间的界面，更多的氧位于半导体层与源极电极和漏极电极之间的界面，因为电子流经背通道(backchannel)而不是相邻栅极，因此对TFT来说，截止电流(off current)降低。
虽然以上内容针对本发明的实施例，然而在不背离本发明的基本范围的情况下，可以设计本发明的其他实施例和进一步实施例，本发明的保护范围由所附权利要求书确定。

Claims (17)

1.一种用以制造薄膜晶体管的方法，包括：
形成栅极电极于基板上；
沉积栅极介电层于所述栅极电极与所述基板上；
形成半导体层于所述栅极介电层上，所述形成包括：
沉积氮化物层于所述栅极介电层上；以及
暴露所述氮化物层于湿空气以将所述氮化物层转换为氮氧化物层；以及
形成源极电极及漏极电极于所述半导体层上。
2.如权利要求1所述的方法，其特征在于，所述暴露包括在相对湿度为百分之95的空气中将所述氮化物层暴露于摄氏95度的温度下的蒸汽或水达30分钟。
3.如权利要求1所述的方法，其特征在于，所述暴露包括在一环境内将所述氮化物层浸于水中，所述环境具有介于1与2atm之间的压力及少于摄氏100度的温度。
4.如权利要求1所述的方法，其特征在于，所述暴露包括在将所述氮化物层暴露于蒸汽时，将所述基板加热至100度到250度的温度。
5.如权利要求1所述的方法，其特征在于，所述氮化物层包括Zn3N2。
6.如权利要求1所述的方法，其特征在于，所述氮氧化物层是非柱状。
7.如权利要求1所述的方法，其特征在于，所述氮氧化物层于暴露后组成是渐变的，使得较大数量的氧相对于所述氮氧化物层的一表面存在于所述氮氧化物层中的另一表面。
8.如权利要求1所述的方法，其特征在于，所述湿空气包括水蒸汽。
9.如权利要求1所述的方法，还包括在介于摄氏350度和摄氏400度之间的温度下且于包括N2O、N2、O2或其组合的空气中退火所述氮氧化物层。
10.如权利要求1所述的方法，其特征在于，所述氮化物层包括一或数个元素，所述元素选自由锌、锡、铟、镓、镉及其组合所组成的群组。
11.一种用以制造薄膜晶体管的方法，包括：
形成栅极电极于基板上；
沉积栅极介电层于所述栅极电极与所述基板上；
形成半导体层于所述栅极介电层上，所述形成包括：
沉积氮氧化物层于所述栅极介电层上；以及
暴露所述氮氧化物层于湿空气，以增加所述氮氧化物层的氧成分；以及
形成源极电极及漏极电极于所述半导体层上。
12.如权利要求11所述的方法，其特征在于，所述暴露包括在相对湿度为百分之95的空气中将所述氮氧化物层暴露于摄氏95度的温度下的蒸汽或水达30分钟。
13.如权利要求11所述的方法，其特征在于，所述暴露包括在一环境内将所述氮氧化物层浸于水中，所述环境具有介于1与2atm之间的压力及少于摄氏100度的温度。
14.如权利要求11所述的方法，其特征在于，所述暴露包括在将所述氮氧化物层暴露于蒸汽时，将所述基板加热至100度到250度的温度。
15.如权利要求11所述的方法，其特征在于，所述氮氧化物层于暴露后组成是渐变的，使得较大数量的氧相对于所述氮氧化物层的一表面存在于所述氮氧化物层中的另一表面。
16.如权利要求11所述的方法，还包括在介于摄氏350度和摄氏400度之间的温度下且包括N2O、N2、O2或其组合的空气中退火所述氮氧化物层。
17.如权利要求11所述的方法，其特征在于，所述氮氧化物层包括一或数个元素，所述元素选自由锌、锡、铟、镓、镉及其组合所组成的群组。
CN201280065560.4A 2012-01-13 2012-12-17 通过低温工艺制造的薄膜半导体 Active CN104040722B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261586518P 2012-01-13 2012-01-13
US61/586,518 2012-01-13
PCT/US2012/070071 WO2013106166A1 (en) 2012-01-13 2012-12-17 Thin film semiconductors made through low temperature process

Publications (2)

Publication Number Publication Date
CN104040722A CN104040722A (zh) 2014-09-10
CN104040722B true CN104040722B (zh) 2017-05-17

Family

ID=48781806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280065560.4A Active CN104040722B (zh) 2012-01-13 2012-12-17 通过低温工艺制造的薄膜半导体

Country Status (5)

Country Link
US (1) US9396940B2 (zh)
KR (1) KR20140123528A (zh)
CN (1) CN104040722B (zh)
TW (1) TWI577029B (zh)
WO (1) WO2013106166A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
CN104701350B (zh) * 2015-03-03 2017-03-01 京东方科技集团股份有限公司 电极及其制作方法、阵列基板及其制作方法
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
CN104865619B (zh) * 2015-06-05 2016-08-24 京东方科技集团股份有限公司 一种防反射膜、其制作方法、显示面板及显示装置
CN105789284B (zh) * 2016-04-12 2018-08-28 中国科学院宁波材料技术与工程研究所 薄膜晶体管及其制备方法和显示装置
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
CN119506803B (zh) * 2024-11-12 2025-09-30 深圳大学 一种铜-氮化锌锡肖特基结的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716881A (en) * 1996-03-28 1998-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process to fabricate stacked capacitor DRAM and low power thin film transistor SRAM devices on a single semiconductor chip
CN1630043A (zh) * 2003-12-19 2005-06-22 茂德科技股份有限公司 电容介电层结构及其制造方法
CN101803028A (zh) * 2007-08-02 2010-08-11 应用材料股份有限公司 利用薄膜半导体材料的薄膜晶体管
US20100301343A1 (en) * 2009-06-01 2010-12-02 Qiu Cindy X Metal oxynitride thin film transistors and circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US20030155582A1 (en) 2002-02-19 2003-08-21 Maitreyee Mahajani Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716881A (en) * 1996-03-28 1998-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process to fabricate stacked capacitor DRAM and low power thin film transistor SRAM devices on a single semiconductor chip
CN1630043A (zh) * 2003-12-19 2005-06-22 茂德科技股份有限公司 电容介电层结构及其制造方法
CN101803028A (zh) * 2007-08-02 2010-08-11 应用材料股份有限公司 利用薄膜半导体材料的薄膜晶体管
US20100301343A1 (en) * 2009-06-01 2010-12-02 Qiu Cindy X Metal oxynitride thin film transistors and circuits

Also Published As

Publication number Publication date
KR20140123528A (ko) 2014-10-22
TW201332120A (zh) 2013-08-01
US20140363934A1 (en) 2014-12-11
TWI577029B (zh) 2017-04-01
US9396940B2 (en) 2016-07-19
CN104040722A (zh) 2014-09-10
WO2013106166A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
CN104040722B (zh) 通过低温工艺制造的薄膜半导体
TWI394282B (zh) 使用多主動通道層之薄膜電晶體
CN102130177B (zh) 晶体管、制造该晶体管的方法及包括该晶体管的电子装置
TWI405335B (zh) 半導體結構及其製造方法
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
US20080277656A1 (en) METHOD OF MANUFACTURING ZnO SEMICONDUCTOR LAYER FOR ELECTRONIC DEVICE AND THIN FILM TRANSISTOR INCLUDING THE ZnO SEMICONDUCTOR LAYER
US20110095288A1 (en) Thin film transistor and display device
KR101975929B1 (ko) 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
TW201246531A (en) Offset electrode TFT structure
CN103155154A (zh) 半导体薄膜、薄膜晶体管及其制造方法
JP2001244464A (ja) 金属酸化物トランジスタの製造方法
KR20200069472A (ko) 산화물 반도체 박막 트랜지스터
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN101997037A (zh) 半导体结构及其制造方法
KR101361440B1 (ko) 금속박막을 확산소스로 이용하는 투명 박막트랜지스터 및 그 제조방법
KR101993383B1 (ko) 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법
KR20200057372A (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant