CN102683422B - 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 - Google Patents
氧化物薄膜晶体管及制作方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN102683422B CN102683422B CN201210138023.XA CN201210138023A CN102683422B CN 102683422 B CN102683422 B CN 102683422B CN 201210138023 A CN201210138023 A CN 201210138023A CN 102683422 B CN102683422 B CN 102683422B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- sih
- film transistor
- thin film
- oxide thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012212 insulator Substances 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 41
- 150000003377 silicon compounds Chemical group 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 29
- 229910052739 hydrogen Inorganic materials 0.000 claims description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 23
- 239000001257 hydrogen Substances 0.000 claims description 23
- 229910004205 SiNX Inorganic materials 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 description 48
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 8
- 238000006356 dehydrogenation reaction Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910017107 AlOx Inorganic materials 0.000 description 2
- -1 HfOx Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种氧化物薄膜晶体管及制作方法、阵列基板、显示装置，涉及显示领域，能够有效阻挡H+浸入活化层，使薄膜晶体管性能稳定。本发明实施例的氧化物薄膜晶体管，包括衬底以及依次设置在所述衬底上的栅电极和栅极绝缘层，其特征在于，所述栅极绝缘层上设有活化层，所述活化层上覆盖有阻挡层，所述阻挡层至少包括第一阻挡层和第二阻挡层。
Description
技术领域
本发明涉及显示领域，尤其涉及一种氧化物薄膜晶体管及制作方法、阵列基板、显示装置。
背景技术
目前，液晶显示器的薄膜晶体管中的有源层的主要成分为硅，如非晶硅或者多晶硅。采用非晶硅作为有源层的薄膜晶体管，因其特性的限制(如迁移率、开态电流等)，难以用于需要较大电流和快速响应的场合，如有机发光显示器和大尺寸、高分辨率、高刷新频率的显示器等。采用多晶硅作为有源层的薄膜晶体管，其特性优于非晶硅，可以用于有机发光显示器；但是因其均匀性不佳，制备中大尺寸的面板仍有困难。因此，氧化物半导体日益受到重视。
氧化物半导体作为有源层的薄膜晶体管的特性优于非晶硅，如迁移率、开态电流、开关特性等。虽然特性不如多晶硅，但足以用于需要快速响应和较大电流的应用，如高频、高分比率、大尺寸的显示器以及有机发光显示器等。氧化物的均匀性较好，与多晶硅相比，由于没有均匀性问题，而且采用溅射等方法就可以制备，不需增加额外的设备，具有成本优势。
图1是现有技术中氧化物薄膜晶体管的结构图，在现有氧化物薄膜晶体管的制作过程中，源/漏电极105a、105b用湿法刻蚀来图案化，由于刻蚀液对源/漏下面的活化层103也具有刻蚀作用，因此通常采用刻蚀阻挡层104来确保在对源/漏金属层刻蚀时活化层103不被刻蚀。
现有技术的刻蚀阻挡层为单层的SiOx，由于在生成SiOx的中会产生含有Si-H和N-H健等含H的化学健，因此刻蚀阻挡层中往往会掺有较高比例的H+。又因为活化层是以氧化物半导体，如IGZO、IZO等，阻挡层内部的H+以及上面的钝化层内部的H+会浸入活化层,使得活化层如IGZO的氧空位发生变化，出现Vth偏移、Ion/Ioff变小等，影响了薄膜晶体管的性能，缩短了薄膜晶体管的使用寿命。
发明内容
本发明的实施例所要解决的技术问题在于提供一种氧化物薄膜晶体管、阵列基板及制作方法，能够有效阻挡H+浸入活化层，从而保证了薄膜晶体管的性能稳定。
为解决上述技术问题，本发明的实施例采用如下技术方案：
一种氧化物薄膜晶体管，包括衬底以及依次设置在所述衬底上的栅电极和栅极绝缘层，所述栅极绝缘层上设有活化层，所述活化层上覆盖有阻挡层，所述阻挡层至少包括第一阻挡层和第二阻挡层。
所述第一阻挡层为硅化合物，且硅化合物中氢的含量为0.1%~5%。
所述第一阻挡层具体为氧化硅或者氮化硅。
所述第二阻挡层具体为SiOx，其中，x的系数为0.1＜x＜1。
所述第二阻挡层具体为SiNx，其中，x的系数为1＜x＜1.33。
所述活化层为至少包含In、Ga、Zn、Sn元素之中两种元素的氧化物薄膜。
所述第一阻挡层的厚度为50nm~100nm，所述第二阻挡层的厚度为50nm~100nm。
所述阻挡层上设有源/漏电极，所述源/漏电极上设有钝化层和像素电极。
所述活化层上依次覆盖所述第一阻挡层和第二阻挡层。
一种阵列基板，包括上述任一项所述的氧化物薄膜晶体管。
一种显示装置，包括上述所述的阵列基板。
一种氧化物薄膜晶体管的制作方法，包括：
在衬底上形成栅电极层，通过构图工艺形成包括栅电极和栅线的图形；
形成栅极绝缘层和活化层；
形成第一阻挡层以及第二阻挡层；
形成源/漏金属层，通过构图工艺形成包括源/漏电极和薄膜晶体管沟道区域的图形。
优选的，第一阻挡层为氧化硅，且氧化硅中氢的含量为0.1%~5%。
所述第一阻挡层的制作气氛为SiH4+N2O+N2，所述SiH4与N2O的流量比为1/40~1/60，温度为150~350℃，压力为1000mtorr~2000mtorr。
所述第一阻挡层的制作气氛为SiH4+O2+N2，所述SiH4与O2的流量比为0.2~1，温度为150~350℃，压力为1000mtorr~2000mtorr。
所述第一阻挡层为氮化硅，且氮化硅中氢的含量为0.1%~5%。
所述第二阻挡层具体为SiOx，其中，x的系数为0.1<x<1。
所述第二阻挡层的制作气氛为SiH4+N2O+N2，所述SiH4与N2O的流量比为1/10~1/30，温度为150~350℃，压力为1500mtorr~2500mtorr。
所述第二阻挡层的制作气氛为SiH4+O2+N2，所述SiH4与O2流量比控制为1~3，温度为150~350℃，压力为1500mtorr~2500mtorr。
所述第二阻挡层具体为SiNx，其中，x的系数为1<x<1.33。
本发明实施例的氧化物薄膜晶体管、阵列基板及制作方法，通过将阻挡层设计为双层结构，由于第一阻挡层中的H+含量少，阻挡层内部的H+进入活化层的几率减少，另外，H+在进入第二阻挡层遇到其中Si时会形成Si-H键，进一步阻挡了H+进入活化层，从而有效保护了活化层，延长了氧化物薄膜晶体管的使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的氧化物薄膜晶体管的结构示意图；
图2为本发明实施例中氧化物薄膜晶体管的结构示意图；
图3为本发明实施例中氧化物薄膜晶体管的制作方法的流程示意图。
具体实施方式
本发明实施例提供一种氧化物薄膜晶体管、阵列基板及制作方法，能够有效阻挡H+浸入活化层，从而有效保护了薄膜晶体管。
下面结合附图对本发明实施例做详细描述。
如图2所示的氧化物薄膜晶体管，包括衬底200以及依次设置在衬底200上的栅电极201和栅极绝缘层202，栅极绝缘层202上设有活化层203，活化层203上覆盖有阻挡层，阻挡层至少包括第一阻挡层204和第二阻挡层205。
具体的，第一阻挡层204为低氢含量的硅化合物，例如低氢含量的氧化硅(SiOx)或者氮化硅(SiNx)，一般情况下，将氢的含量为0.1%~5%的硅化合物称为低氢含量的硅化合物，这里，氢的含量是指含H的化学键的数量占硅化合物的化学键总数的比；第二阻挡层205为富硅含量的硅化合物，富硅含量的硅化合物是指硅含量相对较高的化合物，例如，x的系数为0.1<x<1的SiOx，或者x的系数为1<x<1.33的SiNx。
本实施例的氧化物薄膜晶体管，将阻挡层设计为双层结构，由于第一阻挡层204中的H+含量少，阻挡层内部的H+进入活化层的几率减少，另外，H+在进入第二阻挡层205遇到其中Si时会形成Si-H键，进一步阻挡了H+进入活化层。
作为本发明的一种实施方式，阻挡层中，与活化层203相接触的一层为第一阻挡层204，即低氢含量的硅化合物；没有与活化层203直接接触的一层为第二阻挡层205，即富硅含量的硅化合物。刻蚀产生的H+向下扩散时，H+首先进入第二阻挡层中，遇到Si后形成Si-H键而被阻止进一步扩散；第一阻挡层204为低氢含量的硅化合物，内部的H+进入活化层的几率减少。
作为本发明的另一种实施方式，与活化层203相接触的一层也可以为第二阻挡层205，即富硅含量的硅化合物；没有与活化层203直接接触的一层为第一阻挡层204，即低氢含量的硅化合物。本实施例中第二阻挡层205优选SiOx。第一阻挡层204的厚度为50nm~100nm，第二阻挡层205的厚度为50nm~100nm。
进一步的，阻挡层也可以是多层结构，例如：与活化层203相接触的一层为第一阻挡层204，即低氢含量的硅化合物；没有与活化层203直接接触的一层为第二阻挡层205，即富硅含量的硅化合物，在第二阻挡层205上在设置第三阻挡层，为低氢含量的硅化合物，这样可以进一步保证阻挡H+浸入活化层。当然，本发明的保护范围不限于此，阻挡层也可以是四层以及四层以上的结构，但考虑到阻挡层为多层结构时的整体制作厚度和成本，因此本方案优选将阻挡层设计为双层结构。
进一步的，活化层203为至少包含In、Ga、Zn、Sn元素之中两种元素的氧化物薄膜，例如IGZO，或者IZO，或者InSnO，或者InGaSnO。活化层的厚度为10~100nm。
进一步的，阻挡层上设有源/漏电极206(源极206a和漏极206b)，源/漏电极206上设有钝化层207和像素电极208。
本实施例的氧化物薄膜晶体管，通过使用低氢含量的硅化合物作为第一阻挡层，H+进入活化层的几率减少；富硅含量的硅化合物作为第二阻挡层，在钝化层中的H+扩散到第二阻挡层时，遇到第二阻挡层中富有的Si而生成Si-H，使得H+不会进一步扩散到活化层，进而不影响薄膜晶体管的性能，延长了氧化物薄膜晶体管的使用寿命。
本实施例还提供一种阵列基板，包括以上所述的氧化物薄膜晶体管。其中，氧化物薄膜晶体管的具体结构以及原理同上述实施例，在此不再赘述。
本实施例还提供一种显示装置，包括上述的阵列基板。其中，阵列基板具体结构以及原理同上述实施例，在此不再赘述。
下面提供一种上述氧化物薄膜晶体管的制作方法，如图3所示，包括：
步骤101、在衬底上形成栅电极层，通过构图工艺形成包括栅电极和栅线的图形；
举例来说，首先在衬底上沉积栅电极层，然后涂布光刻胶，利用掩膜板对光刻胶进行曝光和显影处理来形成栅电极、栅线的位置和图形。然后通过刻蚀等工艺去除相应的电极层和光刻胶，最终在衬底上形成栅电极201及栅线的图形。其中，衬底可以是石英玻璃、普通玻璃、塑料基板等。
本实施例中，栅电极201的材料可选择Mo、MoNb、Al、AlNd、Ti、Cu中的一种或多种材料形成的单层或多层复合叠层，优先选择Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。栅电极的厚度为1000~3000nm。
步骤102、形成栅极绝缘层和活化层；
栅极绝缘层202可以是SiOx、SiNx、HfOx、AlOx或由至少其中两种组成的多层叠层膜。栅极绝缘层优选SiOx、SiNx或两者复合的多层结构。具体的，栅极绝缘层可使用PECVD(PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学气相沉积法)技术制作，材料可以选用氮化硅(SiNx)、氧化硅(SiOx)，厚度一般控制在100nm~500nm，优选300-400nm透过率控制在85%以上。
此外，形成栅极绝缘层202，还可以采用物理溅射法sputter沉积300-500nm的绝缘层薄膜，材料可以选用氧化铝Al2O3等。
PECVD是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。为了使化学反应能在较低的温度下进行，利用等离子体的活性来促进反应，因而称为等离子体增强化学气相沉积。
活化层203为至少包含In、Ga、Zn、Sn元素之中两种元素的氧化物薄膜，例如IGZO，或者IZO，或者InSnO，或者InGaSnO。活化层的厚度为10~100nm。本实施例中的活化层优先选择IGZO和IZO。
具体的，活化层203可使用sputter磁控溅射成膜工艺来制作，厚度控制在10~100nm，在成膜过程中氧的分压控制在总分压的5%~50%之间，成膜温度为常温。
步骤103、形成第一阻挡层，并对所述第一阻挡层进行去氢处理，所述第一阻挡层为低氢含量的硅化合物；
第一阻挡层204为是低氢含量的硅化合物，例如SiOx、SiNx，但不限于这两种，其厚度优选50nm~100nm，低氢含量的硅化合物，即含H的化学键的数量占硅化合物的化学键总数的比在0.1%~5%之间的硅化合物。本实施例中第一阻挡层优选SiOx。
下面就以SiOx为例，对第一阻挡层的制作进行说明：
(1)SiOx成膜工艺选择PECVD，在反应气氛为SiH4+N2O+N2时，为了制成低H含量的硅化合物，SiH4/N2O的流量比设置在1/40~1/60之间，温度为150~350℃，压力选在1000mtorr~2000mtorr之间。其中，N2在化学反应中作为保护气体使用，同时还可以控制化学反应的速度，N2的流量比例越高，其稀释反应气体的作用就越明显，化学反应的速度也就越慢。
在化学反应进行的过程中，N2O的流量比例越高，含H的化学键的数量就相对越低，但为了保证SiH4与N2O发生化学反应顺利进行，SiH4与N2O某一成分供给量过低都会影响SiOx成膜工艺速度和质量。因此本方案将SiH4/N2O的流量比设置在1/40~1/60之间，优选1/50~1/55。采用上述优选的流量比还可以使制作出的阻挡层表面光滑，组织细密。沉积完成后对第一刻阻挡层进行去氢处理，如退火等去氢工艺，以确保含H的化学键的数量占硅化合物的化学键总数在0.1%~5%之间，例如在PECVD设备中以230℃保温10min，氢含量可得到大幅度的降低。
下面给出制作SiOx膜的几种具体实施方式。
实施方式一：
采用PECVD成膜工艺，反应气氛为SiH4+N2O+N2，其中，SiH4与N2O的流量比设置为1/40，温度为150℃，压力为1000mtorr，SiH4与N2O发生化学反应生成SiOx与NH3。
实施方式二：
采用PECVD成膜工艺，反应气氛为SiH4+N2O+N2，其中，SiH4与N2O的流量比设置为1/50，温度为250℃，压力为1500mtorr，SiH4与N2O发生化学反应生成SiOx与NH3。
实施方式三：
采用PECVD成膜工艺，反应气氛为SiH4+N2O+N2，其中，SiH4与N2O的流量比设置为1/60，温度为350℃，压力为2000mtorr，SiH4与N2O发生化学反应生成SiOx与NH3。
(2)在反应气氛为SiH4+O2+N2时，为了制成低H含量的硅化合物，SiH4/O2流量比控制在0.2~1之间，温度为150~350℃，压力在1000mtorr~2000mtorr之间。在化学反应进行的过程中，O2的流量比例越高，H的含量就相对越低，但为了保证SiH4与O2发生化学反应顺利进行，SiH4与O2某一成分供给量过低都会影响SiOx成膜工艺速度和质量。因此本方案将SiH4/O2的流量比设置在0.2~1之间，优选0.3~0.5。N2在化学反应中作为保护气体使用，同时还可以控制化学反应的速度，N2的流量比例越高，其稀释反应气体的作用就越明显，化学反应的速度也就越慢。此外，采用上述优选的流量比还可以使制作出的阻挡层表面光滑，组织细密。沉积完成后对第一刻阻挡层进行退火或其他去氢工艺，以确保H的含量在0.1%~5%之间。
下面给出制作SiOx膜的几种具体实施方式。
实施方式一：
采用PECVD成膜工艺，反应气氛为SiH4+O2+N2，其中，SiH4与O2流量比为0.2，温度为350℃，压力在1000mtorr，SiH4与O2发生化学反应生成SiOx与H2O。
实施方式二：
采用PECVD成膜工艺，反应气氛为SiH4+O2+N2，其中，SiH4与O2流量比为0.5，温度为250℃，压力在1500mtorr，SiH4与O2发生化学反应生成SiOx与H2O。
实施方式三：
采用PECVD成膜工艺，反应气氛为SiH4+O2+N2，其中，SiH4与O2流量比为1，温度为150℃，压力在2000mtorr，SiH4与O2发生化学反应生成SiOx与H2O。
另外，制作低氢含量的SiNx时，可以采用如下工艺：
采用PECVD的工艺沉积，制作气氛为SiH4+NH3+N2或者SiH4+NH3+H2，SiH4/NH3的流量比控制在1/8~1/10之间，温度控制在250~400℃之间；成膜压力控制在1200mtorr~2500mtorr之间。其中，N2、H2在化学反应中起保护气体的作用，能够有效控制化学反应的速度。
步骤104、形成第二阻挡层，并对所述第二阻挡层进行去氢处理，所述第二阻挡层为富硅含量的硅化合物；
第二阻挡层205为富硅含量的硅化合物，例如SiOx、SiNx，但不仅限于这两种，厚度优选在50nm~100nm。本实施例中第二阻挡层优先选择SiOx，其中，x系数为0.1＜x＜1。
下面以SiOx为例，对第二阻挡层的制作进行说明：
(1)SiOx成膜工艺选择PECVD，在PECVD设备中、反应气氛为SiH4+N2O+N2时，其中，N2在化学反应中起保护气体的作用，能够有效控制化学反应的速度。为了制成富硅含量的SiOx(x系数为0.1＜x＜1)，SiH4/N2O的流量比设置为1/10~1/30，N2/N2O流量比为1/4~1/2，温度在150~350℃之间，压力在1500mtorr~2500mtorr之间。采用上述优选的流量比还可以使制作出的阻挡层表面光滑，组织细密。沉积完成后可以对第二刻阻挡层进行退火或其他去氢工艺。
下面给出制作SiOx膜的几种具体实施方式。
实施方式一：
采用PECVD成膜工艺，反应气氛为SiH4+N2O+N2，其中，SiH4与N2O的流量比设置为1/10，N2与N2O流量比为1/4，温度为150℃，压力为1500mtorr，SiH4与N2O发生化学反应生成SiOx与NH3。
实施方式二：
采用PECVD成膜工艺，反应气氛为SiH4+N2O+N2，其中，SiH4与N2O的流量比设置为1/20，N2与N2O流量比为1/3，温度为250℃，压力为2000mtorr，SiH4与N2O发生化学反应生成SiOx与NH3。
实施方式三：
采用PECVD成膜工艺，反应气氛为SiH4+N2O+N2，其中，SiH4与N2O的流量比设置为1/30，N2与N2O流量比为1/2，温度为350℃，压力为2500mtorr，SiH4与N2O发生化学反应生成SiOx与NH3。
(2)在反应气氛为SiH4+O2+N2，为了制成富硅含量的SiOx(x系数为0.1＜x＜1)，SiH4/O2流量比控制在1~3之间，温度在150~350℃之间，压力在1500mtorr~2500mtorr之间。其中，N2在化学反应中同样起保护气体的作用，能够有效控制化学反应的速度。采用上述优选的流量比还可以使制作出的阻挡层表面光滑，组织细密。沉积完成后可以对第二刻阻挡层进行退火或其他去氢工艺。
下面给出制作SiOx膜的几种具体实施方式。
实施方式一：
采用PECVD成膜工艺，反应气氛为SiH4+O2+N2，其中，SiH4与O2流量比为1，温度为150℃，压力在1500mtorr，SiH4与O2发生化学反应生成SiOx与H2O。
实施方式二：
采用PECVD成膜工艺，反应气氛为SiH4+O2+N2，其中，SiH4与O2流量比为2，温度为250℃，压力在2000mtorr，SiH4与O2发生化学反应生成SiOx与H2O。
实施方式三：
采用PECVD成膜工艺，反应气氛为SiH4+O2+N2，其中，SiH4与O2流量比为3，温度为350℃，压力在2500mtorr，SiH4与O2发生化学反应生成SiOx与H2O。
另外，制作富硅含量的SiNx，可以采用以下工艺：
采用PECVD的工艺沉积，制作气氛为SiH4+NH3+N2或者SiH4+NH3+H2，SiH4/NH3的流量比在1/4~1/5之间，温度为250~400℃；成膜压力控制在1200mtorr~2500mtorr之间。其中，N2、H2在化学反应中起保护气体的作用，能够有效控制化学反应的速度。
步骤105、形成源/漏金属层，通过构图工艺形成包括源/漏电极和薄膜晶体管沟道区域的图形。
在步骤104得到的衬底上沉积源/漏金属层，并涂布光刻胶，然后采用带有半色调或半透过的第二掩模板对光刻胶进行曝光和显影处理，确定数据线、源/漏电极206、薄膜晶体管沟道区域的位置和图形，再通过刻蚀等工艺形成最终的数据线、源/漏电极、薄膜晶体管沟道区域的图形。
本实施例中，源/漏电极206(源极206a和漏极206b)可以是Mo、MoNb、Al、AlNd、Ti、Cu中的一种或多种材料形成的单层或多层复合叠层，优选Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤106、形成钝化层；
钝化层207，可以由SiOx、SiNx、HfOx、AlOx或由其中两种或多种组成的多层叠层膜组成。
优选的，本实施例制作的薄膜晶体管作为显示器件像素单元的开关部件时，还包括：
步骤107、形成像素电极层，通过构图工艺形成包括像素电极的图形。
在沉积像素电极层后，涂布光刻胶，然后采用带有半色调或半透过的第三掩模板对光刻胶进行曝光和显影处理，确定像素电极的位置和图形；再通过刻蚀等工艺形成最终的像素电极208的图形。
本实施例中的像素电极，厚度为350~1500nm，透过率控制在85%以上。此外，还可采用Sputter的工艺沉积，先沉积非晶态的ITO，刻蚀成图案之后进行退火，得到电阻率较低的晶体态ITO。
需要说明的是，本发明所涉及的氧化物薄膜晶体管、阵列基板、显示装置以及氧化物薄膜晶体管的制作方法，不仅适用于液晶显示,还适用于OLED等显示器件。
本实施例的氧化物薄膜晶体管的制作方法，通过在活化层上依次制作第一阻挡层和第二阻挡层，并使用低氢含量的硅化合物作为第一阻挡层，H+进入活化层的几率减少；富硅含量的硅化合物作为第二阻挡层，在钝化层中的H+扩散到第二阻挡层时，遇到第二阻挡层中富有的Si而生成Si-H，使得H+不会进一步扩散到活化层，进而不影响薄膜晶体管的性能，延长了氧化物薄膜晶体管的使用寿命。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (5)
1.一种氧化物薄膜晶体管的制作方法，其特征在于，包括：
在衬底上形成栅电极层，通过构图工艺形成包括栅电极和栅线的图形；
形成栅极绝缘层和活化层；
形成第一阻挡层以及第二阻挡层；所述第一阻挡层为硅化合物，且硅化合物中氢的含量为0.1％～5％；所述第二阻挡层具体为SiOx，其中x系数为0.1<x<1；或所述第二阻挡层具体为SiNx，其中，x系数为1<x<1.33；
形成源/漏金属层，通过构图工艺形成包括源/漏电极和薄膜晶体管沟道区域的图形；
所述第二阻挡层为SiOx的制作气氛为SiH4+N2O+N2，所述SiH4与N2O的流量比为1/10～1/30，温度为150～350℃，压力为1500mtorr～2500mtorr；
或所述第二阻挡层为SiOx的制作气氛为SiH4+O2+N2，所述SiH4与O2流量比控制为1～3，温度为150～350℃，压力为1500mtorr～2500mtorr；
或所述第二阻挡层为SiNx的制作气氛为SiH4+NH3+N2或者SiH4+NH3+H2，SiH4与NH3的流量比为1/4～1/5，温度为250～400℃，压力为1200mtorr～2500mtorr。
2.根据权利要求1所述的氧化物薄膜晶体管的制作方法，其特征在于，所述第一阻挡层为氧化硅，且氧化硅中氢的含量为0.1％～5％。
3.根据权利要求2所述的氧化物薄膜晶体管的制作方法，其特征在于，所述第一阻挡层的制作气氛为SiH4+N2O+N2，所述SiH4与N2O的流量比为1/40～1/60，温度为150～350℃，压力为1000mtorr～2000mtorr。
4.根据权利要求2所述的氧化物薄膜晶体管的制作方法，其特征在于，所述第一阻挡层的制作气氛为SiH4+O2+N2，所述SiH4与O2的流量比为0.2～1，温度为150～350℃，压力为1000mtorr～2000mtorr。
5.根据权利要求1所述的氧化物薄膜晶体管的制作方法，其特征在于，所述第一阻挡层为氮化硅，且氮化硅中氢的含量为0.1％～5％。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210138023.XA CN102683422B (zh) | 2012-03-21 | 2012-05-04 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
| PCT/CN2012/082653 WO2013139120A1 (zh) | 2012-03-21 | 2012-10-09 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
| US13/994,746 US9246007B2 (en) | 2012-03-21 | 2012-10-09 | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210076883.5 | 2012-03-21 | ||
| CN201210076883 | 2012-03-21 | ||
| CN2012100768835 | 2012-03-21 | ||
| CN201210138023.XA CN102683422B (zh) | 2012-03-21 | 2012-05-04 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102683422A CN102683422A (zh) | 2012-09-19 |
| CN102683422B true CN102683422B (zh) | 2016-03-23 |
Family
ID=46815086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210138023.XA Active CN102683422B (zh) | 2012-03-21 | 2012-05-04 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9246007B2 (zh) |
| CN (1) | CN102683422B (zh) |
| WO (1) | WO2013139120A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683422B (zh) * | 2012-03-21 | 2016-03-23 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
| CN102856392B (zh) * | 2012-10-09 | 2015-12-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置及其制作方法 |
| CN103887343B (zh) * | 2012-12-21 | 2017-06-09 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| KR20150127122A (ko) * | 2013-03-01 | 2015-11-16 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 옥사이드 ｔｆｔ 안정성 개선 |
| CN104600123B (zh) * | 2015-01-05 | 2018-06-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 |
| CN104947072B (zh) * | 2015-05-14 | 2017-12-05 | 昆山龙腾光电有限公司 | 在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN106298649A (zh) * | 2016-10-27 | 2017-01-04 | 南京华东电子信息科技股份有限公司 | 一种高透过率薄膜晶体管制备方法 |
| CN107393934B (zh) | 2017-08-14 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN107516647B (zh) * | 2017-08-18 | 2021-02-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN107507841B (zh) * | 2017-09-22 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US11121263B2 (en) | 2019-08-27 | 2021-09-14 | Apple Inc. | Hydrogen trap layer for display device and the same |
| CN112838098A (zh) | 2020-12-30 | 2021-05-25 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN113838759A (zh) * | 2021-07-29 | 2021-12-24 | 信利半导体有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1405898A (zh) * | 2001-09-10 | 2003-03-26 | 川崎雅司 | 薄膜晶体管及矩阵显示装置 |
| JP2007073562A (ja) * | 2005-09-02 | 2007-03-22 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ |
| CN101609843A (zh) * | 2008-06-18 | 2009-12-23 | 三星移动显示器株式会社 | 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备 |
| CN101794819A (zh) * | 2009-01-12 | 2010-08-04 | 三星移动显示器株式会社 | 薄膜晶体管、其制备方法和包括它的平板显示装置 |
| CN101884109A (zh) * | 2007-12-04 | 2010-11-10 | 佳能株式会社 | 包含绝缘层的氧化物半导体器件和使用该器件的显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3737176B2 (ja) * | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TWI313059B (zh) * | 2000-12-08 | 2009-08-01 | Sony Corporatio | |
| CN1448998A (zh) * | 2002-04-03 | 2003-10-15 | 旺宏电子股份有限公司 | 阻挡氢离子渗透的金属层间介电层的制造方法 |
| JP2005033173A (ja) * | 2003-06-16 | 2005-02-03 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| CN101609846B (zh) | 2008-06-20 | 2011-06-22 | 福建钧石能源有限公司 | 膜层、膜层的沉积方法和具有该膜层的薄膜光伏器件 |
| JP5797449B2 (ja) * | 2010-05-13 | 2015-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置の評価方法 |
| CN102683422B (zh) | 2012-03-21 | 2016-03-23 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
-
2012
- 2012-05-04 CN CN201210138023.XA patent/CN102683422B/zh active Active
- 2012-10-09 WO PCT/CN2012/082653 patent/WO2013139120A1/zh active Application Filing
- 2012-10-09 US US13/994,746 patent/US9246007B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1405898A (zh) * | 2001-09-10 | 2003-03-26 | 川崎雅司 | 薄膜晶体管及矩阵显示装置 |
| JP2007073562A (ja) * | 2005-09-02 | 2007-03-22 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ |
| CN101884109A (zh) * | 2007-12-04 | 2010-11-10 | 佳能株式会社 | 包含绝缘层的氧化物半导体器件和使用该器件的显示装置 |
| CN101609843A (zh) * | 2008-06-18 | 2009-12-23 | 三星移动显示器株式会社 | 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备 |
| CN101794819A (zh) * | 2009-01-12 | 2010-08-04 | 三星移动显示器株式会社 | 薄膜晶体管、其制备方法和包括它的平板显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102683422A (zh) | 2012-09-19 |
| US9246007B2 (en) | 2016-01-26 |
| WO2013139120A1 (zh) | 2013-09-26 |
| US20140110702A1 (en) | 2014-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683422B (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| KR101447342B1 (ko) | 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 | |
| CN102084470B (zh) | 金属氮氧化物薄膜晶体管的覆盖层 | |
| JP6321356B2 (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 | |
| CN103000694B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103325841B (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN103972299B (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| CN103094287B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104064472A (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| CN105144391A (zh) | 金属氧化物tft稳定性改进 | |
| US8067768B2 (en) | Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same | |
| CN104465670B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| KR20140074861A (ko) | 박막 전극 및 박막 스택을 증착하기 위한 방법 | |
| CN102651399A (zh) | 微晶非晶硅复合型薄膜晶体管及其制造方法 | |
| CN105261654A (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板 | |
| CN103400802B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN205092247U (zh) | 低温多晶硅薄膜晶体管、阵列基板、显示面板 | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
| CN102810558B (zh) | 薄膜晶体管、阵列基板及其制作方法和液晶显示器 | |
| CN203134811U (zh) | 薄膜晶体管、阵列基板和显示装置 | |
| CN203690307U (zh) | 阵列基板和显示装置 | |
| CN103199114A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR102145978B1 (ko) | 어레이기판 및 이의 제조방법 | |
| CN203218269U (zh) | 薄膜晶体管、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |