CN103199114A - 薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN103199114A
CN103199114A CN2013100980058A CN201310098005A CN103199114A CN 103199114 A CN103199114 A CN 103199114A CN 2013100980058 A CN2013100980058 A CN 2013100980058A CN 201310098005 A CN201310098005 A CN 201310098005A CN 103199114 A CN103199114 A CN 103199114A
Authority
CN
China
Prior art keywords
metal oxide
insulator layer
layer
semiconductor layer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100980058A
Other languages
English (en)
Other versions
CN103199114B (zh
Inventor
杜雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310098005.8A priority Critical patent/CN103199114B/zh
Priority to PCT/CN2013/077406 priority patent/WO2014153853A1/zh
Priority to US14/355,058 priority patent/US9437622B2/en
Publication of CN103199114A publication Critical patent/CN103199114A/zh
Application granted granted Critical
Publication of CN103199114B publication Critical patent/CN103199114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板和显示装置,以避免沟道区域的半导体层发生损伤。本发明中薄膜晶体管,包括栅电极、栅极绝缘层、半导体层和源漏电极,还包括:位于所述半导体层上方,覆盖所述源漏电极的沟道区域,由金属氧化物绝缘体构成的绝缘体层。通过本发明,当空气中的水蒸气浸入时,该金属氧化物绝缘体构成的绝缘体层会首先与水蒸气发生反应,从而能够防止沟道区域的金属氧化物半导体被损伤。

Description

薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及薄膜晶体管制作技术领域,尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
近年来,薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay,简称TFT-LCD)得到越来越广泛的应用,同时用于驱动并控制像素的薄膜晶体管技术也随之得到发展,已由原来的非晶硅薄膜晶体管发展到现在的低温多晶硅薄膜晶体管、氧化物薄膜晶体管等。
氧化物薄膜晶体管,其电子迁移率、开态电流、开关特性等特性优于非晶硅,由于氧化物的均匀性较好,在掩膜数量和制作难度上均有优势,在制作大尺寸的显示器方面也没有难度,足以用于需要快速响应和较大电流的应用,因此,氧化物薄膜晶体管日益受到重视。
如图1所示为现有的氧化物薄膜晶体管结构示意图,包括基板1、栅电极2、栅极绝缘层3、半导体层4、刻蚀阻挡层5和源漏电极7。在进行氧化物薄膜晶体管制作的过程中,一般在基板1上依次进行栅极金属层、栅极绝缘层、金属氧化物半导体层、刻蚀阻挡层和数据线金属层的成膜、曝光、显影和刻蚀,以依次形成栅电极2、栅极绝缘层3、半导体层4、刻蚀阻挡层5和源漏电极7。
刻蚀阻挡层5一般是由硅的氧化物(SiOx)、硅的氮化物(SiNx)、和硅的氮氧化物(SiON),其中一种或多种组成的多层膜结构,因此防水性不佳,在产品制作的后续工艺中,以及使用过程中,很容易受到空气中水蒸气的浸入,从而使刻蚀阻挡层下方的沟道区域对应的半导体层被损伤并,造成产品的失效。
发明内容
本发明的目的是提供一种薄膜晶体管及其制作方法,阵列基板和显示装置,以避免沟道区域的半导体层发生损伤。
本发明的目的是通过以下技术方案实现的:
本发明一方面提供了一种薄膜晶体管,包括栅电极、栅极绝缘层、半导体层和源漏电极,还包括:
位于所述半导体层上方,覆盖所述源漏电极的沟道区域,由金属氧化物绝缘体构成的绝缘体层。
本发明另一方面还提供了一种薄膜晶体管的制作方法,包括:
在基板上形成栅电极,并在所述栅电极之上形成栅极绝缘层;
形成半导体层,并在所述半导体层之上形成金属氧化物绝缘体层;
形成源漏电极。
本发明还提供了一种包括上述任一薄膜晶体管的阵列基板。
本发明还提供了一种包括上述阵列基板的显示装置。
本发明提供的薄膜晶体管、薄膜晶体管的制作方法、阵列基板和显示装置,在半导体层上形成有由金属氧化物绝缘体构成的绝缘体层,当空气中的水蒸气浸入时,该金属氧化物绝缘体构成的绝缘体层会首先与水蒸气发生反应,并转化为半导体,从而能够防止沟道区域的金属氧化物半导体被损伤;并且本发明实施例中绝缘体层和半导体层都是由金属氧化物构成,因此可以采用相似的工艺进行刻蚀显影,无需单独制作刻蚀阻挡层,简化了制作工艺。
附图说明
图1为现有技术中薄膜晶体管截面示意图;
图2为本发明实施例提供的薄膜晶体截面示意图;
图3为本发明实施例提供的薄膜晶体管又一截面示意图;
图4为本发明实施例提供的薄膜晶体管制作方法流程图。
具体实施方式
本发明实施例提供的薄膜晶体管,在半导体层上方形成有由金属氧化物绝缘体构成的绝缘体层,其能够与水蒸气发生反应,从而能够防止沟道区域的金属氧化物半导体被损伤。
以下将结合附图对本发明实施例中薄膜晶体管的制作方法进行详细说明,以下仅为较佳的实施例,并不引以为限。
本发明实施例一提供了一种薄膜晶体管,该薄膜晶体管包括:基板1、栅电极2、栅极绝缘层3、半导体层4、绝缘体层6和源漏电极7,如图2所示,栅电极2形成在基板1上,栅极绝缘层3形成在栅电极2上方,在栅电极2上方形成有半导体层4,在半导体层4上方形成有覆盖源漏电极沟道区域、由金属氧化物绝缘体构成的绝缘体层6,该绝缘体层6由于其由金属氧化物构成,故其可以与浸入其中的水蒸气发生反应,从而避免其下方的半导体层4受到损伤,在绝缘层6之上还形成有源漏电极7。
优选的,本发明实施例中绝缘体层6位于半导体层上的位置可以灵活设置,由于在使用过程中,仅有在源漏电极7的沟道区域位置处,会有水蒸气浸入,故为节省金属氧化物绝缘体材料的使用,可仅在位于源漏电极7的沟道区域对应位置处设置该绝缘体层6,即绝缘体层6和源漏电极7没有交叠区域,可再次参阅图2。当然为了制作工艺简单,降低刻蚀难度,可在半导体层4上方设置整层绝缘体层,此时为了使半导体层4与源漏电极7之间实现欧姆接触,可在设置的绝缘体层6与源漏电极7的交叠区域位置处,设置电性连接半导体层4和欧姆接触层7的过孔8,如图3所示。
更为优选的,本发明实施了中为了简化工艺,可使绝缘体层6和半导体层4采用相同的金属氧化物材料,并通过控制氧元素在金属氧化物材料中的百分比含量形成不同的金属氧化物,使形成绝缘体的金属氧化物中氧元素百分比含量高于半导体4的金属氧化物中氧元素百分比含量,将金属氧化物中氧元素百分比含量控制在60%~90%范围内,形成绝缘体,进而构成绝缘体层6。本发明实施例中绝缘体层6采用与半导体层4相同的金属氧化物,当金属氧化物绝缘体与水蒸气发生反应后,其可转化为半导体,不仅具有现有的刻蚀阻挡层的功能,并且在有水蒸气浸入时,转化为半导体兼具半导体层的作用。
本发明实施例提供的薄膜晶体管,在半导体层上方形成有由金属氧化物绝缘体构成的绝缘体层,若空气中的水蒸气浸入,金属氧化物绝缘体构成的绝缘体层会首先与水蒸气反应,并转化为半导体,从而保护金属氧化物半导体;同时,可以用金属氧化物绝缘体代替刻蚀阻挡层,从而节省刻蚀阻挡层制作,简化制作工艺。
本发明实施例二还提供了一种薄膜晶体管的制作方法,该制作过程如图4所示,主要包括:
S401:提供一基板,并在基板1上形成栅电极2。
在S401中,上述基板1可以是玻璃基板、石英基板等基于无机材料的基板,也可以是采用有机材料的基板。
具体的,本发明实施例中形成栅电极2的栅电极层材料可选用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或多种材料形成的单层或多层复合叠层,优选Mo、Al或含Mo、Al的合金组成的单层或多层复合膜,且膜层厚度为100nm~500nm。
S402:在栅电极2之上形成栅极绝缘层3。
具体的,本发明实施例中栅极绝缘层3,可由硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一种或两种组成的多层复合膜组成。
S403:形成金属氧化物半导体薄膜和金属氧化物绝缘体薄膜。
具体的,在本实施例中,金属氧化物半导体和金属氧化物绝缘体可以由包含In(铟)、Ga(镓)、Zn(锌)、O(氧)、Sn(锡)和Al(铝)等元素的薄膜形成,其中薄膜中必须包含氧元素和其他两种或两种以上的元素,如IGZO(氧化铟镓锌)、IZO(氧化铟锌)、InSnO(氧化铟锡)、InGaSnO(氧化铟镓锡)等,当然金属氧化物绝缘体中氧元素百分比含量需要高于金属氧化物半导体中的氧元素百分比含量。
具体的,本发明实施例中形成金属氧化物半导体薄膜和金属氧化物绝缘体薄膜时可采用沉积、旋涂和喷涂等方式,成膜方式灵活。本发明实施例中优选采用磁控溅射成膜法,无需进行退火工艺,以避免后续进行退火工艺,对金属氧化物的性能造成影响。
进一步的,本发明实施例中金属氧化物半导体和金属氧化物绝缘体可选用相同的金属氧化物,也可选用不同的金属氧化物,本发明实施例中优选金属氧化物绝缘体和金属氧化物半导体具有采用相同的金属氧化物材料,这样可以通过控制成膜环境,采用同种靶材依次形成所需的金属氧化物半导体薄膜和金属氧化物绝缘体薄膜。
具体的,本发明实施例中可预先沉积一层预形成金属氧化物半导体层的金属氧化物薄膜,然后注入混有氧气O2的反应气体,通过控制O2在反应气体中的比例,依次形成包含有相同金属氧化物材料的金属氧化物半导体薄膜和金属氧化物绝缘体薄膜。
需要说明的是,本发明实施例中以采用沉积方式形成预形成金属氧化物半导体层的金属氧化物薄膜作为优选的实施方式,并不引以为限。
本发明实施例中形成金属氧化物半导体和金属氧化物绝缘体的反应气体一般为包含有O2的混合气体,本发明实施例中以形成金属氧化物的反应气体是O2(氧气)和Ar(氩气)的混合气体为例进行说明,当然并不引以为限,比如还可以是O2(氧气)和N2(氮气)的混合气体。
本发明实施例可通过控制O2在反应气体中的比例,在不同的成膜环境下,依次形成包含有相同金属氧化物材料的金属氧化物半导体薄膜和金属氧化物绝缘体薄膜。金属氧化物半导体薄膜的厚度优选50nm~100nm,成膜环境为O2和Ar的混合物,O2在O2和Ar整体混合气体中的比例为10%-40%,成膜温度为25~100℃,压力在0.5pa-1pa之间,具体的成膜环境,可随着O2/Ar流量的变动而改变。
金属氧化物绝缘体薄膜的厚度优选10nm~50nm,成膜环境仍为O2和Ar的O混合物,O2在O2和Ar整体混合气体中的比例为60%-90%,成膜温度为25~100℃,压力在4pa-6pa之间,具体的成膜环境,可随着O2/Ar流量的变动而改变。
本发明实施例中为形成防水性更好的金属氧化物绝缘体层,优选O2在O2和Ar整体混合气体中的比例为80%-90%。
S404:形成半导体层4和金属氧化物绝缘体层6。
本发明实施例中,半导体层4和金属氧化物绝缘体层6的形成,可采用不同的构图工艺分别形成,也可采用同一构图工艺形成半导体层4和绝缘体层6。
所述构图工艺可以包括制作图形的掩膜、曝光、显影、光刻,刻蚀等部分或全部工艺过程。
举例来说,采用构图工艺在基板上形成栅电极,具体为:首先在基板上沉积栅电极薄膜,然后涂布光刻胶,利用掩膜板对光刻胶进行曝光和显影处理来形成光刻胶图案,接着利用该光刻胶图案作为蚀刻掩模,通过刻蚀等工艺去除相应的电极层薄膜,并且去除剩余的光刻胶,最终在基板上形成栅电极图形。
具体的,当半导体层4和绝缘体层6采用不同的构图工艺时,形成半导体层4的过程与现有的薄膜晶体管中半导体层形成过程相同,在此不再赘述。
当半导体层4和绝缘体层6采用不同的构图工艺时,本发明实施例中可根据需要形成不同的金属氧化物绝缘体层。
为了节省金属氧化物绝缘体层的耗材,可采用掩膜工艺,对预形成金属氧化物绝缘体层6的金属氧化物薄膜,进行曝光、显影和刻蚀,形成位于预形成源漏电极沟道区域对应位置处的绝缘体层,即与预形成的源漏电极不具有交叠区域。
当然为了能够简化掩膜工艺,可以在半导体层4的整个上方都设置金属氧化物绝缘体层6,即可采用掩膜工艺,对预形成所述金属氧化物绝缘体层的金属氧化物薄膜,进行曝光、显影和刻蚀,形成与预形成的源漏电极具有交叠区域的绝缘体层;该绝缘体层和预形成的源漏电极具有交叠区域,可对绝缘体层进行过孔工艺,在交叠区域形成具有电性连接预形成的源漏电极以及半导体层的过孔,通过该过孔使半导体层和预形成的源漏电极实现欧姆接触。
进一步优选的,本发明实施例中半导体层4和金属氧化物绝缘体层6形成可采用一次构图工艺形成。
本发明实施例中当半导体层4的整个上方都设置金属氧化物绝缘体层6,并且形成与预形成的源漏电极具有交叠区域的绝缘体层时,采用步骤S403中通过控制O2在反应气体中的含量,形成金属氧化物半导体薄膜和金属氧化物绝缘体薄膜的方式作为更为优选的方式,并且形成半导体层4和金属氧化物绝缘体层6时,进一步优选采用一次构图工艺形成,以简化工艺步骤,降低工艺成本。
S405:沉积源漏电极金属薄膜,并进行图案化处理,得到源漏电极7。
具体的,本发明实施例中源漏电极薄膜的材料可以是Mo、MoNb、Al、AlNd、Ti、Cu中的一种或多种材料形成的单层或多层复合叠层,优选Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
本发明实施例提供的薄膜晶体管制作方法,在半导体层上形成有由金属氧化物绝缘体构成的绝缘体层,当空气中的水蒸气浸入时,该金属氧化物绝缘体构成的绝缘体层会首先与水蒸气发生反应,并转化为半导体,从而能够防止沟道区域的金属氧化物半导体被损伤;并且本发明实施例中绝缘体层和半导体层都是由金属氧化物构成,因此可以采用相似的工艺进行刻蚀显影,无需单独制作刻蚀阻挡层,简化了制作工艺。
本发明实施例三还提供了一种阵列基板,包含有实施例一涉及的薄膜晶体管,其他结构与现有技术相同,在此不再赘述。
本发明实施例四还提供了一种显示装置,该显示装置包含有实施例三涉及的阵列基板,其他结构与现有技术相同,在此不再赘述。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种薄膜晶体管,包括栅电极、栅极绝缘层、半导体层和源漏电极,其特征在于,还包括:
位于所述半导体层上方,覆盖所述源漏电极的沟道区域,由金属氧化物绝缘体构成的绝缘体层。
2.如权利要求1所述的薄膜晶体管,其特征在于,所述绝缘体层与所述源漏电极不具有交叠区域。
3.如权利要求1所述的薄膜晶体管,其特征在于,所述绝缘体层与所述源漏电极具有交叠区域,且在所述交叠区域具有电性连接所述源漏电极以及所述半导体层的过孔。
4.如权利要求1-3任一项所述的薄膜晶体管,其特征在于,所述绝缘体层具有与所述半导体层相同的金属氧化物材料,且绝缘体层中氧元素在金属氧化物中的百分比含量为60%~90%。
5.一种薄膜晶体管制作方法,其特征在于,包括:
在基板上形成栅电极,并在所述栅电极之上形成栅极绝缘层;
形成半导体层,并在所述半导体层之上形成金属氧化物绝缘体层;
形成源漏电极;
其中,所述金属氧化物绝缘体层覆盖所述源漏电极的沟道区域。
6.如权利要求5所述的方法,其特征在于,形成所述金属氧化物绝缘体层,包括:
对预形成所述金属氧化物绝缘体层的金属氧化物薄膜,进行曝光、显影和刻蚀,形成与预形成的源漏电极不具有交叠区域的金属氧化物绝缘体层。
7.如权利要求5所述的方法,其特征在于,形成所述金属氧化物绝缘体层,包括:
对预形成所述金属氧化物绝缘体层的金属氧化物薄膜,进行曝光、显影和刻蚀,形成与预形成的源漏电极具有交叠区域的绝缘体层;以及
对所述绝缘体层进行过孔工艺,形成在所述交叠区域具有电性连接所述源漏电极以及所述半导体层过孔的金属氧化物绝缘体层。
8.如权利要求5所述的方法,其特征在于,形成半导体层,并在所述半导体层之上形成金属氧化物绝缘体层,包括:
沉积预形成金属氧化物半导体层的金属氧化物薄膜;
注入混有氧气O2的反应气体;
控制O2在所述反应气体中的比例,依次形成包含有相同金属氧化物材料的金属氧化物半导体薄膜和金属氧化物绝缘体薄膜;其中,形成所述金属氧化物半导体薄膜时,O2在反应气体中的比例为10%~40%;形成所述金属氧化物绝缘体薄膜时,O2在反应气体中的比例为60%~90%。
9.如权利要求8所述的方法,其特征在于,对所述金属氧化物半导体薄膜和所述金属氧化物绝缘体薄膜,采用一次构图工艺形成所述半导体层,以及位于所述半导体层之上的金属氧化物绝缘体层。
10.如权利要求8所述的方法,其特征在于,形成所述金属氧化物绝缘体层薄膜时,O2在反应气体中的比例为80%~90%。
11.如权利要求5-10任一项所述的方法,其特征在于,采用磁控溅射成膜法,依次形成所述金属氧化物半导体层和金属氧化物绝缘体层。
12.一种阵列基板,其特征在于,包括权利要求1-4任一项所述的薄膜晶体管。
13.一种显示装置,其特征在于,包括权利要求12所述的阵列基板。
CN201310098005.8A 2013-03-25 2013-03-25 薄膜晶体管及其制作方法、阵列基板和显示装置 Active CN103199114B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310098005.8A CN103199114B (zh) 2013-03-25 2013-03-25 薄膜晶体管及其制作方法、阵列基板和显示装置
PCT/CN2013/077406 WO2014153853A1 (zh) 2013-03-25 2013-06-18 薄膜晶体管及其制造方法、阵列基板和显示装置
US14/355,058 US9437622B2 (en) 2013-03-25 2013-06-18 Thin film transistor and method for manufacturing the same, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310098005.8A CN103199114B (zh) 2013-03-25 2013-03-25 薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN103199114A true CN103199114A (zh) 2013-07-10
CN103199114B CN103199114B (zh) 2016-11-16

Family

ID=48721559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310098005.8A Active CN103199114B (zh) 2013-03-25 2013-03-25 薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US9437622B2 (zh)
CN (1) CN103199114B (zh)
WO (1) WO2014153853A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091804A (zh) * 2014-06-16 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN110047848A (zh) * 2019-04-02 2019-07-23 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194386A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co. Ltd. Methods of fabricating organic thin film transistors and organic thin film transistors fabricated using the same
US20100213460A1 (en) * 2009-02-20 2010-08-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN102629054A (zh) * 2011-10-20 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法、显示器件
CN202443973U (zh) * 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
CN203134811U (zh) * 2013-03-25 2013-08-14 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101894760B (zh) * 2010-06-10 2012-06-20 友达光电股份有限公司 薄膜晶体管及其制造方法
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194386A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co. Ltd. Methods of fabricating organic thin film transistors and organic thin film transistors fabricated using the same
US20100213460A1 (en) * 2009-02-20 2010-08-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN102629054A (zh) * 2011-10-20 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法、显示器件
CN202443973U (zh) * 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
CN203134811U (zh) * 2013-03-25 2013-08-14 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091804A (zh) * 2014-06-16 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104091804B (zh) * 2014-06-16 2016-08-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN110047848A (zh) * 2019-04-02 2019-07-23 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
CN103199114B (zh) 2016-11-16
US20150279869A1 (en) 2015-10-01
WO2014153853A1 (zh) 2014-10-02
US9437622B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
CN104170069B (zh) 半导体器件及其制造方法
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN103700706B (zh) 薄膜晶体管制备方法和阵列基板制备方法
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105140271B (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN105097941B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR20130033368A (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN102646684A (zh) 一种阵列基板及其制造方法和显示设备
CN103456745B (zh) 一种阵列基板及其制备方法、显示装置
KR20120084133A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN104681629A (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN103972110B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
US20160380105A1 (en) Oxide thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, and display device
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN104882486A (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant