TWI577029B - 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法 - Google Patents

用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法 Download PDF

Info

Publication number
TWI577029B
TWI577029B TW101148456A TW101148456A TWI577029B TW I577029 B TWI577029 B TW I577029B TW 101148456 A TW101148456 A TW 101148456A TW 101148456 A TW101148456 A TW 101148456A TW I577029 B TWI577029 B TW I577029B
Authority
TW
Taiwan
Prior art keywords
layer
oxynitride
exposing
nitride
degrees celsius
Prior art date
Application number
TW101148456A
Other languages
English (en)
Other versions
TW201332120A (zh
Inventor
葉雁
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201332120A publication Critical patent/TW201332120A/zh
Application granted granted Critical
Publication of TWI577029B publication Critical patent/TWI577029B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

用以形成一半導體氮氧化合物之方法及使用其之用以製造一 薄膜電晶體之方法
本發明之實施例大體上是有關於薄膜電晶體(thin film transistor，TFT)與用以製造其之方法。
現行對薄膜電晶體(TFT)陣列之關注係特別高，因為此些裝置可用於液晶主動矩陣顯示器(liquid crystal active matrix displays，LCDs)之類的產品，此些產品時常應用於電腦及電視平面面板。LCDs亦可包含發光二極體(light emitting diodes，LEDs)，例如是用於背光之有機發光二極體(organic light emitting diodes，OLEDs)。LEDs及OLEDs需要薄膜電晶體來定址(addressing)顯示器之動作。經由TFTs驅動之電流(換言之，導通電流(on-current))係受限於通道材料(通常意指主動材料、半導體材料或半導體主動材料)及通道之寬度和長度。此外，啟動電壓(turn-on voltage)係決定於半導體層之通道面積中的載子的堆 積，載子的堆積可隨著半導體材料內之固定電荷(fixed charge)或捕捉在介面內之電荷之移動(shift)而改變，且臨界電壓係在偏壓溫度加壓(bias temperature stress)或電流溫度加壓(current temperature stress)後偏移。
目前製造TFT內之通道或半導體層的實施係於低溫中沈積半導體層且接著於高溫中對半導體層進行退火，以增加半導體層的穩定性與遷移率。退火溫度係受限於基板所可承受之溫度。TFT之表現係受限於沈積與退火的溫度。半導體層可經由低溫沈積製程來沈積，例如是物理氣相沈積(physical vapor deposition，PVD)、化學氣相沈積(chemical vapor deposition，CVD)、濺鍍、旋塗製程(spin on process)等，但半導體層需進行退火來穩定薄膜結構且讓電子裝置達到較好的表現，或者半導體層需具有沈積於其上之保護層(passivation layer)。舉例來說，對於一些在攝氏50度進行沈積的氮氧化鋅薄膜來說，例如是遷移率與載子濃度的薄膜特性的改變係在暴露於空氣的數周後被觀察出來(值得注意的是，薄膜未於高溫進行退火或不具有保護層形成於其上)。
因此，在此技術中，製造用於TFT之半導體層的方法係有需求的，TFT之裝置表現係不受限於退火及沈積溫度。
此處揭露之數個實施例係有關於薄膜電晶體(TFT)與用以製造其之方法。特別是，此處的實施例係有關於用以在低 溫形成半導體層之方法，半導體層用於TFT中。半導體層可藉由沈積氮化層或氮氧化層來形成，例如是氮化鋅或氮氧化鋅，且接著轉換該層為具有相較於從前不同之氧成分之層。轉換之發生係藉由暴露氮化層或氮氧化層在具有高相對濕度與高達攝氏100度的空氣，或者在高於攝氏100度之溫度中具有水氣之蒸氣或氣體；完全地(physically)浸濕氮化層或氮氧化層於水中；或在氮化層暴露於蒸氣後加熱基板至介於約攝氏100度與約攝氏200度之間的溫度。
於一實施例中，一種用以形成一半導體氮氧化合物之方法係包括沈積一氮化層於一基板上以及暴露氮化層於一濕環境，以轉換氮化層為一半導體氮氧化層。
於另一實施例中，一種用以形成一半導體氮氧化合物之方法包括沈積一具有低氧成分的氮氧化層於一基板上以及暴露氮氧化層於一濕環境，以轉換該層為一具有高氧成分的的半導體氮氧化層。於另一實施例中，一種用以形成一半導體氮氧化合物之方法包括沈積一具有低氧成分的氮氧化層於一基板上以及暴露氮氧化層於一濕環境，以轉換該層之頂部為一具有高氧成分的的半導體氮氧化層。
於另一實施例中，一種用以製造一薄膜電晶體之方法包括形成一閘極於一基板上，沈積一閘介電層於閘極與基板上，且形成一半導體層於閘介電層上。半導體層之形成包括沈積一氮化層於閘介電層上以及暴露氮化層於一濕空氣，以轉換氮化 層為一氮氧化層。此方法更包括形成一源極電極及一汲極電極於半導體層上。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧TFT
102‧‧‧基板
104‧‧‧閘極
106‧‧‧閘介電層
108‧‧‧半導體層
110‧‧‧源極電極
112‧‧‧汲極電極
114‧‧‧主動通道
第1A-1C圖繪示薄膜電晶體100在各種製造階段的剖面圖。
此處揭露之數個實施例有關於薄膜電晶體(TFT)及用於製造其之方法。特別是，此處之實施例有關於用以在低溫形成TFT內之半導體層的方法。半導體層之形成可藉由沈積例如是氮化鋅或氮氧化鋅之氮化層或氮氧化層，且接著轉換該層為具有相較於以往之不同的氧成分之層。轉換之發生係藉由暴露氮化層或氮氧化層於具有相對高濕度且高達攝氏100度的空氣，或者在高於攝氏100度之溫度中具有水氣之蒸氣或氣體；完全地(physically)浸濕氮化層或氮氧化層於水中；或在暴露氮化層於蒸氣時，加熱基板至介於約攝氏100度及約攝氏200度之間的溫度。
第1A-1C圖繪示TFT 100在各種製造階段的剖面圖。如第1A圖所示，閘極104係形成於基板102上。可利用於基板102之適合的材料包括矽、鍺、矽鍺、鈉鈣玻璃(soda lime glass)、玻璃、半導體、塑膠、鋼或不銹鋼基板，但不以此些材料為限。可利用於閘極104之適合的材料包括鉻、銅、鋁、鉭、鈦、 鉬及其組合，或者是透明導電氧化物(transparent conductive oxides，TCO)，例如是氧化銦錫(indium tin oxide，ITO)或氟摻雜氧化鋅(fluorine doped zinc oxide，ZnO：F)，其常用於作為透明電極，但閘極104之適合的材料不以此些材料為限。閘極104可藉由適當之沈積技術來進行沈積，例如是物理氣相沈積(PVD)、有機金屬化學氣相沈積(MOCVD)、旋塗製程(spin-on process)及印刷製程。閘極104可利用蝕刻製程進行圖案化。
閘介電層106可沈積於閘極104上。可利用於閘介電層106之適合的材料包括二氧化矽、氮氧化矽、氮化矽、氧化鋁或其組合。閘介電層106可藉由適當之沈積技術進行沈積，包括電漿輔助化學氣相沈積(plasma enhanced chemical vapor deposition，PECVD)。
半導體層108接著形成於閘介電層106上，如第1B圖所示。於實際應用上，半導體層108通常係意指通道層、主動層或半導體主動層。半導體層108可包括氮氧化物，例如氮氧化銦鎵鋅(indium-gallium-zinc-oxynitride，IGZON)及氮氧化鋅(zinc oxynitride，ZnON)。其他可被考慮之氮氧化物包括ZnOxNy、SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy、及 SnInCdGaOxNy。前述之各個氮氧化物可摻雜著摻雜物，例如是鋁、錫、鎵、鈣、矽、鈦、銅、鍺、銦、鎳、錳、鉻、釩、鎂、氧化矽(SixOy)、氮化矽(SixNy)、氧化鋁(AlxOy)、及鈣化矽(SiC)。一旦閘極104被施加偏壓，半導體層108允許電流流通於源極電極與汲極電極之間。在沈積之後，若有需要，則半導體層108可藉由濕蝕刻製程進行圖案化。
半導體層108之形成可藉由沈積氮化層，且接著轉換氮化層為氮氧化層。舉例來說，為了形成氮氧化鋅層，可沈積二氮化三鋅(Zn3N2)，且接著轉換為氮氧化鋅。氮化鋅層可藉由適合的沈積方法來沈積，例如是物理氣相沈積(PVD)、電漿輔助化學氣相沈積(PECVD)、化學氣相沈積(CVD)、原子層沈積(atomic layer deposition，ALD)、旋塗製程(spin-on process)或印刷製程。於一實施例中，氮化鋅層係藉由PVD沈積。沈積係於例如是低於約攝氏100度的溫度進行。
在沈積氮化鋅層之後氮化鋅層係接著轉換成氮氧化鋅層。此處有數個用以轉化氮化鋅層為氮氧化鋅層的實施例。各個實施例包括暴露沈積之氮化層至濕環境(換言之，暴露於液態或蒸氣形式之水(H2O)，例如是攝氏95度且相對濕度為95%之空氣)。一實施例係採用熱環境，藉以使沈積之氮化鋅層係暴露在攝氏95度且相對濕度為95%之空氣達30分鐘。於另一實施例中，氮化鋅層係在高壓環境中且低於攝氏100度之溫度完全地浸濕於水中(換言之，介於約1-2atm之間的壓力)。於另一實施例中，在 氮化鋅係暴露於蒸氣時，基板可加熱至大約150度之溫度。用以暴露於濕環境之最高溫度係為攝氏250度，但可考慮的是，如同攝氏100度一般低之溫度係可使用的。於各個實施例中，氮化鋅層係轉換為氮氧化鋅層。可理解的是，此些實施例係同樣可應用在氮氧化層係沈積且接著轉換成為富含氧之氮氧化層的情況。
可理解的是，雖然此處之討論係有關於沈積氮化鋅層且轉換氮化鋅層為氮氧化鋅層，然而其他用以轉換為氮氧化層之氮化層係可被考慮。重要而值得一提的是，沈積之氮化層的遷移率與載子濃度可藉由摻雜著摻雜物於氮化層來做調整。任何的摻雜可在氮化層之沈積期間進行。舉例來說，當藉由物理氣相沈積(PVD)來形成鋁摻雜之氮氧化鋅時，係使用鋅和鋁之濺鍍靶材。相較於鋁和氮之作用，鋅更容易與氮作用，因此鋁摻雜之氮化鋅係被沈積。此外，氮化層之遷移率與載子濃度係為使用於該層之金屬的函數。舉例來說，相較於氮化鋅，氮化銦鎵鋅或氮化鋅錫各具有不同之遷移率及/或載子濃度。另外，在氮化物之沈積係作為例子的情況下，只要沈積之材料可輕易地在轉換之步驟中轉換成金屬氧化物、金屬氮氧化物或不同化合物，沈積未完全氧化的金屬氮氧化物或沈積另一可轉換之化合物係可被考慮。一般來說，相較於已完成轉換之沈積的薄膜，最初沈積之薄膜應該較弱或較不穩定。轉換可發生於在電漿狀態中或非電漿狀態中之反應氣體(換言之，含氧氣體)環境裡。轉換甚至可發生在液體中，此液體可具有催化劑添加於其中。轉換沈積之材料的反應率 可控制，使得反應可發生於底部與沈積之材料，或僅底部材料，或僅複合材料。由於氧係添加至化合物，轉換之薄膜可為退化型半導體(degenerated semiconductor)，退化型半導體通常為已知的TCO或半導體層，其具有寬能隙(band gap)與遠離傳導帶(conduction band)或價帶(valance band)的費米能階(Fermi level)，價帶通常係為已知的絕緣帶(insulation band)。
此外，氮化物轉換成氮氧化物之製程並不限於轉換金屬氮化物為金屬氮氧化物。藉由利用此處討論之實施例，氮化矽層可完全地轉換成氧化矽層，使得沒有氮化矽餘留下來。氮化矽轉換可發生在當氮化矽層覆蓋半導體層108時，半導體層108包括作為保護層之氧化銦鎵鋅。氮化矽薄膜之轉換將改變保護層和半導體層之間的介面。
此處所討論之各個實施例係有關轉換氮化物為氮氧化合物。值得一提的是，自氧化物化合物轉換成氮氧化物化合物並非藉由簡單地暴露氧化物於含氮氣體而可發揮作用。相較於氮，氧係為較積極(aggressive)的反應物。因此，當氮化物係暴露於氧氣中，氧將與氮作用而形成氮氧化物。然而，因為氮並不像氧一樣的易於反應，暴露於氮氣中之氧化物將保持為氧化物。氮充其量可摻雜於氧化物薄膜。因此，當低成本地轉換氮化物為氮氧化物係為可能時，自氧化物轉換為氮氧化物的花費係為過高的。
即使利用低溫來沈積與轉換氮化物或氮氧化物具有 好處，退火仍可在需要時被使用是可被考慮的。任何退火的執行將改善半導體層108的穩定性且可能改善半導體層108的遷移率，因為退火移除了薄膜內或表面上之雜質且促使半導體層108穩定。值得注意的是，即使沒有進行退火，轉換之氮氧化層所具有的穩定性如同直接形成且接著在大約攝氏400度之溫度進行退火約10分鐘之氮氧化層。如果退火確實有執行，退火可在轉換步驟之前、之後或者之前與之後進行，以增加半導體層108之遷移率。退火可在介於約攝氏150度與約攝氏400度之間的溫度，且於包括一氧化二氮(N2O)、氮(N2)、氧(O2)或其組合之空氣中進行。
為半導體層108之轉換的薄膜係非柱狀(non-columnar)(換言之，非垂直)優先地在重直方向成長，且從微觀層次(microscopic level)中來看，通常具有任意堆疊的卵石(boulder)的外表。轉換的層甚至係可漸變(graded)，使得更多的氧係存在於接近暴露之上表面且更多的氮係存在於鄰近於閘介電層106的表面，起因為氧係經由半導體層108傳送。如同美國專利申請第2010/0001272 A1號中之討論，轉換之層甚至可製成為具有不同氧成分通過的多層結構。
如第1C圖所示，源極電極110及汲極電極112係形成在半導體層108上。介於源極電極110及汲極電極112之間的半導體層108暴露之部分係意指主動通道114。源極電極110及汲極電極112適合之材料包括鉻、銅、鋁、鉭、鈦、鉬、及其組 合，或者上述所提及之TCO。源極電極110及汲極電極112可藉由例如是PVD之適當的沈積技術形成，沈積後接著係藉由蝕刻來圖案化。
轉換氮化物為氮氧化物而不是簡單地沈積氮氧化物化合物係比直接地沈積氮氧化物更具有成本效益。舉例來說，氮化鋅比氮氧化鋅易於沈積。當直接地形成氮氧化鋅時，含氮氣體及含氧氣體係被使用，其中相較於含氧氣體，含氮氣體的總量相當地較多(舉例來說，為含氧氣體的總量之5至10倍)。然而，如果僅沈積氮化層，含氧氣體並未提供，這可降低複雜度、製程開發周期(process development cycles)及成本。此外，相較於對沈積之氮氧化層進行退火至大約攝氏400度之溫度，加熱基板至低於大約攝氏250度之溫度或暴露氮化層於蒸氣且在大約攝氏100度之環境中係更具有成本效益。相較於直接形成且在大約攝氏400度之溫度進行退火約10分鐘並僅剛好為穩定之薄膜之氮氧化物薄膜來說，所產生之藉由轉換所形成之氮氧化物薄膜具有類似或獨特之薄膜特性。因此，沈積半導體層之溫度與對半導體層進行退火之溫度並未限制TFT的表現。
可以理解的是，本發明之應用並非只是用於沈積氮化層且轉換氮化層為氮氧化層。亦可考慮的是，氮氧化層可直接地形成且接著轉換成富含氧之氮氧化層。另外，用於任何轉換之所得到的結構可為多層半導體層。舉例來說，如果氮化鋅係沈積且接著被轉換，所得之多層結構可包括位於具有閘介電層之介面 的氮化鋅，及位於具有源極電極與汲極電極之介面的氮氧化鋅。同樣地，如果氮氧化鋅係沈積且接著被轉換，所得之多層結構可包括位於具有閘介電層之介面的氮氧化鋅，且富含氧之氮氧化鋅(換言之，相較於位於具有閘介電層之介面之氮氧化鋅有較多之氧成分)於具有源極電極與汲極電極之介面。同樣地，如果氮氧化鋅係沈積且接著轉換，所得之多層結構可包括位於具有閘介電層之介面的氮氧化鋅，且位於具有源極電極與汲極電極之介面的氧化鋅(換言之，氮氧化物完全地轉換成氧化物)。由於相較於半導體層與閘介電層之間的介面，更多的氧係位於半導體層與源極電極和汲極電極之間的介面，因為電子流經背通道(back channel)而不是相鄰閘極，對TFT來說，截止電流(off current)係降低。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧TFT
102‧‧‧基板
104‧‧‧閘極
106‧‧‧閘介電層
108‧‧‧半導體層
110‧‧‧源極電極
112‧‧‧汲極電極
114‧‧‧主動通道

Claims (17)

  1. 一種用以製造一薄膜電晶體之方法，包括：形成一閘極於一基板上；沈積一閘介電層於該閘極與該基板上；形成一半導體層於該閘介電層上，該形成包括：沈積一氮化層於該閘介電層上；以及暴露該氮化層於一濕空氣，以轉換該氮化層為一氮氧化層；以及形成一源極電極及一汲極電極於該半導體層上。
  2. 如申請專利範圍第1項所述之方法，其中該暴露包括暴露該氮化層於約攝氏95度之溫度的蒸氣或水，且相對濕度為百分之95的空氣中約30分鐘。
  3. 如申請專利範圍第1項所述之方法，其中該暴露包括在一環境內浸濕該氮化層於水中，該環境具有介於1與2atm之間的壓力及少於攝氏100度的溫度。
  4. 如申請專利範圍第1項所述之方法，其中該暴露包括在暴露該氮化層於蒸氣時，加熱該基板至約100度到約250度。
  5. 如申請專利範圍第1項所述之方法，其中該氮化層包括二氮化三鋅(Zn3N2)。
  6. 如申請專利範圍第1項所述之方法，其中該氮氧化層係非柱狀(non-columnar)。
  7. 如申請專利範圍第1項所述之方法，其中該氮氧化層於暴露後組成係漸變(graded)，使得較大數量的氧係相對於該氮氧化層之一表面存在於該氮氧化層中的另一表面。
  8. 如申請專利範圍第1項所述之方法，其中該濕空氣包括水蒸氣。
  9. 如申請專利範圍第1項所述之方法，更包括在介於約攝氏350度和約攝氏400度之間的溫度且於包括一氧化二氮(N2O)、氮(N2)、氧(O2)或其組合之空氣中退火該氮氧化層。
  10. 如申請專利範圍第1項所述之方法，其中該氮化層包括一或複數個元件，選自由鋅、錫、銦、鎵、鎘及其組合所組成的群組。
  11. 一種用以製造一薄膜電晶體之方法，包括：形成一閘極於一基板上；沈積一閘介電層於該閘極與該基板上；形成一半導體層於該閘介電層上，該形成包括：沈積一氮氧化層於該閘介電層上；以及暴露該氮氧化層於一濕空氣，以增加該氮氧化層之氧成分；以及形成一源極電極及一汲極電極於該半導體層上。
  12. 如申請專利範圍第11項所述之方法，其中該暴露包括暴露該氮氧化層於約攝氏95度之溫度的蒸氣或水，且相對濕度為百分之95的空氣中約30分鐘。
  13. 如申請專利範圍第11項所述之方法，其中該暴露包括在一環境內浸濕該氮氧化層於水中，該環境具有介於1與2atm之間的壓力及少於攝氏100度的溫度。
  14. 如申請專利範圍第11項所述之方法，其中該暴露包括在暴露該氮氧化層於蒸氣時，加熱該基板至約100度到約250度。
  15. 如申請專利範圍第11項所述之方法，其中該氮氧化層 於暴露後組成係漸變(graded)，使得較大數量的氧係相對於該氮氧化層之一表面存在於該氮氧化層中的另一表面。
  16. 如申請專利範圍第11項所述之方法，更包括在介於約攝氏350度和約攝氏400度之間的溫度且包括一氧化二氮(N2O)、氮(N2)、氧(O2)或其組合之空氣中退火該氮氧化層。
  17. 如申請專利範圍第11項所述之方法，其中該氮氧化層包括一或複數個元件，選自由鋅、錫、銦、鎵、鎘及其組合所組成的群組。
TW101148456A 2012-01-13 2012-12-19 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法 TWI577029B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261586518P 2012-01-13 2012-01-13

Publications (2)

Publication Number Publication Date
TW201332120A TW201332120A (zh) 2013-08-01
TWI577029B true TWI577029B (zh) 2017-04-01

Family

ID=48781806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148456A TWI577029B (zh) 2012-01-13 2012-12-19 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法

Country Status (5)

Country Link
US (1) US9396940B2 (zh)
KR (1) KR20140123528A (zh)
CN (1) CN104040722B (zh)
TW (1) TWI577029B (zh)
WO (1) WO2013106166A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
CN104701350B (zh) * 2015-03-03 2017-03-01 京东方科技集团股份有限公司 电极及其制作方法、阵列基板及其制作方法
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
CN104865619B (zh) 2015-06-05 2016-08-24 京东方科技集团股份有限公司 一种防反射膜、其制作方法、显示面板及显示装置
CN105789284B (zh) * 2016-04-12 2018-08-28 中国科学院宁波材料技术与工程研究所 薄膜晶体管及其制备方法和显示装置
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716881A (en) * 1996-03-28 1998-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process to fabricate stacked capacitor DRAM and low power thin film transistor SRAM devices on a single semiconductor chip
CN1630043A (zh) * 2003-12-19 2005-06-22 茂德科技股份有限公司 电容介电层结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US20030155582A1 (en) * 2002-02-19 2003-08-21 Maitreyee Mahajani Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures
US7994508B2 (en) * 2007-08-02 2011-08-09 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
US8314421B2 (en) 2009-06-01 2012-11-20 Qiu Cindy X Thin film transistors and circuits with metal oxynitride active channel layers
KR101457837B1 (ko) * 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716881A (en) * 1996-03-28 1998-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process to fabricate stacked capacitor DRAM and low power thin film transistor SRAM devices on a single semiconductor chip
CN1630043A (zh) * 2003-12-19 2005-06-22 茂德科技股份有限公司 电容介电层结构及其制造方法

Also Published As

Publication number Publication date
CN104040722B (zh) 2017-05-17
WO2013106166A1 (en) 2013-07-18
US9396940B2 (en) 2016-07-19
TW201332120A (zh) 2013-08-01
KR20140123528A (ko) 2014-10-22
CN104040722A (zh) 2014-09-10
US20140363934A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
TWI577029B (zh) 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法
TWI459474B (zh) 金屬氮氧化物薄膜電晶體之覆蓋層
CN103140920B (zh) 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
JP5536328B2 (ja) トランジスタ及びその製造方法
TWI405335B (zh) 半導體結構及其製造方法
TW201246531A (en) Offset electrode TFT structure
KR101975929B1 (ko) 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
JP2001244464A (ja) 金属酸化物トランジスタの製造方法
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
US9070779B2 (en) Metal oxide TFT with improved temperature stability
KR20140018702A (ko) 박막 트랜지스터 및 그 제조 방법
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
US9385239B2 (en) Buffer layers for metal oxide semiconductors for TFT
KR101361440B1 (ko) 금속박막을 확산소스로 이용하는 투명 박막트랜지스터 및 그 제조방법
KR102090289B1 (ko) 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
KR102660923B1 (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법
KR102571072B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR101993383B1 (ko) 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees