CN103094351A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN103094351A
CN103094351A CN2012102470106A CN201210247010A CN103094351A CN 103094351 A CN103094351 A CN 103094351A CN 2012102470106 A CN2012102470106 A CN 2012102470106A CN 201210247010 A CN201210247010 A CN 201210247010A CN 103094351 A CN103094351 A CN 103094351A
Authority
CN
China
Prior art keywords
semiconductor layer
zinc
tin
indium
display unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102470106A
Other languages
English (en)
Other versions
CN103094351B (zh
Inventor
朴在佑
李制勋
安秉斗
朴世容
朴埈贤
金建熙
林志勋
李京垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103094351A publication Critical patent/CN103094351A/zh
Application granted granted Critical
Publication of CN103094351B publication Critical patent/CN103094351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供一种显示装置，所述显示装置包括：第一基板；栅极线，栅极线设置在第一基板上，并包括栅电极；栅极绝缘层，栅极绝缘层设置在栅极线上；半导体层，半导体层设置在栅极绝缘层上；数据线，数据线设置在半导体层上，并连接到源电极；漏电极，漏电极设置在半导体层上，并面对源电极；钝化层，钝化层设置在数据线上，其中，半导体层包含含有铟、锡和锌的氧化物半导体。铟以大约5原子百分比(at％)至大约50at％的量存在，其中，锌与锡的比为大约1.38至大约3.88。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
诸如以液晶显示器(LCD)、有机发光二极管(OLED)显示器、电泳显示器和等离子体显示器为例的平板显示器，包括多对场产生电极和设置在它们之间的光电有源层。液晶显示器包括液晶层作为光电有源层，有机发光二极管显示器包括有机发射层作为光电有源层。彼此成对的场产生电极中的一个电极可以连接到开关元件以接收电信号，光电有源层可以将电信号转换成光信号，因此显示图像。
平板显示器可以包括其上形成有薄膜晶体管的显示面板。可以在薄膜晶体管阵列面板上对多层的电极、半导体等进行图案化。此外，可以在图案化工艺中使用掩模。
同时，半导体层可以是确定薄膜晶体管的特性的一个重要的因素。在形成半导体层时，通常使用非晶硅，但是在制造高性能的薄膜晶体管方面可能存在着限制，这是因为非晶硅可以具有很低的电荷迁移率。此外，在将多晶硅用于形成半导体层的情况下，因为电荷迁移率可能很高，所以可以容易地制造高性能的薄膜晶体管。然而，当使用多晶硅时，制造成本可能增加，且均匀性可能降低，因此，在制造大尺寸的薄膜晶体管阵列面板方面可能存在着限制。
由于这样的原因，正在进行使用氧化物半导体形成的半导体层的薄膜晶体管的研究，其中，与非晶硅相比，氧化物半导体具有更高的电子迁移率和更高的ON/OFF电流比，且与多晶硅相比，氧化物半导体具有更低的制造成本，并具有很高的均匀性。
例如，正在进行使用氧化锌(ZnO)、氧化锡(SnO2)和氧化锌锡(ZnSnO)或类似物作为半导体层的氧化物半导体的研究。然而，因为薄膜晶体管的特性以及蚀刻特性可能根据构成氧化物半导体的构成材料的组分而变化，所以应满足使用氧化物半导体来实际制造显示装置的适当的条件。
发明内容
本发明的示例性实施例可以提供一种包括驱动特性优良且满足诸如在四片工艺(four-sheet process)中的实际大规模生产的条件的氧化物半导体的显示装置。
本发明的示例性实施例提供一种显示装置，所述显示装置包括：第一基板；栅极线，栅极线设置在第一基板上，并包括栅电极；栅极绝缘层，栅极绝缘层设置在栅极线上；半导体层，半导体层设置在栅极绝缘层上；数据线，数据线设置在半导体层上，并连接到源电极；漏电极，漏电极设置在半导体层上，并面对源电极；钝化层，钝化层设置在数据线上，其中，半导体层由含有铟、锡和锌的氧化物半导体形成。铟以大约5原子百分比(at％)至大约50at％的量存在，锌与锡的比为大约1.38至大约3.88。
铟可以以大约10at％至大约30at％的量存在，锌与锡的比可以为大约1.78至大约2.95。
半导体层的蚀刻速率可以为大约
Figure BDA00001895929000021
至大约
除了形成在半导体层中的沟道部分之外，半导体层可以与源电极、漏电极和数据线具有相同的平面图案。
半导体层的阈值电压可以为不小于大约-10V。
半导体层的电荷迁移率可以为大约5cm2/Vs。
栅极绝缘层可以包括下层和上层。
下层可以由氧化硅制成。
上层可以由氮化硅制成。
所述显示装置还可以包括像素电极，像素电极设置在钝化层上，其中，钝化层具有接触孔，像素电极通过接触孔连接到漏电极。
所述显示装置还可以包括第二基板，第二基板面对第一基板，其中，液晶层设置在第一基板和第二基板之间。
半导体层的蚀刻速率可以为大约
Figure BDA00001895929000023
至大约
除了形成在半导体层中的沟道部分之外，半导体层可以与源电极、漏电极和数据线具有相同的平面图案。
栅极绝缘层可以包括下层和上层。
下层可以由氧化硅制成，上层可以由氮化硅制成。
所述显示装置还可以包括像素电极，像素电极设置在钝化层上，其中，钝化层具有接触孔，像素电极通过接触孔连接到漏电极。
铟可以以大约10at％的量存在，锌与锡的比可以为大约1.78至大约3.88。
铟可以以大约20at％的量存在，锌与锡的比可以为大约1.50至大约3.23。
铟可以以大约30at％的量存在，锌与锡的比可以为大约1.38至大约2.95。
本发明的示例性实施例提供一种显示装置，所述显示装置包括：第一基板；栅极线，栅极线设置在第一基板上，并包括栅电极；栅极绝缘层，栅极绝缘层设置在栅极线上；半导体层，半导体层设置在栅极绝缘层上；数据线，数据线设置在半导体层上，并连接到源电极；漏电极，漏电极设置在半导体层上，并面对源电极；钝化层，钝化层设置在数据线上，其中，半导体层由含有铟、锡和锌的氧化物半导体形成。铟以大约5原子百分比(at％)至大约50at％的量存在，锌以大约25at％至大约71.6at％的量存在，锡以大约16.1at％至大约33.3at％的量存在。
根据本发明的示例性实施例，可以实现一种电荷迁移率优良的显示装置，且可以通过使用含有铟、锌和锡的氧化物半导体并通过调节铟、锌和锡的原子浓度比来共同地蚀刻金属布线和氧化物半导体。
附图说明
图1是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的布局图。
图2是沿图1的II-II’线截取的剖视图。
图3是示出根据本发明的示例性实施例的液晶显示器的剖视图。
图4是示出根据锡与锌的比率的迁移率特性的曲线图。
图5是示出根据铟的原子百分比的阈值电压特性的曲线图。
图6是示出根据锌与锡的比率的蚀刻速率的曲线图。
图7是示出根据铟的原子百分比的蚀刻速率的曲线图。
图8和图9是示出根据锡、锌和铟的比率的蚀刻速率的曲线图。
图10是示出根据迁移率特性的铟、锡和锌的比率的曲线图。
图11是示出根据阈值电压特性的铟、锡和锌的比率的曲线图。
图12是示出根据蚀刻速率的上限和下限的范围的铟、锡和锌的比率的曲线图。
图13是示出根据迁移率特性、阈值电压特性和蚀刻速率特性的铟、锡和锌的比率的曲线图。
具体实施方式
下文中，将参照附图对本发明的示例性实施例进行详细地描述。如本领域技术大员应该理解的，可以以各种不同的方式来实施本发明的示例性实施例，且均不脱离本发明的精神或范围。
在附图中，为了清楚而夸大了层、膜、面板、区域等的厚度。应该理解的是，当层被称为“在”另一层或基底“上”时，其可以直接在另一层或基底上，或者也可以存在一个或多个中间层。贯穿本说明书，相同的标号指示相同的元件。如在这里所使用的，除非上下文进行了另外地清楚指明，否则单数形式也意图包括复数形式。
图1是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的布局图。图2是沿图1的II-II’线截取的剖视图。
参照图1和图2，多条栅极线121形成在由例如透明玻璃、塑料或类似物制成的第一基板110上。
栅极线121传输栅极信号，并基本沿例如水平方向延伸。然而，本发明的示例性实施例不限于栅极线121的上面的方向，而是相反，可选择地，栅极线121可以替代性地沿垂直方向延伸。每条栅极线121包括从栅极线121突出的多个栅电极124。
栅极线121和栅电极124可以由例如从基于铝的金属(诸如铝(Al)和铝合金)、基于银的金属(诸如银(Ag)和银合金)、以及基于铜的金属(诸如铜(Cu)和铜合金)中选择的一种制成。此外，栅极线121和栅电极124中的每个还可以由从例如基于金的金属(诸如金(Au)和金合金)、基于镍的金属(诸如镍(Ni)和镍合金)、基于铌的金属(诸如铌(Nb)和铌合金)、基于钕的金属(诸如钕(Nd)和钕合金)、基于钼的金属(诸如钼(Mo)和钼合金)、铬(Cr)、铬合金、钛(Ti)、钛合金、钽(Ta)、钽合金、锰(Mn)、以及锰合金中选择的其他的材料中的一种材料形成。
在本示例性实施例中，栅极线121和栅电极124被形成为单层结构，但是栅极线121和栅电极124不限于此，栅极线121和栅电极124可以被形成为双层或三层结构。
例如，在双层结构的情况下，栅极线121和栅电极124中的每个可以包括下层和上层，下层可以由从诸如钼(Mo)和钼合金的基于钼的金属、铬(Cr)、铬合金、钛(Ti)、钛合金、钽(Ta)、钽合金、锰(Mn)、以及锰合金中选择的一种制成。上层可以由例如从诸如铝(Al)和铝合金的基于铝的金属、诸如银(Ag)和银的合金的基于银的金属、以及诸如铜(Cu)和铜合金的基于铜的金属中选择的一种制成。三层结构可以通过组合具有不同的物理性质的层来形成。可选择地，例如，栅极线121和栅电极124的下层可以替代性地包含例如诸如铝(Al)和铝合金的基于铝的金属、诸如银(Ag)和银的合金的基于银的金属、以及诸如铜(Cu)和铜合金的基于铜的金属，栅极线121和栅电极124的上层可以替代性地包含从诸如钼(Mo)和钼合金的基于钼的金属、铬(Cr)、铬合金、钛(Ti)、钛合金、钽(Ta)、钽合金、锰(Mn)、以及锰合金中选择的一种。
栅极绝缘层140可以形成在栅极线121上。栅极绝缘层140可以包括例如第一栅极绝缘层140a和第二栅极绝缘层140b。第一栅极绝缘层140a可以由例如厚度为大约
Figure BDA00001895929000051
的氮化硅(SiNx)制成，第二栅极绝缘层140b可以由厚度为大约
Figure BDA00001895929000052
的氧化硅(SiO2)制成。在示例性实施例中，第一栅极绝缘层140a可以由例如氮氧化硅(SiON)制成，第二栅极绝缘层140b可以由氧化硅(SiO2)制成。在本示例性实施例中，栅极绝缘层140包括双层结构式的第一栅极绝缘层140a和第二栅极绝缘层140b，但是栅极绝缘层140可以可选择地形成为单层结构。
由例如氧化物半导体制成的多个半导体层151形成在栅极绝缘层140上。半导体层151基本上沿例如垂直方向延伸，并包括朝向栅电极124突出的多个突起154。
根据本示例性实施例的氧化物半导体包含例如铟(In)、锌(Zn)和锡(Sn)。添加铟以在使用氧化物半导体时增加电荷迁移率特性。
根据本示例性实施例的包括在氧化物半导体中的铟的量例如为大约5原子百分比(at％)至大约50at％。该范围是保证驱动薄膜晶体管的大约-10V的最小阈值电压的数值范围。
根据本示例性实施例的氧化物半导体的电阻率为大约5×10-2(Ωcm)或更低。包含铟、锌和锡、且铟在大约5at％至大约50at％的范围内的氧化物半导体目标被应用于AC溅射或DC溅射，以形成本示例性实施例的半导体层151。
此外，为了使用相同的蚀刻剂来形成设置在半导体层151上的多条数据线171、多个源电极173和多个漏电极175以及半导体层151，包含在氧化物半导体中的锌与锡的原子浓度比可以为例如大约1.38至大约3.88。这里，锌与锡的原子浓度比指通过锌的原子百分比(at％)除以锡的原子百分比(at％)所得到的值。
半导体层151的关于前述的锌与锡的原子浓度比的蚀刻速率例如为大约
Figure BDA00001895929000061
至大约
Figure BDA00001895929000062
将详细地在下面描述这样的情况。
连接到多个源电极173的多条数据线171和多个漏电极175分别形成在半导体层151上。
数据线171传输数据信号，并基本沿垂直方向延伸以与栅极线121交叉。然而，应该注意的是，本发明的示例性实施例不限于数据线171的上述方向，而是相反，可选择地，数据线171可以替代性地沿水平方向延伸，以与栅极线121交叉。各条数据线171朝向栅电极124延伸，并连接到具有例如U形形状的多个源电极173。
漏电极175与数据线171分开，并从源电极173的U形形状的中心向上延伸。漏电极175和源电极173的上述形状是一个示例，且可以以各种方式进行修改。
包括数据线171、源电极173和漏电极175的数据布线层178可以由从例如铝(Al)和铝合金的基于铝的金属、诸如银(Ag)和银的合金的基于银的金属、诸如铜(Cu)和铜合金的基于铜的金属中选择的一种制成。此外，数据线171、源电极173和漏电极175也可以均由从例如基于金的金属(诸如金(Au)和金合金)、基于镍的金属(诸如镍(Ni)和镍合金)、基于铌的金属(诸如铌(Nb)和铌合金)、基于钕的金属(诸如钕(Nd)和钕合金)、基于钼的金属(诸如钼(Mo)和钼合金)、铬(Cr)、铬合金、钛(Ti)、钛合金、钽(Ta)、钽合金、锰(Mn)、以及锰合金中选择的其他材料中的一种形成。
在本示例性实施例中，数据线171、源电极173和漏电极175形成为单层结构，但是不限于此，数据线171、源电极173和漏电极175可以形成为双层或三层结构。
例如，在双层结构的情况下，数据线171、源电极173和漏电极175中的每个可以包括下层和上层。下层可以由例如从诸如钼(Mo)和钼合金的基于钼的金属、铬(Cr)、铬合金、钛(Ti)、钛合金、钽(Ta)、钽合金、锰(Mn)、以及锰合金中选择的一种制成，上层可以由例如从诸如铝(Al)和铝合金的基于铝的金属、诸如银(Ag)和银的合金的基于银的金属、以及诸如铜(Cu)和铜合金的基于铜的金属中选择的一种制成。三层结构可以通过组合具有不同的物理性质的层来形成。可选择地，例如，数据线171、源电极173和漏电极175的下层可以替代性地包含诸如铝(Al)和铝合金的基于铝的金属、诸如银(Ag)和银合金的基于银的金属、以及诸如铜(Cu)和铜合金的基于铜的金属，数据线171、源电极173和漏电极175的上层可以替代性地包含从诸如钼(Mo)和钼合金的基于钼的金属、铬(Cr)、铬合金、钛(Ti)、钛合金、钽(Ta)、钽合金、锰(Mn)、以及锰合金中选择的一种。
半导体层151的突起154具有形成在源电极173和漏电极175之间的没有被数据线171和漏电极175覆盖的暴露部分。除了突起154的暴露部分之外，半导体层151具有例如与数据线171、源电极173和漏电极175的平面图案基本相同的平面图案。即，数据线171、源电极173和漏电极175的侧壁可以被对齐为与在它们下面设置的半导体层151的侧壁基本相同。形成这样的图案的原因在于通过使用相同的掩模和蚀刻剂来形成包括数据线171、源电极173和漏电极175的数据布线层178以及半导体层151。因为通过湿蚀刻来形成数据布线层178，所以半导体层151也应该经历湿蚀刻，从而共同地蚀刻数据布线层178和半导体层151。因为即使设置在半导体层151下方的栅极绝缘层中的第二栅极绝缘层140b也在半导体层151的湿蚀刻期间被蚀刻，也会需要考虑蚀刻轮廓的劣化。因为第二栅极绝缘层140b可以由氧化硅(SiO2)制成以具有大约
Figure BDA00001895929000071
的蚀刻速率，所以半导体层151应在设置在半导体层151上的数据布线层178的总体蚀刻速率的大约80％内被蚀刻。因此，在本示例性实施例中，半导体层151的蚀刻速率为大约
Figure BDA00001895929000072
至大约
Figure BDA00001895929000073
一个栅电极124、一个源电极173、一个漏电极175与半导体层151的突起154一起形成一个薄膜晶体管(TFT)，该薄膜晶体管的沟道形成在突起154上并在源电极173和漏电极175之间。
钝化层180形成在数据线171、漏电极175和半导体层的突起154的暴露部分上。例如，钝化层180可以由诸如苯并环丁烯(BCB)、丙烯酰树脂、或者甲基丙烯酸树脂的有机材料或诸如氮化硅、氧化硅、或者氮氧化硅的无机材料形成。然而，可以使用任何有机或无机材料来形成钝化层180。
多个像素电极191形成在钝化层180上。像素电极191通过接触孔185物理地并电性地连接到漏电极175，并接收来自漏电极175的数据电压。
如上所述，本示例性实施例的薄膜晶体管阵列面板100包括由包含铟、锌和锡的氧化物半导体制成的半导体层。下文中，将参照图3来描述液晶显示器作为包括根据本示例性实施例的薄膜晶体管阵列面板100的显示装置的示例。
图3是示出根据本发明的示例性实施例的液晶显示器的剖视图。
参照图3，第二基板210可以被设置为与第一基板110相对。第二基板210可以为由例如透明的玻璃、塑料或类似物制成的绝缘基板。光阻挡构件220形成在第二基板210上。光阻挡构件220也被称为黑矩阵，并防止光泄漏。可选择地，光阻挡构件220可以被省略。
此外，多个滤色器230形成在第二基板210和光阻挡构件220上。滤色器230例如与由光阻挡构件220围绕的区域相邻，并可以沿着成列的像素电极191延伸。每个滤色器230可以显示诸如以红、绿和蓝的三原色或类似的颜色为例的原色之一。然而，每个滤色器230不限于红、绿和蓝的三原色，而是可以显示例如青、洋红、黄和白中的一种颜色。
例如，光阻挡构件220和滤色器230中的至少一者可以形成在第一显示面板100上。在本示例性实施例中，第一显示面板100可以为例如薄膜晶体管阵列基板。可选择地，光阻挡构件220和滤色器二者可以替代性地形成在第一显示面板100上。
覆层250形成在滤色器230和光阻挡构件220上。覆层250可以由例如防止滤色器230被暴露并提供平坦的表面的绝缘材料制成。可以省略覆层250。
共电极270形成在覆层250上。
提供有数据电压的像素电极191与接收共电压的共电极270一起产生电场，因而确定这两个电极之间的液晶层3的液晶分子31的方向。像素电极191和共电极270形成电容器，从而即使在薄膜晶体管截止之后依然保持施加的电压。
像素电极191与存储电极线(未示出)叠置，以形成存储电容器，因而增强液晶电容器的电压存储容量。
像素电极191可以由诸如以氧化铟锡(ITO)或氧化铟锌(IZO)为例的透明的导体制成。可用于形成像素电极191的其他的材料包括例如氧化锌(ZnO)、氧化铟(In2O3)、氧化锡(SnO2)、氧化铝锌(AZO)或氧化镓锌(GZO)。
另外，例如，在示例性实施例中，取向层可以形成在第一显示面板100和第二显示面板200中的至少一个中，以使液晶层3中的液晶分子31沿期望的方向取向。
如上所述，根据本示例性实施例的薄膜晶体管阵列面板100可以被应用于液晶显示器，但是本示例性实施例不限于此。相反，本示例性实施例的薄膜晶体管阵列面板也可以被广泛地应用于例如使用有机发光二极管显示器和其他的薄膜晶体管来执行切换操作的显示装置。
下文中，将详细描述根据本发明的示例性实施例的氧化物半导体。
图4是示出了迁移率特性根据锡与锌的比的曲线图。
参照图4，包含铟镓锌氧化物并具有大约5cm2/Vs的电荷迁移率的氧化物半导体被设定为参考物，具有小于该铟镓锌氧化物的电荷迁移率的电荷迁移率的非晶硅(a-Si)也被用作参考物。另外，图4示出了根据本示例性实施例的包含锡以替代镓的氧化物半导体，其中，该氧化物半导体的成分可以被设定为具有大约5cm2/Vs或更高的电荷迁移率，以增强薄膜晶体管的特性。
图4的水平轴代表锌与锌和锡的原子百分比的比率，垂直轴代表电荷迁移率。随着锌的比率增加，电荷迁移率的值上升并然后下降。此外，随着铟的原子百分比增加，电荷迁移率为大约5cm2/Vs或更高的锌的比率的范围有增长的倾向。
根据本示例性实施例，当铟的原子百分比为大约5at％或更高时，锌与锡和锌的总含量的比率可以为大约0.88或更小，从而电荷迁移率为大约5cm2/Vs或更高。
图5是示出了根据铟的原子百分比的阈值电压特性的曲线图。
参照图5，随着根据本示例性实施例的半导体氧化物中的铟的原子百分比增加，阈值电压Vth减小。如图5中所示，在指示阈值电压的线延伸并与指示大约-10V的阈值电压的水平轴相交的点处，铟的原子百分比为50at％。
可能需要确保大约-10V的最小阈值电压Vth，以驱动根据本发明的示例性实施例的包括在显示装置中的薄膜晶体管。因此，根据本示例性实施例的氧化物半导体包含量为大约5at％至大约50at％的铟。
图6是示出了蚀刻速率根据锌与锡的比的曲线图。图7是示出了蚀刻速率根据铟原子百分比的曲线图。
图6和图7示出了蚀刻速率根据铟、锌和锡的成分而改变。如图6中所示，当铟的原子百分比为20at％时，随着锌与锡的原子浓度比增加，蚀刻速率成指数式增加。另外，如图7中所示，当锌与锡的原子浓度比为1时，随着铟的原子百分比增加，蚀刻速率线性增加。
图8和图9是示出蚀刻速率根据锡、锌和铟的比的曲线图。
参照图2、图8和图9，半导体层151的蚀刻速率应为大约
Figure BDA00001895929000101
或更大，以防止设置在半导体层151之下的栅极绝缘层被蚀刻，并防止产生源电极173和漏电极175的底切或切割尺寸(CD)偏斜。当半导体层151的蚀刻速率太大时，于半导体层151的底切和CD偏斜的角度来看可以是困难的，其中，即使在输送时间(从批量生产的角度来看，输送时间可以被认为是工艺余量)期间也连续地执行蚀刻。作为半导体层151的蚀刻速率过大的结果，可能难以形成图案。因此，半导体层151的蚀刻速率可以被限制为大约
Figure BDA00001895929000102
Figure BDA00001895929000103
这里，术语“CD偏斜”的含义为数据布线层178的端部和半导体层151的端部之间的距离，术语“底切”的含义为将被蚀刻的层的下端比其上端受到了更多的蚀刻。
参照图8，当铟的原子浓度比率为大约10at％或更大时，本示例性实施例的锌与锡的比(Zn∶Sn)可以为大约1.38或更大，从而蚀刻速率为大约
Figure BDA00001895929000104
Figure BDA00001895929000105
或更大。
参照图9，当铟的原子浓度比率为大约10at％或更大时，本示例性实施例的锌与锡的比(Zn∶Sn)可以为大约3.88或更小，从而蚀刻速率为大约
Figure BDA00001895929000106
Figure BDA00001895929000107
或更小。
在示例性实施例中，铟可以以例如大约10at％至大约30at％的量存在，锌与锡的比可以为大约1.78至大约2.95。
上述的蚀刻速率条件可以具有一些余量，因此，在蚀刻工艺期间可以改变蚀刻剂和/或温度条件。
图10是示出铟、锡和锌的比根据迁移率特性的曲线图。具体地讲，图10示出了当电荷迁移率为大约5cm2/Vs或更大时的铟、锡和锌的比。
下面的表1中的数据通过使用图10的曲线图中的铟作为参考示出了当电荷迁移率为大约5cm2/Vs或更大时的锡和锌的比。
表1
  In/In+Zn+Sn   Zn/In+Zn+Sn   Sn/In+Zn+Sn  Zn/In+Zn+Sn   Sn/In+Zn+Sn
  5at％   59at％   36at％  84at％   11at％
  12at％   35at％   53at％  84at％   4at％
  24at％   整个区域   整个区域  整个区域   整个区域
  34at％   整个区域   整个区域  整个区域   整个区域
参照图10，可以证明的是，在A区域中电荷迁移率为大约5cm2/Vs或更大。
图11是示出铟、锡和锌的比根据阈值电压特性的曲线图。具体地讲，图11是示出当阈值电压为大约-10V的最小值时的铟、锡和锌的比。
下面的表2中的数据示出了当阈值电压为大约-10V的最小值时的铟、锡和锌的比，表2中的这样的数据也示出在图11的曲线图中。
表2
  In   Zn   Sn  In/In+Zn+Sn  Zn/In+Zn+Sn   Sn/In+Zn+Sn
  10.6   53.64   35.76  10.6at％  53.6at％   35.8at％
  13.6   51.84   34.56  13.6at％  51.8at％   34.6at％
  17.4   49.56   33.04  17.4at％  49.6at％   33.0at％
  21.5   47.1   31.4  21.5at％  47.1at％   31.4at％
  25.7   44.58   29.72  25.7at％  44.6at％   29.7at％
  43.9   33.66   22.44  43.9at％  33.7at％   22.4at％
  50   30   20  50.0at％  30.0at％   20.0at％
参照图11，可以证明的是，在B区域中阈值电压为大约-10V的最小值。
图12是示出铟、锡和锌的比根据蚀刻速率的上限和下限的范围的曲线图。具体地讲，图12示出了当半导体层的蚀刻速率为大约
Figure BDA00001895929000111
至大约
Figure BDA00001895929000112
时的铟、锡和锌的比。
下面的表3中的数据示出了当半导体层的蚀刻速率为大约
Figure BDA00001895929000114
至大约
Figure BDA00001895929000115
时的铟、锡和锌的比，表3中的这样的数据也示出在图12的曲线图中。表3中的表示铟、锡和锌的比的数据分别与图12中示出的①至
Figure BDA00001895929000116
对应。
表3
  In(at％)   Zn(at％)   Sn(at％)
  10   60   30
  10   71.6   18.4
  20   46.6   33.3
  20   61.8   18.2
  30   38.2   31.8
  30   53.3   16.7
  40   30.7   29.3
  40   43.8   16.2
  50   25   25
  50   33.9   16.1
  60   20   20
  60   22.6   17.4
  70   15   15
  80   10   10
  90   5   5
参照图12，可以证明的是，在C区域中半导体层的蚀刻速率为大约
Figure BDA00001895929000121
Figure BDA00001895929000122
至大约
Figure BDA00001895929000123
图13是示出铟、锡和锌的比根据迁移率特性、阈值电压特性和蚀刻速率特性的曲线图。具体地讲，图13示出了当电荷迁移率为大约5cm2/Vs或更大、阈值电压为大约-10V的最小值、以及半导体层的蚀刻速率为大约
Figure BDA00001895929000124
至大约
Figure BDA00001895929000125
时的铟、锡和锌的比。
下面的表4中的数据示出了当电荷迁移率为大约5cm2/Vs或更大、阈值电压为大约-10V的最小值、以及半导体层的蚀刻速率为大约
Figure BDA00001895929000126
至大约
Figure BDA00001895929000127
时的铟、锡和锌的比，表4中的这样的数据也示出在图13的曲线图中。表4中的表示铟、锡和锌的比的数据分别与图13中示出的①至
Figure BDA00001895929000128
对应。
表4
  In(at％)   Zn(at％)   Sn(at％)
  10   60   30
  10   71.6   18.4
  20   46.6   33.3
  20   61.8   18.2
  30   38.2   31.8
  30   53.3   16.7
  40   30.7   29.3
  40   43.8   16.2
  50   25   25
  50   33.9   16.1
参照图13，可以证明的是，在D区域中电荷迁移率为大约5cm2/Vs或更大，阈值电压为大约-10V的最小值，半导体层的蚀刻速率为大约
Figure BDA00001895929000131
至大约
Figure BDA00001895929000132
根据本发明的示例性实施例，铟可以以大约5at％至大约50at％的量存在，锌可以以大约25at％至大约71.6at％的量存在，锡可以以大约16.1at％至大约33.3at％的量存在。
已经描述了本发明的示例性实施例，对于本领域技术人员容易明显的是，在不脱离由权利要求的边界和范围限定的本发明的精神和范围的情况下，可以进行各种修改。

Claims (10)

1.一种显示装置，所述显示装置包括：
第一基板；
栅极线，栅极线设置在第一基板上，并包括栅电极；
栅极绝缘层，栅极绝缘层设置在栅极线上；
半导体层，半导体层设置在栅极绝缘层上；
数据线，数据线设置在半导体层上，并连接到源电极；
漏电极，漏电极设置在半导体层上，并面对源电极；
钝化层，钝化层设置在数据线上，
其中，半导体层包含含有铟、锡和锌的氧化物半导体，
其中，铟以5原子百分比至50原子百分比的量存在，
其中，锌与锡的比为1.38至3.88。
2.如权利要求1所述的显示装置，其中：
铟以10原子百分比至30原子百分比的量存在，
锌与锡的比为1.78至2.95。
3.如权利要求2所述的显示装置，其中：
半导体层的蚀刻速率为至
Figure FDA00001895928900012
4.如权利要求3所述的显示装置，其中：
除了形成在半导体层中的沟道部分之外，半导体层与源电极、漏电极和数据线具有相同的平面图案。
5.如权利要求4所述的显示装置，其中：
半导体层的阈值电压大于-10V。
6.如权利要求5所述的显示装置，其中：
半导体层的电荷迁移率为5cm2/Vs。
7.如权利要求6所述的显示装置，其中：
栅极绝缘层包括下层和上层。
8.如权利要求7所述的显示装置，其中：
下层包含氧化硅。
9.如权利要求8所述的显示装置，其中：
上层包含氮化硅。
10.一种显示装置，所述显示装置包括：
第一基板；
栅极线，栅极线设置在第一基板上，并包括栅电极；
栅极绝缘层，栅极绝缘层设置在栅极线上；
半导体层，半导体层设置在栅极绝缘层上；
数据线，数据线设置在半导体层上，并连接到源电极；
漏电极，漏电极设置在半导体层上，并面对源电极；
钝化层，钝化层设置在数据线上，
其中，半导体层包含含有铟、锡和锌的氧化物半导体，
其中，铟以5原子百分比至50原子百分比的量存在，
其中，锌以25原子百分比至71.6原子百分比的量存在，
其中，锡以16.1原子百分比至33.3原子百分比的量存在。
CN201210247010.6A 2011-11-04 2012-07-17 显示装置 Active CN103094351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0114749 2011-11-04
KR1020110114749A KR20130049620A (ko) 2011-11-04 2011-11-04 표시 장치

Publications (2)

Publication Number Publication Date
CN103094351A true CN103094351A (zh) 2013-05-08
CN103094351B CN103094351B (zh) 2017-04-12

Family

ID=48206713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210247010.6A Active CN103094351B (zh) 2011-11-04 2012-07-17 显示装置

Country Status (3)

Country Link
US (1) US8743307B2 (zh)
KR (1) KR20130049620A (zh)
CN (1) CN103094351B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972025A (zh) * 2016-01-14 2017-07-21 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板
CN107689391A (zh) * 2016-08-04 2018-02-13 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
KR102204110B1 (ko) * 2014-02-05 2021-01-18 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060250535A1 (en) * 2005-05-06 2006-11-09 Chae Gee S Liquid crystal display device and method for fabricating the same
CN101425543A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
US20110140103A1 (en) * 2007-06-14 2011-06-16 Samsung Electronics Co., Ltd. Thin-film transistor, array substrate having the thin-film transistor and method of manufacturing the array substrate

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039799B2 (ja) 1990-11-01 2000-05-08 三井化学株式会社 環状オレフィン系樹脂
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE69328197T2 (de) 1992-12-15 2000-08-17 Idemitsu Kosan Co Transparente, leitende schicht, transparentes, leitendes basismaterial und leitendes material
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4017054B2 (ja) 1998-10-28 2007-12-05 古河機械金属株式会社 さく孔機のジャミング防止装置
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
SG169230A1 (en) 2002-08-02 2011-03-30 Idemitsu Kousan Co Ltd Sputtering target, sintered body, conductive film formed by using them, organic el device, and substrate used for the organic el device
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101024244B1 (ko) 2009-11-30 2011-03-29 주식회사 하이닉스반도체 임피던스 조절 장치
KR20110124530A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060250535A1 (en) * 2005-05-06 2006-11-09 Chae Gee S Liquid crystal display device and method for fabricating the same
US20110140103A1 (en) * 2007-06-14 2011-06-16 Samsung Electronics Co., Ltd. Thin-film transistor, array substrate having the thin-film transistor and method of manufacturing the array substrate
CN101425543A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972025A (zh) * 2016-01-14 2017-07-21 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板
CN106972025B (zh) * 2016-01-14 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板
US10727309B2 (en) 2016-01-14 2020-07-28 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Thin film transistor array panel and conducting structure
CN107689391A (zh) * 2016-08-04 2018-02-13 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法

Also Published As

Publication number Publication date
CN103094351B (zh) 2017-04-12
US20130114013A1 (en) 2013-05-09
KR20130049620A (ko) 2013-05-14
US8743307B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
US10861920B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device including the same
CN112071882B (zh) 显示基板及其制备方法、显示装置
DE102012107977B4 (de) Organische licht-emittierende anzeigevorrichtung
EP3444861B1 (en) Oled display panel, manufacturing method thereof and display device
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US8674346B2 (en) Organic light-emitting display device and method of manufacturing the same
CN111179828B (zh) 显示基板及其制备方法、显示装置
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
CN110416278B (zh) 显示基板及其制备方法、显示装置
US20130256653A1 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US8835919B2 (en) Thin film transistor substrate having metal oxide and method for manufacturing
CN102549636B (zh) 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
KR20150059478A (ko) 유기전계 발광소자
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
US20160204266A1 (en) Thin film transistor array panel and manufacturing method thereof
KR102218725B1 (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN103094351A (zh) 显示装置
US11678539B2 (en) Display unit
KR20160130877A (ko) 박막트랜지스터 및 이를 포함하는 표시 장치
KR20150011868A (ko) 유기발광다이오드소자 및 이의 제조방법
US8912027B2 (en) Display device and method of manufacturing the same
KR102407538B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
US9099360B2 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: KOBE STEEL

Effective date: 20141121

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Park zaiyou

Inventor after: Miki Tsuyoshi

Inventor after: Morita Shinya

Inventor after: Shore wise also

Inventor after: Tao Hiroaki

Inventor after: Saito Hiroshi

Inventor after: Li Zhixun

Inventor after: An Bingdou

Inventor after: Park Shirong

Inventor after: Pu Longxian

Inventor after: Jin Jianxi

Inventor after: Lin Zhixun

Inventor after: Li Jingyuan

Inventor after: Nagoya Minyang

Inventor before: Park zaiyou

Inventor before: Li Zhixun

Inventor before: An Bingdou

Inventor before: Park Shirong

Inventor before: Pu Longxian

Inventor before: Jin Jianxi

Inventor before: Lin Zhixun

Inventor before: Li Jingyuan

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: PARK JAE WOO LI ZHIXUN AN BINGDOU PARK SEI YONG PARK JUN HYUN JIN JIANXI LIN ZHIXUN LI JINGYUAN TO: PARK JAE WOO LI ZHIXUN AN BINGDOU PARK SEI YONG PARK JUN HYUN JIN JIANXI LIN ZHIXUN LI JINGYUAN TOSHIHIRO KUGIMIYA TOSHIHIRO KUGIMIYA AYA MIKI SHINYA MORITA KISHI TOMOYA HIROAKI TAO HIROSHI GOTO

TA01 Transfer of patent application right

Effective date of registration: 20141121

Address after: South Korea Gyeonggi Do Yongin

Applicant after: SAMSUNG DISPLAY Co.,Ltd.

Applicant after: Kobe Steel, Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Display Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221219

Address after: South Korea Gyeonggi Do Yongin

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: South Korea Gyeonggi Do Yongin

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

Patentee before: Kobe Steel, Ltd.