CN110416278B - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110416278B
CN110416278B CN201910720928.XA CN201910720928A CN110416278B CN 110416278 B CN110416278 B CN 110416278B CN 201910720928 A CN201910720928 A CN 201910720928A CN 110416278 B CN110416278 B CN 110416278B
Authority
CN
China
Prior art keywords
electrode
sub
pixel
insulating layer
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910720928.XA
Other languages
English (en)
Other versions
CN110416278A (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910720928.XA priority Critical patent/CN110416278B/zh
Publication of CN110416278A publication Critical patent/CN110416278A/zh
Priority to US17/288,571 priority patent/US12063813B2/en
Priority to PCT/CN2020/106544 priority patent/WO2021023147A1/zh
Application granted granted Critical
Publication of CN110416278B publication Critical patent/CN110416278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种显示基板及其制备方法、显示装置。显示基板包括矩阵排布的多个子像素，每个子像素设置有包括多个薄膜晶体管和存储电容的像素驱动电路，本子像素的存储电容和相邻子像素的存储电容设置在两个子像素的共用电容区，本子像素的存储电容和相邻子像素的存储电容叠层设置。本发明将相邻两个子像素的电容区结合起来一起作为两个子像素的共用电容区，构成每个子像素存储电容的电极板均设置在该共用电容区，使两个子像素的存储电容形成叠层结构，大幅度减小了每个子像素电容区的面积，减小了驱动电路区占用像素面积的比例，有效提高了像素开口率。

Description

显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管显示装置(Organic Light Emitting Diode，OLED)具有超薄、大视角、主动发光、高亮度、发光颜色连续可调、成本低、响应速度快、低功耗、工作温度范围宽及可柔性显示等优点，已逐渐成为极具发展前景的下一代显示技术。依据驱动方式的不同，OLED可分为无源矩阵驱动(Passive Matrix，PM)型和有源矩阵驱动(Active Matrix，AM)型两种，其中AMOLED是电流驱动器件，采用独立的薄膜晶体管(Thin Film Transistor， TFT)控制每个子像素，每个子像素皆可以连续且独立的驱动发光。
OLED设计中，像素开口率是重要参数之一，也是提高显示装置分辨率的决定因素，尤其对于底发射型OLED。目前，现有底发射型OLED是在每个子像素设置发光区和驱动电路区，发光结构设置在发光区，多个TFT和存储电容(CST)并列设置在驱动电路区，为了保证存储电容的容量，存储电容的电极板通常占用面积较大。随着高分辨率(PPI)显示技术的发展，子像素尺寸越来越小，使得驱动电路区占用像素面积的比例越来越大，导致像素开口率大幅度降低。例如，对于顶栅(Top Gate)底发射结构，上述结构应用于普通分辨率时，像素开口率通常在40％左右，而上述结构应用于高PPI时，像素开口率仅为10％～20％。实际使用表明，如此低的像素开口率会造成功耗上升和发光材料寿命衰减等问题。
因此，如何提高底发射型OLED的像素开口率，是本领域亟待解决的技术问题。
发明内容
本发明实施例所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，解决现有结构存在的像素开口率较低的缺陷。
为了解决上述技术问题，本发明实施例提供了一种显示基板，包括矩阵排布的多个子像素，每个子像素设置有包括多个薄膜晶体管和存储电容的像素驱动电路，本子像素的存储电容和相邻子像素的存储电容设置在两个子像素的共用电容区，本子像素的存储电容和相邻子像素的存储电容叠层设置。
可选地，本子像素的存储电容包括：与遮光层同层设置的第一电极，覆盖所述第一电极的绝缘层，与薄膜晶体管的栅电极同层设置的第二电极，所述第一电极和第二电极均设置在两个子像素的共用电容区。
可选地，相邻子像素的存储电容包括：与薄膜晶体管的源漏电极同层设置的第三电极，覆盖所述第三电极的绝缘层，与像素电极同层设置的第四电极，所述第三电极和第四电极均设置在两个子像素的共用电容区。
可选地，所述像素驱动电路包括：
基底；
设置在所述基底上的遮光层和第一电极，所述第一电极设置在两个子像素的共用电容区；
覆盖所述遮光层和第一电极的第一绝缘层；
设置在所述第一绝缘层上的有源层；
覆盖所述有源层的第二绝缘层；
设置在所述第二绝缘层上的栅电极和第二电极，所述第二电极设置在两个子像素的共用电容区，所述第一电极和第二电极形成本子像素的存储电容。
可选地，所述像素驱动电路还包括：
覆盖所述栅电极和第二电极的第三绝缘层；
设置在所述第三绝缘层上的源电极、漏电极和第三电极，所述第三电极设置在两个子像素的共用电容区；
覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层；
设置在所述第五绝缘层上的像素电极和第四电极，所述第四电极设置在两个子像素的共用电容区，所述第三电极和第四电极形成相邻子像素的存储电容。
可选地，所述多个薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一栅电极、第一源电极和第一漏电极，所述第二薄膜晶体管包括第二有源层、第二栅电极、第二源电极和第二漏电极，所述第三薄膜晶体管包括第三有源层、第三栅电极、第三源电极和第三漏电极；
本子像素中，所述第一电极与遮光层为一体结构，所述第一电极通过过孔连接第一漏电极和第三漏电极；所述第二电极与第一栅电极为一体结构，所述第二电极通过过孔连接第二漏电极；
相邻子像素中，所述第三电极通过过孔连接第一栅电极和第二漏电极，所述第四电极与像素电极为一体结构，所述第四电极通过过孔连接第一漏电极和第三漏电极。
可选地，还包括彩膜层，所述彩膜层设置在第四绝缘层与第五绝缘层之间，所述第五绝缘层上开设有暴露出第四绝缘层的过孔，所述第四电极设置在所述过孔内。
可选地，所述像素驱动电路还包括开关扫描线、补偿扫描线和数据线，在水平方向上，所述两个子像素的共用电容区设置在两条数据线之间，在垂直方向上，所述两个子像素的共用电容区设置在开关扫描线和补偿扫描线之间。
本发明实施例还提供了一种显示装置，包括上述显示基板。
为了解决上述技术问题，本发明实施例提供了一种显示基板的制备方法，包括：形成矩阵排布的多个子像素，每个子像素形成有包括多个薄膜晶体管和存储电容的像素驱动电路，本子像素的存储电容和相邻子像素的存储电容形成在两个子像素的共用电容区，本子像素的存储电容和相邻子像素的存储电容叠层设置。
可选地，本子像素的存储电容形成在两个子像素的共用电容区，包括：
形成与遮光层同层设置的第一电极，所述第一电极形成在两个子像素的共用电容区；
形成覆盖所述第一电极的绝缘层；
形成与薄膜晶体管的栅电极同层设置的第二电极，所述第二电极形成在两个子像素的共用电容区。
可选地，相邻子像素的存储电容形成在两个子像素的共用电容区，包括：
形成与薄膜晶体管的源漏电极同层设置的第三电极，所述第三电极形成在两个子像素的共用电容区；
形成覆盖所述第三电极的绝缘层；
形成与像素电极同层设置的第四电极，所述第四电极形成在两个子像素的共用电容区。
可选地，形成像素驱动电路包括：
在基底上形成遮光层和第一电极，所述第一电极形成在两个子像素的共用电容区；
形成覆盖所述遮光层和第一电极的第一绝缘层；
在所述第一绝缘层上形成有源层；
形成覆盖所述有源层的第二绝缘层；
在所述第二绝缘层上形成栅电极和第二电极，所述第二电极形成在两个子像素的共用电容区，所述第一电极和第二电极形成本子像素的存储电容；
形成覆盖所述栅电极和第二电极的第三绝缘层；
在所述第三绝缘层上形成源电极、漏电极和第三电极，所述第三电极形成在两个子像素的共用电容区；
形成覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层；
在所述第五绝缘层上形成像素电极和第四电极，所述第四电极形成在两个子像素的共用电容区，所述第三电极和第四电极形成相邻子像素的存储电容。
可选地，
在基底上形成遮光层和第一电极包括：在基底上形成本子像素的遮光层和相邻子像素的遮光层，所述本子像素的遮光层与第一电极为一体结构；
在所述第二绝缘层上形成栅电极和第二电极包括：在所述第二绝缘层上形成本子像素的第一栅电极、第二栅电极和第三栅电极，以及相邻子像素的第一栅电极、第二栅电极和第三栅电极，所述本子像素的第一栅电极与第二电极为一体结构；
在所述第五绝缘层上形成像素电极和第四电极包括：在所述第五绝缘层上形成本子像素的像素电极和相邻子像素的像素电极，所述相邻子像素的像素电极与所述第四电极为一体结构，所述相邻子像素的像素电极通过过孔连接相邻子像素的第一漏电极和第三漏电极。
可选地，在所述第三绝缘层上形成源电极、漏电极和第三电极包括：
在所述第三绝缘层上形成数据线、补偿线、第一源电极、第一漏电极、第二源电极、第二漏电极、第三源电极、第三漏电极和第三电极，其中，
所述补偿线通过过孔与连接线连接；
所述第一源电极通过过孔与第一有源层连接，所述第一漏电极通过过孔同时与第一有源层和遮光层连接，使本子像素的第一漏电极连接第一电极；
所述第二源电极与数据线为一体结构，所述第二源电极通过过孔与第二有源层连接，所述第二漏电极通过过孔同时与第二有源层和第一栅电极连接，使本子像素的第二漏电极连接第二电极；
所述第三源电极通过过孔同时与连接线和第三有源层连接，所述第三漏电极通过过孔同时与第三有源层和遮光层连接，使本子像素的第三漏电极连接第一电极；
所述第三电极通过过孔与相邻子像素的第一栅电极连接。
可选地，形成覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层，包括：
形成覆盖所述源电极、漏电极和第三电极的第四绝缘层；
在所述第四绝缘层上形成彩膜层；
形成覆盖所述彩膜层的第五绝缘层，在所述第五绝缘层形成暴露出第四绝缘层的过孔，所述过孔用于设置所述第四电极。
本发明实施例提供了一种显示基板及其制备方法、显示装置，利用显示基板中的层叠结构实现了电容区共用和存储电容叠设。本发明将相邻两个子像素的电容区结合起来一起作为两个子像素的共用电容区，构成每个子像素存储电容的电极板均设置在该共用电容区，使两个子像素的存储电容形成叠层结构，大幅度减小了每个子像素电容区的面积，减小了驱动电路区占用像素面积的比例，有效提高了像素开口率。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为OLED像素驱动电路的等效电路示意图；
图2为现有底发射型OLED中子像素的结构示意图；
图3为本发明实施例显示基板两个子像素共用电容区的示意图；
图4为本发明实施例显示基板两个子像素存储电容叠层设置的示意图；
图5为本发明显示基板第一实施例的结构示意图；
图6为图5中A-A向的剖面图；
图7为本发明第一实施例形成遮光层和第一电极图案后的示意图；
图8为图7中A-A向的剖面图；
图9为本发明第一实施例形成有源层图案后的示意图；
图10为图9中A-A向的剖面图；
图11为本发明第一实施例形成栅电极和第二电极图案后的示意图；
图12为图11中A-A向的剖面图；
图13为本发明第一实施例形成第三绝缘层图案后的示意图；
图14为图13中A-A向的剖面图；
图15为本发明第一实施例形成源漏电极和第三电极图案后的示意图；
图16为图15中A-A向的剖面图；
图17为本发明第一实施例形成第五绝缘层图案后的示意图；
图18为图17中A-A向的剖面图；
图19为本发明第一实施例形成像素电极和第四电极图案后的示意图；
图20为图19中A-A向的剖面图；
图21为本发明第一实施例左侧子像素的等效电路示意图；
图22为本发明第一实施例右侧子像素的等效电路示意图；
图23为本发明第一实施例子像素排布示意图；
图24为本发明显示基板第二实施例的结构示意图。
附图标记说明:
10—基底； 11—遮光层； 12—第一电极；
13—第一绝缘层； 14—第一有源层； 15—第二绝缘层；
16—第一栅电极； 17—第二电极； 18—第一源电极；
19—第一漏电极； 20—第三绝缘层； 24—第二有源层；
26—第二栅电极； 28—第二源电极； 29—第二漏电极；
30—第三电极； 31—第四绝缘层； 32—彩膜层；
33—第五绝缘层； 34—第三有源层； 35—第四电极；
36—第三栅电极； 38—第三源电极； 39—第三漏电极；
40—像素电极； GN—开关扫描线； SN—补偿扫描线；
LN—连接线； DN—数据线； SE—补偿线。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1为OLED像素驱动电路的等效电路示意图，示意了一种3T1C的驱动结构。如图1所示，该像素驱动电路与开关扫描线GN、补偿扫描线SN、数据线DN、电源线VDD以及补偿线SE电连接，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容CST。其中，第一晶体管T1为驱动晶体管，第二晶体管T2为开关晶体管，第三晶体管T3为补偿晶体管。具体地，第一晶体管T1的栅电极连接第二晶体管T2的第二极和存储电容CST的第一极，第一晶体管T1的第一极连接第一电源线VDD，第一晶体管T1的第二极连接存储电容CST的第二极以及第三晶体管T3的第二极。第二晶体管T2 的栅电极连接扫描线GN，第二晶体管T2的第一极连接数据线DN；第三晶体管T3的栅电极连接补偿扫描线SN，第三晶体管T3的第一极连接补偿线 SE。OLED的阳极连接第一晶体管T1的第二极，OLED的阴极连接低电压线VSS，被配置为响应第一晶体管T1的第二极的电流而发出相应亮度的光。其中，第三晶体管T3能够响应补偿的时序提取第一晶体管T1的阈值电压 Vth以及迁移率，以对阈值电压Vth进行补偿，存储电容CST用于保持在一帧发光周期内N1节点和N2节点电压，因此需要较高的存储容量。
图2为现有底发射型OLED中子像素的结构示意图。如图2所示，每个子像素设置有发光区和驱动电路区，驱动电路区包括TFT区和电容区，发光结构设置在发光区，驱动发光结构的多个TFT设置在TFT区，存储电容的电极板设置在电容区，多个TFT和存储电容的电极板并列设置。该结构中，存储电容是由遮挡层和导体化的有源层作为存储电容的两个电极板。为了保证存储电容的容量，电极板需要较大面积，即电容区占用较大面积，因而上述结构应用于高PPI时，像素开口率非常低。
为了解决现有结构存在的像素开口率较低的缺陷，有效提高底发射型 OLED的像素开口率，本发明实施例提供一种显示基板。本发明实施例显示基板包括矩阵排布的多个子像素，每个子像素设置有包括多个薄膜晶体管和存储电容的像素驱动电路，本子像素像素驱动电路的存储电容和相邻子像素像素驱动电路的存储电容设置在两个子像素的共用电容区，本子像素像素驱动电路的存储电容和相邻子像素像素驱动电路的存储电容叠层设置。
图3为本发明实施例显示基板两个子像素共用电容区的示意图，图4为本发明实施例显示基板两个子像素存储电容叠层设置的示意图。如图3所示，两个子像素分别为本子像素和相邻子像素，每个子像素设置有发光区和TFT 区，两个子像素的电容区一起组成共用电容区，构成每个子像素存储电容的电极板均设置在该共用电容区内。如图4所示，构成本子像素像素驱动电路的存储电容的电极板包括第一电极和第二电极，第一电极与遮光层同层设置，第二电极与薄膜晶体管的栅电极同层设置，第一电极和第二电极设置在两个子像素的共用电容区。构成相邻子像素像素驱动电路的存储电容的电极板包括第三电极和第四电极，第三电极与薄膜晶体管的源漏电极同层设置，第四电极与像素电极同层设置，第三电极和第四电极设置在两个子像素的共用电容区。
本发明实施例提出了一种显示基板，利用显示基板中的层叠结构实现了电容区共用和存储电容叠设。本发明将相邻两个子像素的电容区结合起来一起作为两个子像素的共用电容区，构成每个子像素存储电容的电极板均设置在该共用电容区，使两个子像素的存储电容形成叠层结构，大幅度减小了每个子像素电容区的面积，减小了驱动电路区占用像素面积的比例，有效提高了像素开口率，适用于高PPI显示，降低了功耗。
下面通过具体实施例详细说明本发明实施例的技术方案。
第一实施例
图5为本发明显示基板第一实施例的结构示意图，图6为图5中A-A向的剖面图，示意了底发射显示基板相邻两个子像素的结构。实际实施时，两个相邻子像素可以是红色子像素和绿色子像素，也可以是蓝色子像素和绿色子像素，还可以是红色子像素和蓝色子像素。本实施例中，图5中的左侧子像素是指本子像素，图5中的右侧子像素是指相邻子像素。如图5和图6所示，并结合图7～图20，本实施例所提供的显示基板包括：
基底10；
遮光层11和第一电极12，设置在基底10上；其中，第一电极12设置在两个子像素的共用电容区，每个子像素中均设置有遮光层11，左侧子像素的遮光层11与第一电极12连接且为一体结构，右侧子像素的遮光层11单独设置；
第一绝缘层13，覆盖遮光层11和第一电极12；
第一有源层14、第二有源层24和第三有源层34，设置在第一绝缘层13 上；其中，两个子像素均设置有第一有源层14、第二有源层24和第三有源层34；
第二绝缘层15以及设置在第二绝缘层15上且与第二绝缘层15的图案相同的开关扫描线GN、补偿扫描线SN、连接线LN、第一栅电极16、第二栅电极26、第三栅电极36和第二电极17；其中，第二电极17设置在两个子像素的共用电容区，两个子像素均设置有第一栅电极16、第二栅电极26和第三栅电极36，两个子像素中的第二栅电极26与开关扫描线GN为一体结构，第三栅电极36与补偿扫描线SN为一体结构，左侧子像素的第一栅电极16 与第二电极17连接且为一体结构，右侧子像素的第一栅电极16单独设置；
第三绝缘层20，覆盖开关扫描线GN、补偿扫描线SN、连接线LN、第一栅电极16、第二栅电极26、第三栅电极36和第二电极17，其上分别开设多个过孔，多个过孔包括：两个子像素中同时暴露出第一栅电极16和第二有源层24的第一过孔V1，右侧子像素中暴露出第一栅电极16的第二过孔V2，两个子像素中暴露出第一有源层14两端的第三过孔V3和第四过孔V4，两个子像素中暴露出第二有源层24的第五过孔V5，两个子像素中同时暴露出连接线LN和第三有源层34的第六过孔V6，两个子像素中暴露出第三有源层34的第七过孔V7，两个子像素中暴露出遮光层11的第八过孔V8和第九过孔V9，右侧子像素中暴露出连接线LN的第十过孔V10；其中，第一过孔 V1和第六过孔V6均为半埋孔，第一过孔V1同时暴露出第一栅电极16和第二有源层24，第六过孔V6同时暴露出连接线LN和第三有源层34；
数据线DN、补偿线SE、第一源电极18、第一漏电极19、第二源电极 28、第二漏电极29、第三源电极38、第三漏电极39和第三电极30，设置在第三绝缘层20上，两个子像素的第一源电极18通过第四过孔V4与第一有源层14连接，第一漏电极19通过第三过孔V3与第一有源层14连接，同时通过第九过孔V9与遮光层11连接；两个子像素的第二源电极28与数据线DN为一体结构，通过第五过孔V5与第二有源层24连接，第二漏电极29 通过第一过孔V1同时与第二有源层24和第一栅电极16连接；两个子像素的第三源电极38通过第六过孔V6同时与连接线LN和第三有源层34连接，第三漏电极39通过第七过孔V7与第三有源层34连接，同时通过第八过孔 V8与遮光层11连接；第三电极30设置在两个子像素的共用电容区，通过第二过孔V2与右侧子像素的第一栅电极16连接；补偿线SE通过第十过孔V10 与连接线LN连接；
第四绝缘层31和第五绝缘层33，覆盖前述结构，其上形成有第十一过孔V10和第十二过孔V11，第十一过孔V11位于两个子像素中的第三漏电极 39位置，暴露出第三漏电极39的表面，第十二过孔V12位于第三电极30 所在位置，暴露出第四绝缘层31的表面；
像素电极40和第四电极35，设置在第五绝缘层33上，两个子像素的像素电极40通过第十一过孔V11与第三漏电极39连接，第四电极35设置在两个子像素的共用电容区，位于第十二过孔V12内，与右侧子像素的像素电极40为一体结构。
本实施例中，第一电极和第二电极设置在两个子像素的共用电容区，形成左侧子像素的存储电容，第三电极和第四电极设置在两个子像素的共用电容区，形成右侧子像素的存储电容，左侧子像素的存储电容位于右侧子像素的存储电容的下方，形成左侧子像素的存储电容和右侧子像素的存储电容的叠层设置结构。
下面通过本实施例显示基板的制备过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
(1)形成遮光层和第一电极图案。形成遮光层和第一电极图案包括：在基底上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，在基底 10上形成遮光层11和第一电极12图案，如图7和图8所示，图8为图7中A-A向的剖面图。本实施例中，每个子像素中均设置有遮光层11，第一电极12设置在两个子像素的共用电容区，即第一电极12设置在两个遮光层11之间，左侧子像素的遮光层11与第一电极12连接成一体结构。虽然本实施例的第一电极12是用于形成左侧子像素的存储电容的下电极板，但其是设置在两个子像素的共用电容区，即第一电极12占据左侧子像素的电容区和右侧子像素的电容区。为简便起见，左侧子像素的存储电容称之为第一存储电容。其中，第一金属薄膜可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝铌合金AlNd、钼铌合金MoNb等，可以是多层金属，如Mo/Cu/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。
(2)形成有源层图案。形成有源层图案包括：在形成有前述图案的基底上，依次沉积第一绝缘薄膜和有源(Active)薄膜，通过构图工艺对有源薄膜进行构图，形成覆盖遮光层11和第一电极12图案的第一绝缘层13，以及形成在第一绝缘层13上的第一有源层14、第二有源层24和第三有源层34 图案，如图9和图10所示，图10为图9中A-A向的剖面图。其中，两个子像素中均形成有第一有源层14、第二有源层24和第三有源层34，第一有源层14作为驱动TFT(第一晶体管T1)的有源层，第二有源层24作为开关 TFT(第二晶体管T2)的有源层，第三有源层34作为补偿TFT(第三晶体管T3)的有源层。有源层薄膜可以采用非晶态氧化铟镓锌材料a-IGZO、氮氧化锌ZnON、氧化铟锌锡IZTO、非晶硅a-Si、多晶硅p-Si、六噻吩、聚噻吩等各种材料，即本实施例同时适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的基于顶栅(Top Gate)TFT的显示基板。第一绝缘薄膜可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用高介电常数High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。通常，第一绝缘层13称之为缓冲(Buffer)层。
(3)形成栅电极和第二电极图案。形成栅电极和第二电极图案包括：在形成有前述图案的基底上，依次沉积第二绝缘薄膜和第二金属薄膜，先在第二金属薄膜上涂覆一层光刻胶，通过掩膜、曝光和显影形成光刻胶图案，利用刻蚀工艺刻蚀第二金属薄膜，后利用第二金属薄膜作为掩膜自对准向下刻蚀第二绝缘薄膜，形成第二绝缘层15图案，以及设置在第二绝缘层15上的开关扫描线GN、补偿扫描线SN、连接线LN、第一栅电极16、第二栅电极26、第三栅电极36和第二电极17图案，如图11和图12所示，图12为图 11中A-A向的剖面图。随后，以扫描线和栅电极图案作为掩膜对暴露出的第一有源层14、第二有源层24和第三有源层34进行导体化处理。本实施例中，第二电极17设置在两个子像素的共用电容区，设置在两个子像素的第一栅电极16之间，其位置与第一电极12的位置相对应，即第二电极17在基底上的正投影位于第一电极12在基底上的正投影范围之内。两个子像素中均设置有第一栅电极16、第二栅电极26和第三栅电极36，两个子像素的第二栅电极26是与开关扫描线GN连接的一体结构，两个子像素的第三栅电极36 是与补偿扫描线SN连接的一体结构。左侧子像素中的第一栅电极16与第二电极17连接成一体结构。虽然本实施例的第二电极17是用于形成左侧子像素的存储电容的上电极板，但其是设置在两个子像素的共用电容区，即第二电极17占据左侧子像素的电容区和右侧子像素的电容区。开关扫描线GN用于向两个子像素的第二栅电极26提供控制开关TFT的开启/关闭信号，补偿扫描线SN用于向两个子像素的第三栅电极36提供控制补偿TFT的开启/关闭信号，连接线LN作为两个子像素中补偿TFT的源电极，将与后续形成的补偿线SE连接。两个子像素的共用电容区设置在开关扫描线GN和补偿扫描线SN之间。其中，第二金属薄膜可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝铌合金AlNd、钼铌合金MoNb 等，可以是多层金属，如Mo/Cu/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。第二绝缘薄膜可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。通常，第二绝缘层15称之为栅绝缘(GI)层。
(4)形成第三绝缘层图案。形成第三绝缘层图案包括：在形成有前述图案的基底上，沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成覆盖前述结构的第三绝缘层20图案，第三绝缘层20上开设有多个过孔，多个过孔分别为：两个子像素中形成的同时暴露出第一栅电极16和第二有源层24的第一过孔V1，右侧子像素中形成的暴露出第一栅电极16的第二过孔 V2，两个子像素中形成的暴露出第一有源层14两端的第三过孔V3和第四过孔V4，两个子像素中形成的暴露出第二有源层24的第五过孔V5，两个子像素中形成的同时暴露出连接线LN和第三有源层34的第六过孔V6，两个子像素中形成的暴露出第三有源层34的第七过孔V7，两个子像素中形成的暴露出遮光层11的第八过孔V8和第九过孔V9，右侧子像素中形成的暴露出连接线LN的第十过孔V10，如图13和图14所示，图14为图13中A-A向的剖面图。其中，两个子像素中形成的的第一过孔V1为同时暴露出第一栅电极16和第二有源层24的转接过孔，转接过孔由两个半孔组成，一个半孔暴露出第一栅电极16，另一个半孔暴露出第二有源层24。两个子像素中的第六过孔V6是同时暴露出连接线LN和第三有源层34的转接过孔，一个半孔暴露出连接线LN，另一个半孔暴露出第三有源层34。将第一过孔V1和第六过孔V6设置成转接过孔，可以缩小驱动电路区的占用面积，提升开口率。其中，第三绝缘层20可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON 等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx 等，可以是单层、多层或复合层。通常，第三绝缘层20称之为层间绝缘(ILD) 层。
(5)形成源漏电极和第三电极图案。形成源漏电极和第三电极图案包括：在形成有前述图案的基底上，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第三绝缘层20上形成电源线(未示出)、数据线DN、补偿线SE、第一源电极18、第一漏电极19、第二源电极28、第二漏电极29、第三源电极38、第三漏电极39和第三电极30图案，如图15和图16所示，图16为图15中A-A向的剖面图。其中，
数据线DN设置在两个子像素的外侧，使得两个子像素的共用电容区位于两条数据线DN之间，每条数据线DN为邻近子像素的开关TFT提供数据信号，补偿线SE设置在数据线DN的外侧，通过第十过孔V10与连接线LN 连接，为两个数据线DN之间的两个子像素的补偿TFT提供补偿信号。
两个子像素的第一源电极18是与电源线(未示出)连接的一体结构，每个子像素的第一源电极18通过第四过孔V4与该子像素的第一有源层14的一端连接，每个子像素的第一漏电极19一方面通过第三过孔V3与该子像素的第一有源层14的另一端连接，另一方面通过第九过孔V9与该子像素的遮光层11连接。由于s左侧子像素的遮光层11是与第一电极12连接的一体结构，因此相当于左侧子像素的第一漏电极19与第一电极12连接，即左侧子像素的第一漏电极19与形成第一存储电容的下电极板连接，左侧子像素中第一漏电极19和第一电极12的电位相同。
每个子像素的第二源电极28是与该子像素的数据线DN连接的一体结构，每个子像素的第二源电极28通过第五过孔V5与该子像素的第二有源层24 的一端连接，每个子像素的第二漏电极29通过半埋孔的第一过孔V1，一方面与该子像素的第二有源层24的另一端连接，另一方面与该子像素的第一栅电极16连接，即第二漏电极29通过第一过孔V1同时与第二有源层24和第一栅电极16连接。由于左侧子像素的第一栅电极16是与第二电极17连接的一体结构，因此相当于左侧子像素的第二漏电极29与第二电极17连接，即左侧子像素的第二漏电极29与形成第一存储电容的上极板板连接，左侧子像素的第一栅电极16、第二漏电极29和第二电极17的电位相同。
每个子像素的第三源电极38通过半埋孔的第六过孔V6，一方面与连接线LN连接，另一方面与该子像素的第三有源层34的一端连接，每个子像素的第三漏电极39一方面通过第七过孔V7与该子像素的第三有源层34的另一端连接，另一方面通过第八过孔V8与该子像素的遮光层11连接。由于第三源电极38与连接线LN连接，而连接线LN与补偿线SE连接，因此补偿线SE的补偿信号施加在第三源电极38上。由于左侧子像素的第三漏电极39 与遮光层11连接，而遮光层11是与第一电极12连接的一体结构，因此相当于左侧子像素的第三漏电极39与第一电极12连接，即左侧子像素的第三漏电极39与形成第一存储电容的下电极板连接，左侧子像素的第一漏电极19、左侧子像素的第三漏电极39和第一电极12的电位相同。
第三电极30的主要部分设置在两个子像素的共用电容区，其位置与第二电极17的位置相对应，即第三电极30的主要部分在基底上的正投影位于第二电极17在基底上的正投影范围之内。第三电极30右侧凸出部分通过第二过孔V2与右侧子像素的第一栅电极16连接。由于右侧子像素的第一栅电极 16与第二漏电极29连接，因此相当于第三电极30与右侧子像素的第二漏电极29连接，右侧子像素的第一栅电极16、右侧子像素的第二漏电极29和第三电极30的电位相同。虽然本实施例的第三电极30是用于形成右侧子像素的存储电容的下电极板，但其是设置在两个子像素的共用电容区，即第三电极30占据右侧子像素的电容区和左侧子像素的电容区。为简便起见，右侧子像素的存储电容称之为第二存储电容。
(6)形成第四绝缘层和第五绝缘层图案。形成第四绝缘层和第五绝缘层图案包括：在形成有前述图案的基底上，先沉积第四绝缘薄膜，形成覆盖前述结构的第四绝缘层31，然后涂覆第五绝缘薄膜，利用第五绝缘薄膜作为光刻胶，通过掩膜、曝光和显影，对第四绝缘层31进行刻蚀，形成覆盖前述结构的第五绝缘层33图案，第五绝缘层33上形成有第十一过孔V11和第十二过孔V12，其中，第十一过孔V11分别位于两个子像素中的第三漏电极39 位置，两个第十一过孔V11内的第五绝缘层33和第四绝缘层31被去掉，暴露出第三漏电极39的表面。第十二过孔V12位于第三电极30所在位置，第十二过孔V12内的第五绝缘层33被去掉，暴露出第四绝缘层31的表面，如图17和图18所示，图18为图17中A-A向的剖面图。其中，第四绝缘薄膜可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用 High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。第五绝缘薄膜的材料包含但不限于聚硅氧烷系材料、亚克力系材料或聚酰亚胺系材料等。通常，第四绝缘层31称之为钝化(PVX)层，第五绝缘层33称之为平坦(PNL)层。
(7)形成像素电极和第四电极图案。形成像素电极和第四电极图案包括：在形成有前述图案的基底上，沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，形成像素电极40和第四电极35图案，左侧子像素的像素电极40通过第十一过孔V11与左侧子像素的第三漏电极39连接，右侧子像素的像素电极40通过第十一过孔V11与右侧子像素的第三漏电极39连接，第四电极35形成在第十二过孔V12内，且是与右侧子像素的像素电极40连接的一体结构，如图19和图20所示，图20为图19中A-A向的剖面图。其中，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO等。
本实施例中，第四电极35设置在两个子像素的共用电容区，其位置与第三电极30的位置相对应，即第四电极35在基底上的正投影位于第三电极30 在基底上的正投影范围之内。虽然本实施例的第四电极35是用于形成右侧子像素的存储电容的上电极板，但其是设置在两个子像素的共用电容区，即第四电极35占据右侧子像素的电容区和左侧子像素的电容区。
由于第三电极30与右侧子像素的第一栅电极16连接，而右侧子像素的第一栅电极16与第二漏电极29连接，因此相当于第三电极30与右侧子像素的第二漏电极29连接，右侧子像素的第一栅电极16和右侧子像素的第二漏电极29的电位与第三电极30的电位相同。由于右侧子像素的像素电极40 与右侧子像素的第三漏电极39连接，而第四电极35是与右侧子像素的像素电极40连接的一体结构，因此相当于第四电极35与右侧子像素的第三漏电极39连接。同时，由于右侧子像素的第三漏电极39还与右侧子像素的第一漏电极19连接，因此右侧子像素的第一漏电极19、第三漏电极39和像素电极40的电位与第四电极35的电位相同。这样，第三电极30和第四电极35 作为形成第二存储电容CST的两个电极板，第三电极30为下电极板，第四电极35为上电极板。
后续制备过程包括形成发光层、阴极和封装层等结构，制备方式与相关技术相同，这里不再赘述。
图21为本发明第一实施例左侧子像素的等效电路示意图，图22为本发明第一实施例右侧子像素的等效电路示意图。本实施例中，第一有源层14、第一栅电极16、第一源电极18和第一漏电极19构成第一晶体管T1，第二有源层24、第二栅电极26、第二源电极28和第二漏电极29构成第二晶体管T2，第三有源层14、第三栅电极16、第三源电极18和第三漏电极19构成第三晶体管T3，第一晶体管T1为驱动晶体管，第二晶体管T2为开关晶体管，第三晶体管T3为补偿晶体管。
如图21所示，对于左侧子像素，第一存储电容CST由第一电极12和第二电极17形成，第一电极12为下电极板，第二电极17为上电极板。其中，第一晶体管T1的第一栅电极16连接第二晶体管T2的第二漏电极29和第一存储电容CST作为上电极板的第二电极17，第一晶体管T1的第一源电极18 连接电源线VDD，第一晶体管T1的第一漏电极19连接第三晶体管T3的第三漏电极39和第一存储电容CST作为下电极板的第一电极12。第二晶体管 T2的第二栅电极26连接开关扫描线GN，第二晶体管T2的第二源电极28 连接数据线DN，第二晶体管T2的第二漏电极29连接第一晶体管T1的第一栅电极16和第一存储电容CST作为上电极板的第二电极17。第三晶体管T3 的第三栅电极36连接补偿扫描线SN，第三晶体管T3的第三源电极38连接补偿线SE，第三晶体管T3的第三漏电极39连接第一晶体管T1的第一漏电极19和第一存储电容CST作为下电极板的第一电极12。
如图22所示，对于右侧子像素，第二存储电容CST由第三电极30和第四电极35形成，第三电极30为下电极板，第四电极31为上电极板。其中，第一晶体管T1的第一栅电极16连接第二晶体管T2的第二漏电极29和第二存储电容CST作为下电极板的第三电极30，第一晶体管T1的第一源电极18 连接电源线VDD，第一晶体管T1的第一漏电极19连接第三晶体管T3的第三漏电极39和第二存储电容CST作为上电极板的第四电极35。第二晶体管 T2的第二栅电极26连接开关扫描线GN，第二晶体管T2的第二源电极28 连接数据线DN，第二晶体管T2的第二漏电极29连接第一晶体管T1的第一栅电极16和第一存储电容CST作为下电极板的第三电极30。第三晶体管T3 的第三栅电极36连接补偿扫描线SN，第三晶体管T3的第三源电极38连接补偿线SE，第三晶体管T3的第三漏电极39连接第一晶体管T1的第一漏电极19和第二存储电容CST作为上电极板的第四电极35。
图23为本发明第一实施例子像素排布示意图。本实施例中，显示基板包括矩阵排布的多个像素单元，每个像素单元包括4个子像素，4个子像素以红R绿G蓝B绿G排布。其中，R子像素和G子像素的电容区结合起来作为R子像素和G子像素的共用电容区，B子像素和G子像素的电容区结合起来作为B子像素和G子像素的共用电容区。本实施例4个子像素以RGBG排布，可以理解为一个像素单元包括2个子像素单元，每个子像素单元包括2个子像素，第一子像素单元包括R子像素和G子像素，第二子像素单元包括B子像素和G子像素。在呈现各种各样的颜色时，第一子像素单元从相邻的第二子像素单元中借用缺少的B子像素，形成三基色子像素RGB。同样，第二子像素单元从相邻的第一子像素单元借用缺少的R子像素，形成三基色子像素RGB。由此可见，本实施例采用RGBG排布可以提高分辨率，分辨率可以达到现有RGB排布的1.5倍。
通过本实施例显示基板的结构及其制备过程可以看出，本实施例的技术思路是利用显示基板中的层叠结构实现电容区共用和存储电容叠设，以减小每个子像素电容区的面积，最终提高像素开口率。具体地，本实施例将相邻两个子像素的电容区结合起来一起作为两个子像素的共用电容区，构成每个子像素存储电容的电极板均设置在该的共用电容区，一个子像素的两个电极板分别是与遮挡层同层设置的第一电极和与栅电极同层设置的第二电极，形成的存储电容位于像素驱动电路的下层位置，另一个子像素的两个电极板分别是与源漏电极同层设置的第三电极和与像素电极同层设置的第四电极，形成的存储电容位于像素驱动电路的上层位置，使两个子像素的存储电容形成上下设置的叠层结构。当本实施例每个子像素电容区面积与现有结构子像素电容区面积相同的情况下，本实施例每个子像素电极板的面积增加了约一倍，大幅度增加了存储电容的容量，即使应用于较小的像素尺寸，也能够保证所需的存储电容容量，有利于实现高分辨率显示。当本实施例每个子像素存储电容容量与现有结构子像素存储电容容量相同的情况下，只需将两个子像素共用电容区的面积设计成稍大于现有结构子像素电容区的面积，这样本实施例每个子像素电容区的面积仅为现有结构子像素电容区的面积的二分之一左右，大幅度减小了每个子像素电容区的面积，减小了每个子像素驱动电路区占用像素面积的比例，高PPI下像素开口率能够至少提高10％。因此，本实施例显示基板结构节省了电容占用版图的面积，提高了像素开口率，适用于高PPI显示，降低了功耗，避免了发光材料寿命衰减等问题。
进一步地，由于本实施例显示基板采用与遮挡层同层设置的第一电极、缓冲层和与栅电极同层设置的第二电极三层实现一个子像素的存储电容结构，采用与源漏电极同层设置的第三电极、钝化层和与像素电极同层设置的第四电极三层实现另一个子像素的存储电容结构，且第二电极与栅电极的电位相同，第三电极也与栅电极的电位相同，因此可以将两个存储电容的Vs电位设置为最底层的第一电极和最顶层的第四电极，对中间的第二电极和第三电极施加Vg信号，有效减小了信号间的串扰，两个存储电容之间的影响较小，保证了工作稳定性和可靠性。
进一步地，本实施例显示基板的子像素和走线排布设计合理，在水平方向上，存储电容位于两个数据线DN之间，在垂直方向上，存储电容位于开关扫描线GN和补偿扫描线SN之间，同时存储电容设置在多个薄膜晶体管之间，其上没有跨线，各信号走线位置更加集中，可以降低雾度，提高显示效果，有效保证了良品率。
进一步地，本实施例制备显示基板没有增加新的工艺以及引入新的材料，不需要改变现有工艺流程，不需改变现有工艺设备，工艺兼容性好，工艺可实现性高，实用性强，具有良好的应用前景。
综上所述，本实施例在不增加成本、牺牲良率的前提下，有效提高了底发射型OLED的像素开口率，有利于实现高分辨率显示，有效解决了现有解决方案存在的像素开口率较低的缺陷。
第二实施例
图24为本发明显示基板第二实施例的结构示意图。本实施例是前述第一实施例的一种扩展，本实施例显示基板的主体结构与前述第一实施例基本上相同，所不同的是，本实施例在第四绝缘层和第五绝缘层之间，还设置了彩膜层。如图24所示，彩膜层32位于每个子像素的发光区，设置在第四绝缘层31上，并被第五绝缘层33覆盖。前述第一实施例的结构适用于发光层出射所需颜色的光线，本实施例的结构适用于所有子像素的发光层出射相同颜色的光线，通过彩膜层32的过滤实现每个子像素出射所需颜色的光线。
本实施例显示基板的制备过程与前述第一实施例的制备过程基本上相同，所不同的是，在步骤(5)与步骤(6)之间，形成彩膜层图案。具体地，在完成步骤(5)图案的基底上，依次沉积第四绝缘薄膜和彩色滤光薄膜，通过对彩色滤光薄膜的掩膜、曝光和显影，形成覆盖前述结构的第四绝缘层31 以及形成在第四绝缘层31上的彩膜层32图案。其中，左侧子像素的彩膜层 32和右侧子像素的彩膜层32的结构相同，但彩膜层32的颜色不同。例如，左侧子像素的彩膜层32为红色彩膜，右侧子像素的彩膜层32为绿色彩膜。又如，左侧子像素的彩膜层32为蓝色彩膜，右侧子像素的彩膜层32为绿色彩膜。随后，执行步骤(6)涂覆第五绝缘薄膜等处理。
本实施例同样实现了前述第一实施例的技术效果，包括有效提高了底发射型OLED的像素开口率，有利于实现高分辨率显示，有效解决了现有解决方案存在的像素开口率较低的缺陷。
第三实施例
前述第一、第二实施例以像素单元包括4个子像素为例进行了说明，实际上，本发明实施例可以适用于像素单元包括3个子像素的结构。以像素单元包括RGB子像素为例，可以将R子像素和B子像素的电容区结合起来作为两个子像素的共用电容区，两个子像素采用本发明实施例提出的结构排布方式，而G子像素的电容区作为单独的电容区，子像素采用现有技术的结构排布方式。实际实施时，可以通过优化走线设计来配合本发明的显示基板结构。
第四实施例
基于前述实施例的技术构思，本发明实施例还提供了一种显示基板的制备方法，以制备出前述实施例的显示基板。
本发明实施例显示基板的制备方法包括：形成矩阵排布的多个子像素，每个子像素形成有包括多个薄膜晶体管和存储电容的像素驱动电路，本子像素的存储电容和相邻子像素的存储电容形成在两个子像素的共用电容区，本子像素的存储电容和相邻子像素的存储电容叠层设置。
其中，本子像素的存储电容形成在两个子像素的共用电容区，包括：
形成与遮光层同层设置的第一电极，所述第一电极形成在两个子像素的共用电容区；
形成覆盖所述第一电极的绝缘层；
形成与薄膜晶体管的栅电极同层设置的第二电极，所述第二电极形成在两个子像素的共用电容区。
其中，相邻子像素的存储电容形成在两个子像素的共用电容区，包括：
形成与薄膜晶体管的源漏电极同层设置的第三电极，所述第三电极形成在两个子像素的共用电容区；
形成覆盖所述第三电极的绝缘层；
形成与像素电极同层设置的第四电极，所述第四电极形成在两个子像素的共用电容区。
其中，形成像素驱动电路包括：
在基底上形成遮光层和第一电极，所述第一电极形成在两个子像素的共用电容区；
形成覆盖所述遮光层和第一电极的第一绝缘层；
在所述第一绝缘层上形成有源层；
形成覆盖所述有源层的第二绝缘层；
在所述第二绝缘层上形成栅电极和第二电极，所述第二电极形成在两个子像素的共用电容区，所述第一电极和第二电极形成本子像素的存储电容；
形成覆盖所述栅电极和第二电极的第三绝缘层；
在所述第三绝缘层上形成源电极、漏电极和第三电极，所述第三电极形成在两个子像素的共用电容区；
形成覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层；
在所述第五绝缘层上形成像素电极和第四电极，所述第四电极形成在两个子像素的共用电容区，所述第三电极和第四电极形成相邻子像素的存储电容。
其中，在基底上形成遮光层和第一电极包括：在基底上形成本子像素的遮光层和相邻子像素的遮光层，所述本子像素的遮光层与第一电极为一体结构。
其中，在所述第二绝缘层上形成栅电极和第二电极包括：在所述第二绝缘层上形成本子像素的第一栅电极、第二栅电极和第三栅电极，以及相邻子像素的第一栅电极、第二栅电极和第三栅电极，所述本子像素的第一栅电极与第二电极为一体结构。
其中，在所述第五绝缘层上形成像素电极和第四电极包括：在所述第五绝缘层上形成本子像素的像素电极和相邻子像素的像素电极，所述相邻子像素的像素电极与所述第四电极为一体结构，所述相邻子像素的像素电极通过过孔连接相邻子像素的第一漏电极和第三漏电极。
其中，在所述第三绝缘层上形成源电极、漏电极和第三电极包括：
在所述第三绝缘层上形成数据线、补偿线、第一源电极、第一漏电极、第二源电极、第二漏电极、第三源电极、第三漏电极和第三电极，其中，
所述补偿线通过过孔与连接线连接；
所述第一源电极通过过孔与第一有源层连接，所述第一漏电极通过过孔同时与第一有源层和遮光层连接，使本子像素的第一漏电极连接第一电极；
所述第二源电极与数据线为一体结构，所述第二源电极通过过孔与第二有源层连接，所述第二漏电极通过过孔同时与第二有源层和第一栅电极连接，使本子像素的第二漏电极连接第二电极；
所述第三源电极通过过孔同时与连接线和第三有源层连接，所述第三漏电极通过过孔同时与第三有源层和遮光层连接，使本子像素的第三漏电极连接第一电极；
所述第三电极通过过孔与相邻子像素的第一栅电极连接。
其中，形成覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层，包括：
形成覆盖所述源电极、漏电极和第三电极的第四绝缘层；
在所述第四绝缘层上形成彩膜层；
形成覆盖所述彩膜层的第五绝缘层。
其中，形成覆盖所述彩膜层的第五绝缘层，包括：
在所述第五绝缘层形成暴露出第四绝缘层的过孔，所述过孔用于设置所述第四电极。
有关显示基板的制备过程，已在之前的实施例中详细说明，这里不再赘述。
本发明实施例显示基板的制备方法同样实现了在不增加成本、牺牲良率的前提下，有效提高了底发射型OLED的像素开口率，有利于实现高分辨率显示，有效解决了现有解决方案存在的像素开口率较低的缺陷。
第五实施例
本发明实施例还提供了一种显示装置，包括前述的显示基板。显示装置可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间件间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (12)

1.一种OLED显示基板，其特征在于，包括矩阵排布的多个子像素，每个子像素设置有包括多个薄膜晶体管和存储电容的像素驱动电路，本子像素的存储电容和相邻子像素的存储电容设置在两个子像素的共用电容区，本子像素的存储电容和相邻子像素的存储电容叠层设置，所述多个薄膜晶体管包括驱动晶体管、开关晶体管和补偿晶体管；
本子像素的存储电容包括：与遮光层同层设置的第一电极，覆盖所述第一电极的绝缘层，与薄膜晶体管的栅电极同层设置的第二电极，所述第一电极和第二电极均设置在两个子像素的共用电容区，所述第一电极与该子像素的所述驱动晶体管的第一漏电极和所述补偿晶体管的第三漏电极连接，所述第二电极与该子像素的所述驱动晶体管的第一栅电极和所述开关晶体管的第二漏电极连接；
相邻子像素的存储电容包括：与薄膜晶体管的源漏电极同层设置的第三电极，覆盖所述第三电极的绝缘层，与像素电极同层设置的第四电极，所述第三电极和第四电极均设置在两个子像素的共用电容区，所述第三电极与该子像素所述驱动晶体管的第一栅电极和所述开关晶体管的第二漏电极连接，所述第四电极与该子像素所述驱动晶体管的第一漏电极和所述补偿晶体管的第三漏电极连接。
2.根据权利要求1所述的OLED显示基板，其特征在于，所述像素驱动电路包括：
基底；
设置在所述基底上的遮光层和第一电极，所述第一电极设置在两个子像素的共用电容区；
覆盖所述遮光层和第一电极的第一绝缘层；
设置在所述第一绝缘层上的有源层；
覆盖所述有源层的第二绝缘层；
设置在所述第二绝缘层上的栅电极和第二电极，所述第二电极设置在两个子像素的共用电容区，所述第一电极和第二电极形成本子像素的存储电容。
3.根据权利要求2所述的OLED显示基板，其特征在于，所述像素驱动电路还包括：
覆盖所述栅电极和第二电极的第三绝缘层；
设置在所述第三绝缘层上的源电极、漏电极和第三电极，所述第三电极设置在两个子像素的共用电容区；
覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层；
设置在所述第五绝缘层上的像素电极和第四电极，所述第四电极设置在两个子像素的共用电容区，所述第三电极和第四电极形成相邻子像素的存储电容。
4.根据权利要求3所述的OLED显示基板，其特征在于，所述多个薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一栅电极、第一源电极和第一漏电极，所述第二薄膜晶体管包括第二有源层、第二栅电极、第二源电极和第二漏电极，所述第三薄膜晶体管包括第三有源层、第三栅电极、第三源电极和第三漏电极；
本子像素中，所述第一电极与遮光层为一体结构，所述第一电极通过过孔连接第一漏电极和第三漏电极；所述第二电极与第一栅电极为一体结构，所述第二电极通过过孔连接第二漏电极；
相邻子像素中，所述第三电极通过过孔连接第一栅电极和第二漏电极，所述第四电极与像素电极为一体结构，所述第四电极通过过孔连接第一漏电极和第三漏电极。
5.根据权利要求3所述的OLED显示基板，其特征在于，还包括彩膜层，所述彩膜层设置在第四绝缘层与第五绝缘层之间，所述第五绝缘层上开设有暴露出第四绝缘层的过孔，所述第四电极设置在所述过孔内。
6.根据权利要求3所述的OLED显示基板，其特征在于，所述像素驱动电路还包括开关扫描线、补偿扫描线和数据线，在水平方向上，所述两个子像素的共用电容区设置在两条数据线之间，在垂直方向上，所述两个子像素的共用电容区设置在开关扫描线和补偿扫描线之间。
7.一种显示装置，其特征在于，包括如权利要求1～6任一所述的OLED显示基板。
8.一种OLED显示基板的制备方法，其特征在于，包括：
形成矩阵排布的多个子像素，每个子像素形成有包括多个薄膜晶体管和存储电容的像素驱动电路，本子像素的存储电容和相邻子像素的存储电容形成在两个子像素的共用电容区，本子像素的存储电容和相邻子像素的存储电容叠层设置；
本子像素的存储电容形成在两个子像素的共用电容区，包括：形成与遮光层同层设置的第一电极，所述第一电极形成在两个子像素的共用电容区；形成覆盖所述第一电极的绝缘层；形成与薄膜晶体管的栅电极同层设置的第二电极，所述第二电极形成在两个子像素的共用电容区；
相邻子像素的存储电容形成在两个子像素的共用电容区，包括：形成与薄膜晶体管的源漏电极同层设置的第三电极，所述第三电极形成在两个子像素的共用电容区；形成覆盖所述第三电极的绝缘层；形成与像素电极同层设置的第四电极，所述第四电极形成在两个子像素的共用电容区。
9.根据权利要求8所述的OLED显示基板的制备方法，其特征在于，形成像素驱动电路包括：
在基底上形成遮光层和第一电极，所述第一电极形成在两个子像素的共用电容区；
形成覆盖所述遮光层和第一电极的第一绝缘层；
在所述第一绝缘层上形成有源层；
形成覆盖所述有源层的第二绝缘层；
在所述第二绝缘层上形成栅电极和第二电极，所述第二电极形成在两个子像素的共用电容区，所述第一电极和第二电极形成本子像素的存储电容；
形成覆盖所述栅电极和第二电极的第三绝缘层；
在所述第三绝缘层上形成源电极、漏电极和第三电极，所述第三电极形成在两个子像素的共用电容区；
形成覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层；
在所述第五绝缘层上形成像素电极和第四电极，所述第四电极形成在两个子像素的共用电容区，所述第三电极和第四电极形成相邻子像素的存储电容。
10.根据权利要求9所述的OLED显示基板的制备方法，其特征在于，
在基底上形成遮光层和第一电极包括：在基底上形成本子像素的遮光层和相邻子像素的遮光层，所述本子像素的遮光层与第一电极为一体结构；
在所述第二绝缘层上形成栅电极和第二电极包括：在所述第二绝缘层上形成本子像素的第一栅电极、第二栅电极和第三栅电极，以及相邻子像素的第一栅电极、第二栅电极和第三栅电极，所述本子像素的第一栅电极与第二电极为一体结构；
在所述第五绝缘层上形成像素电极和第四电极包括：在所述第五绝缘层上形成本子像素的像素电极和相邻子像素的像素电极，所述相邻子像素的像素电极与所述第四电极为一体结构，所述相邻子像素的像素电极通过过孔连接相邻子像素的第一漏电极和第三漏电极。
11.根据权利要求9所述的OLED显示基板的制备方法，其特征在于，在所述第三绝缘层上形成源电极、漏电极和第三电极包括：
在所述第三绝缘层上形成数据线、补偿线、第一源电极、第一漏电极、第二源电极、第二漏电极、第三源电极、第三漏电极和第三电极，其中，
所述补偿线通过过孔与连接线连接；
所述第一源电极通过过孔与第一有源层连接，所述第一漏电极通过过孔同时与第一有源层和遮光层连接，使本子像素的第一漏电极连接第一电极；
所述第二源电极与数据线为一体结构，所述第二源电极通过过孔与第二有源层连接，所述第二漏电极通过过孔同时与第二有源层和第一栅电极连接，使本子像素的第二漏电极连接第二电极；
所述第三源电极通过过孔同时与连接线和第三有源层连接，所述第三漏电极通过过孔同时与第三有源层和遮光层连接，使本子像素的第三漏电极连接第一电极；
所述第三电极通过过孔与相邻子像素的第一栅电极连接。
12.根据权利要求9所述的OLED显示基板的制备方法，其特征在于，形成覆盖所述源电极、漏电极和第三电极的第四绝缘层和第五绝缘层，包括：
形成覆盖所述源电极、漏电极和第三电极的第四绝缘层；
在所述第四绝缘层上形成彩膜层；
形成覆盖所述彩膜层的第五绝缘层，在所述第五绝缘层形成暴露出第四绝缘层的过孔，所述过孔用于设置所述第四电极。
CN201910720928.XA 2019-08-06 2019-08-06 显示基板及其制备方法、显示装置 Active CN110416278B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910720928.XA CN110416278B (zh) 2019-08-06 2019-08-06 显示基板及其制备方法、显示装置
US17/288,571 US12063813B2 (en) 2019-08-06 2020-08-03 Display substrate, preparation method therefor and display apparatus
PCT/CN2020/106544 WO2021023147A1 (zh) 2019-08-06 2020-08-03 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910720928.XA CN110416278B (zh) 2019-08-06 2019-08-06 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN110416278A CN110416278A (zh) 2019-11-05
CN110416278B true CN110416278B (zh) 2022-09-27

Family

ID=68366159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910720928.XA Active CN110416278B (zh) 2019-08-06 2019-08-06 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US12063813B2 (zh)
CN (1) CN110416278B (zh)
WO (1) WO2021023147A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416278B (zh) 2019-08-06 2022-09-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115776830A (zh) * 2019-11-29 2023-03-10 京东方科技集团股份有限公司 显示基板及显示装置
WO2021102989A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2021102997A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111179828B (zh) * 2020-01-15 2022-10-25 合肥京东方光电科技有限公司 显示基板及其制备方法、显示装置
CN114008785B (zh) * 2020-05-15 2023-06-20 京东方科技集团股份有限公司 像素驱动电路、显示面板和电子装置
CN118368934A (zh) * 2020-06-30 2024-07-19 京东方科技集团股份有限公司 显示基板和显示装置
CN111816686B (zh) * 2020-07-24 2023-05-23 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板
CN114609813B (zh) * 2022-03-22 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453616A (zh) * 2002-04-24 2003-11-05 三洋电机株式会社 显示装置
CN101924122A (zh) * 2010-05-20 2010-12-22 昆山工研院新型平板显示技术中心有限公司 一种有源矩阵有机发光显示器及其制造方法
CN107785399A (zh) * 2017-10-26 2018-03-09 武汉天马微电子有限公司 一种显示面板及显示装置
CN108550582A (zh) * 2018-05-09 2018-09-18 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109378326A (zh) * 2018-09-21 2019-02-22 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158980B2 (en) * 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
US7675582B2 (en) 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
TWI392946B (zh) * 2009-12-18 2013-04-11 Au Optronics Corp 畫素結構
CN101738804B (zh) 2009-12-30 2011-10-05 友达光电股份有限公司 像素结构
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
TWI570492B (zh) 2015-09-18 2017-02-11 友達光電股份有限公司 畫素結構
KR20180070334A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
CN110416278B (zh) 2019-08-06 2022-09-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453616A (zh) * 2002-04-24 2003-11-05 三洋电机株式会社 显示装置
CN101924122A (zh) * 2010-05-20 2010-12-22 昆山工研院新型平板显示技术中心有限公司 一种有源矩阵有机发光显示器及其制造方法
CN107785399A (zh) * 2017-10-26 2018-03-09 武汉天马微电子有限公司 一种显示面板及显示装置
CN108550582A (zh) * 2018-05-09 2018-09-18 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109378326A (zh) * 2018-09-21 2019-02-22 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
US20210391402A1 (en) 2021-12-16
US12063813B2 (en) 2024-08-13
WO2021023147A1 (zh) 2021-02-11
CN110416278A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN110416278B (zh) 显示基板及其制备方法、显示装置
CN112071882B (zh) 显示基板及其制备方法、显示装置
US11489029B2 (en) Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor
US10332919B2 (en) Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device
CN111179828B (zh) 显示基板及其制备方法、显示装置
CN110718571A (zh) 显示基板及其制备方法、显示装置
CN111863929A (zh) 显示基板及其制备方法、显示装置
KR20150079094A (ko) 유기전계발광표시장치 및 그 제조방법
CN111682031B (zh) 一种显示基板及其制备方法、显示装置
US20220123073A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
WO2021114660A1 (zh) 显示基板和显示装置
CN115280537A (zh) 显示基板及其制备方法、显示装置
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
US20220392987A1 (en) Display substrate and preparation method therefor, and display apparatus
WO2022222084A1 (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN213042915U (zh) 显示基板和显示装置
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
US20240057388A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
WO2022222070A1 (zh) 显示基板及其制备方法、显示装置
US20230180521A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN114242755A (zh) 显示基板及显示装置
KR20220029075A (ko) 표시 장치 및 그 제조 방법
US20240306442A1 (en) Display Substrate and Preparation Method therefor, and Display Apparatus
EP4333594A1 (en) Display substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant