CN111682031B - 一种显示基板及其制备方法、显示装置 - Google Patents

一种显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111682031B
CN111682031B CN202010582745.9A CN202010582745A CN111682031B CN 111682031 B CN111682031 B CN 111682031B CN 202010582745 A CN202010582745 A CN 202010582745A CN 111682031 B CN111682031 B CN 111682031B
Authority
CN
China
Prior art keywords
substrate
metal layer
insulating layer
layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010582745.9A
Other languages
English (en)
Other versions
CN111682031A (zh
Inventor
黄勇潮
宋威
王庆贺
王海涛
苏同上
刘军
成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010582745.9A priority Critical patent/CN111682031B/zh
Publication of CN111682031A publication Critical patent/CN111682031A/zh
Application granted granted Critical
Publication of CN111682031B publication Critical patent/CN111682031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

显示基板及其制备方法、显示装置，所述显示基板包括：多个子像素，在垂直于基底的平面上，所述子像素包括依次设置在所述基底上的第一金属层、第二金属层和第三金属层，所述第二金属层包括电源连接线和栅电极，所述第三金属层包括第一电源线，所述电源连接线和所述第一电源线通过第一过孔连接。本实施例中，电源连接线与第一电源线进行连接的过孔孔深较小，孔底部面积大，减小了接触电阻，降低了IR压降。另外，孔深较小，降低了干刻工艺难度。

Description

一种显示基板及其制备方法、显示装置
技术领域
本申请实施例涉及但不限于显示技术，尤指一种显示基板及其制备方法、显示装置。
背景技术
显示基板中，通过电源线为子像素的像素驱动电路提供电源信号。通常需要设置电源连接线将电源线的信号提供给不同的子像素。电源连接线与电源线设置在显示基板的不同层，通过过孔连接。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本申请实施例提供了一种显示基板及其制备方法，显示装置。
一方面，本申请实施例提供了一种显示基板，包括：多个子像素，在垂直于基底的平面上，所述子像素包括依次设置在所述基底上的第一金属层、第二金属层和第三金属层，所述第二金属层包括电源连接线和栅电极，所述第三金属层包括第一电源线，所述电源连接线和所述第一电源线通过第一过孔连接。
在一示例性实施例中，所述第一金属层和所述第二金属层之间设置有第一绝缘层，所述第三金属层还包括数据线，所述电源连接线在所述基底的正投影与所述数据线在所述基底的正投影存在交叠区域，所述第一绝缘层开设有凹槽，所述凹槽在所述基底的正投影包含所述交叠区域。
在一示例性实施例中，所述第一绝缘层和所述电源连接线之间设置有第二绝缘层，在垂直于所述基底的方向上，所述凹槽的深度大于等于所述电源连接线和所述第二绝缘层的厚度之和。
在一示例性实施例中，在平行于所述基底的平面上，所述凹槽远离所述基底一侧的开口的正投影包含所述凹槽靠近基底一侧的开口的正投影。
在一示例性实施例中，所述第三金属层还包括第一极和第二极，所述栅电极和所述第一极、第二极构成用于驱动所述子像素的晶体管，所述第一极通过第二过孔连接到所述电源连接线。
在一示例性实施例中，所述电源连接线的材料包括铜。
在一示例性实施例中，所述第一金属层包括遮挡层。
又一方面，本申请实施例提供一种显示装置，包括任一实施例所述的显示基板。
再一方面，本申请实施例提供一种显示基板的制备方法，所述显示基板包括多个子像素，所述制备方法包括：
在基底上依次形成第一金属层、第二金属层，所述第二金属层包括电源连接线和栅电极；
在所述第二金属层上形成第三金属层，所述第三金属层包括第一电源线，所述电源连接线和所述第一电源线通过第一过孔连接。
在一示例性实施例中，所述第三金属层还包括数据线；
所述在基底上依次形成第一金属层、第二金属层包括：
形成所述第一金属层；
在所述第一金属层远离所述基底一侧形成第一绝缘层；
在所述第一绝缘层开设凹槽，所述凹槽在所述基底的正投影包含所述电源连接线在所述基底的正投影与所述数据线在所述基底的正投影的交叠区域；
在所述第一绝缘层远离所述基底一侧形成第二绝缘层；
在所述第二绝缘层远离所述基底一侧形成所述第二金属层。
在一示例性实施例中，在垂直于所述基底的方向上，所述凹槽的深度大于等于所述电源连接线和所述第二绝缘层的厚度之和。
在一示例性实施例中，在平行于所述基底的平面上，所述凹槽远离所述基底一侧的开口的正投影包含所述凹槽靠近基底一侧的开口的正投影。
在一示例性实施例中，所述形成第三金属层包括：
形成覆盖所述第二金属层的第三绝缘层，所述第三绝缘层开设有所述第一过孔和第二过孔，所述第一过孔和所述第二过孔暴露出所述电源连接线；
在所述第三绝缘层上形成第三金属层，所述第三金属层包括所述第一电源线、第一极和第二极，所述栅电极和所述第一极、所述第二极构成用于驱动所述子像素的晶体管，所述第一极通过所述第二过孔连接到所述电源连接线。
本申请实施例提供一种显示基板，包括：多个子像素，在垂直于基底的平面上，所述子像素包括依次设置在所述基底上的第一金属层、第二金属层和第三金属层，所述第二金属层包括电源连接线和栅电极，所述第三金属层包括第一电源线，所述电源连接线和所述第一电源线通过第一过孔连接。本实施例提供的显示基板，将电源连接线与栅电极同层设置，相比电源连接线与遮挡层同层设置，本实施例中，电源连接线与第一电源线进行连接的过孔孔深较小，孔底部面积大，减小了接触电阻，降低了IR压降。另外，电源连接线和第一电源线进行连接的过孔的孔深较小，降低了干刻工艺难度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
在阅读理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为一技术方案提供的显示基板示意图；
图2为图1中位置A处剖面图；
图3为图1中位置B处剖面图；
图4为本申请实施例像素驱动电路等效电路图；
图5为本申请实施例提供的显示基板示意图；
图6为图5中位置C处剖面图；
图7为图5中位置D处剖面图；
图8为图5中A-A方向剖面图；
图9为本申请实施例形成第一绝缘层图案后的示意图；
图10为本申请实施例形成电源连接线图案后的示意图；
图11为本申请实施例形成第三绝缘层图案后的示意图；
图12为本申请实施例提供的显示基板的制备方法流程图。
具体实施方式
下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，可以是第一极为漏电极、第二极为源电极，或者可以是第一极为源电极、第二极为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
图1为一技术方案中提供的显示基板像素布局示意图。图2为图1中位置A处的剖面图(沿与数据线Dn平行的方向的剖面图)。图3为图1中位置B处的剖面图(沿与数据线Dn平行的方向的剖面图)。如图1所示，显示基板包括多个显示单元，每个显示单元包括多个子像素100。所述显示基板包括第一电源线VDD、数据线Dn和电源连接线2。第一电源线VDD和电源连接线2通过过孔连接，电源连接线2与子像素100的像素驱动电路的驱动晶体管的第一极通过过孔连接，从而第一电源线VDD通过电源连接线2为驱动晶体管提供电源，数据线Dn与子像素100的像素驱动电路连接，为子像素100提供数据信号(图1中未示出)，第一电源线VDD和数据线Dn同层设置，且与驱动晶体管的第一极、第二极同层设置。本方案中，如图2所示，基底10上设置有电源连接线2，电源连接线2与遮挡层(Shield)同层设置，电源连接线2上设置有缓冲层3，缓冲层3上设置有层间绝缘层(ILD)4，缓冲层3和层间绝缘层4开设有过孔，暴露出电源连接线2，电源连接线2通过过孔连接到驱动晶体管的第一极5。第一电源线VDD与电源连接线2的连接类似，通过在缓冲层3和层间绝缘层4开设的过孔进行连接。如图3所示，基底10上依次设置有电源连接线2、缓冲层3、层间绝缘层4和数据线Dn。本方案中，第一电源线VDD和电源连接线的连接孔，为接触(CNT)&ILD套孔，孔深较大，干刻工艺难度较大，孔底部面积小，接触电阻也相应较大，另外，电源连接线与遮挡层多为钼(Mo)材料，Mo本身导电能力差，连接线的IR压降(IR-Drop)相对比较敏感，特别在低灰阶显示情况下，容易出现不良。
本申请实施例中，将电源连接线与栅电极同层设置，相比电源连接线与遮挡层同层设置，本实施例中，电源连接线与第一电源线进行连接的过孔孔深较小，孔底部面积大，减小了接触电阻，降低了IR压降。另外，孔深较小，降低了干刻工艺难度。
本申请实施例提供一种显示基板，可以包括：多个子像素，在垂直于基底的平面上，所述子像素可以包括依次设置在所述基底上的第一金属层、第二金属层和第三金属层，所述第二金属层包括电源连接线和栅电极，所述第三金属层包括第一电源线，所述电源连接线和所述第一电源线通过第一过孔连接。本实施例提供的方案，电源连接线与栅电极同层设置，与第一电源线连接时过孔孔深较小，可以获得较大的孔底部面积，减小了接触电阻，降低了IR压降。
在一示例性实施例中，所述第一金属层和所述第二金属层之间设置有第一绝缘层，所述第三金属层还包括数据线，所述电源连接线在所述基底的正投影与所述数据线在所述基底的正投影存在交叠区域，所述第一绝缘层可以开设有凹槽，所述凹槽在所述基底的正投影包含所述交叠区域。本实施例提供的方案，通过设置凹槽，避免数据线在设置有电源连接线的位置凸起，避免短路，提高了良率。
在一示例性实施例中，所述第一绝缘层和所述电源连接线之间设置有第二绝缘层，在垂直于所述基底的方向上，所述凹槽的深度可以大于等于所述电源连接线和所述第二绝缘层的厚度之和。即凹槽可以全部容纳电源连接线，防止电源连接线凸起，防止数据线在设置有电源连接线的位置凸起，避免出现短路，提高了良率。
在一示例性实施例中，沿平行于所述电源连接线的方向，所述凹槽的宽度可以大于所述数据线的宽度。凹槽的宽度可以略大于数据线的宽度，从而能全部容纳电源连接线和数据线的交叠区域，避免数据线在设置有电源连接线的位置凸起，避免出现短路，提高了良率。
在一示例性实施例中，在平行于所述基底的平面上，所述凹槽远离所述基底一侧的开口的正投影可以包含所述凹槽靠近基底一侧的开口的正投影。即在垂直于基底的平面上，所述凹槽的截面可以为倒梯形，上大下小。但本申请实施例不限于此，所述凹槽可以是其他形状。
在一示例性实施例中，在平行于所述基底的平面上，所述凹槽的截面比如为正方形、长方形、六边形等等。本申请实施例对此不作限定，可以根据需要为其他形状。
在一示例性实施例中，所述第三金属层还包括第一极和第二极，所述栅电极和所述第一极、所述第二极构成用于驱动所述子像素的晶体管，所述第一极通过第二过孔连接到所述电源连接线。图4为一实施例提供的像素驱动电路的等效电路图。每个子像素的像素驱动电路配置为连接有机电致发光二极管。如图4所示，所述像素驱动电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容CST，发光元件为有机发光二极管(OrganicLight-Emitting Diode，OLED)。第一晶体管T1为开关晶体管，第二晶体管T2为驱动晶体管，第三晶体管T3为补偿晶体管。第一晶体管T1的栅电极连接第一扫描线Gn，第一晶体管T1的第一极连接数据线Dn，第一晶体管T1的第二极连接第二晶体管T2的栅电极，第一晶体管T1用于在第一扫描线Gn控制下，接收数据线Dn传输的数据信号，使第二晶体管T2的栅电极接收所述数据信号。第二晶体管T2的栅电极连接第一晶体管T1的第二极，第二晶体管T2的第一极连接第一电源线VDD，第二晶体管T2的第二极连接OLED的第一极，第二晶体管T2用于在其栅电极所接收的数据信号控制下，在第二极产生相应的电流。第三晶体管T3的栅电极连接第二扫描线Sn，第三晶体管T3的第一极连接补偿线Se，第三晶体管T3的第二极连接第二晶体管T2的第二极，第三晶体管T3用于响应补偿时序提取第二晶体管T2的阈值电压Vth以及迁移率，以对阈值电压Vth进行补偿。OLED的第一极连接第二晶体管T2的第二极，OLED的第二极连接第二电源线VSS，OLED用于响应第二晶体管T2的第二极的电流而发出相应亮度的光。存储电容CST的第一极与第二晶体管T2的栅电极连接，存储电容CST的第二极与第二晶体管T2的第二极连接，存储电容CST用于存储第二晶体管T2的栅电极的电位。在一些可能的实现方式中，可以设置第一电源线VDD的电压大于第二电源线VSS的电压，数据线Dn传输的数据信号的最大电压小于第一扫描线的最大电压，也小于第一电源线VDD的电压。本实施例中像素驱动电路仅为示例，本申请实施例不限于此，像素驱动电路可以是其他结构，比如5T1C或7T1C。
在一示例性实施例中，所述电源连接线的材料可以包括铜。所述电源连接线使用铜等材料实现时，其导电性能较好，受IR压降影响较小，提高了显示基板的显示质量。但本申请实施例不限于此，所述电源连接线的材料可以包括银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。
在一示例性实施例中，所述第一金属层包括遮挡层。所述遮挡层配置为对像素驱动电路的晶体管进行遮光处理，降低照射到晶体管上的光强度，降低漏电流，从而减少光照对晶体管特性的影响。
图5为本申请实施例提供的显示基板示意图。如图5所示，显示基板包括多个显示单元，每个显示单元包括多个子像素(比如3个或4个，仅为示例，可以包括更多)。所述显示单元可以包括垂直设置的第一电源线VDD、第二电源线VSS(图5中未示出)、补偿线Se(图5中未示出)和多条数据线Dn(比如4条)。在示例性实施方式中，本显示单元的第二电源线VSS与本显示单元的第一电源线VDD限定出本显示单元的显示区域，第一电源线VDD和第二电源线VSS限定的显示区域包括多个设置像素驱动电路的子像素。所述显示单元还可以电源连接线52，电源连接线52通过过孔与第一电源线VDD连接，使得第一电源线VDD通过电源连接线52向显示单元的多个子像素提供电源信号。另外，有些子像素可以直接与第一电源线VDD连接，由第一电源线VDD直接提供电源信号，比如图5中与第一电源线VDD相邻的两个子像素由第一电源线VDD直接提供电源信号。显示单元还可包括补偿连接线(图5中未示出)，补偿连接线通过过孔与补偿线Se连接，使得补偿线Se通过补偿连接线向显示单元的多个子像素提供补偿信号。在一些可能的实现方式中，可以设置第一电源线VDD的电压大于第二电源线VSS的电压。
在示例性实施方式中，在垂直于显示基板的方向上，每个子像素可以包括在基底上依次设置的第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层、第三金属层。第一金属层可以包括遮挡层，半导体层可以包括像素驱动电路的晶体管的有源层，第二金属层可以包括第一扫描线Gn、第二扫描线Sn、电源连接线52、以及像素驱动电路的晶体管的栅电极(以像素驱动电路如图4所示为例，即为第一晶体管T1的第一栅电极，第二晶体管T2的第二栅电极，第三晶体管T3的第三栅电极)，第一扫描线Gn、第二扫描线Sn、电源连接线52、以及像素驱动电路的晶体管的栅电极同层设置，且通过同一次构图工艺形成。第三金属层可以包括数据线Dn、第一电源线VDD、第二电源线VSS、以及像素驱动电路的晶体管的源电极和漏电极(以像素驱动电路如图4所示为例，即为第一晶体管T1的第一源电极和第一漏电极，第二晶体管T2的第二源电极和第二漏电极，第三晶体管T3的第三源电极和第三漏电极)。数据线Dn、第一电源线VDD、第二电源线VSS以及像素驱动电路的晶体管的源电极和漏电极可以同层设置，通过同一次构图工艺形成。另外，半导体层还可以设置第二极板，与遮挡层形成第一存储电容，第三金属层可以设置第三极板，第三极板可以和第二极板形成第二存储电容，遮挡层和第三极板通过过孔连接，使遮挡层和第三极板的电位相同，形成并联结构的第一存储电容和第二存储电容。或者，不设置第二极板，可以在所述第三金属层设置第三极板，遮挡层和第三极板构成存储电容。
图6为图5中位置C处的剖面图(沿与数据线Dn平行的方向的剖面图)。如图6所示，在垂直于显示基板的方向上，所述子像素包括基底10上依次设置的第一绝缘层61、第二绝缘层62、电源连接线52、第三绝缘层63和第三金属层，第三金属层包括第二晶体管的第二源电极23，第二源电极23通过过孔连接到电源连接线52，电源连接线52连接到第一电源线VDD，从而第一电源线VDD通过电源连接线52为像素驱动电路的驱动晶体管T2提供电源信号。图5中位置E处的剖面图与位置C处的剖面图类似，将图5中的第三金属层的第二源电极23替换为第一电源线VDD，第一电源线VDD通过过孔连接到电源连接线52。本实施例中，第二源电极与电源连接线连接的过孔，以及，电源连接线与第一电源线连接的过孔孔深较小，孔底部面积大，减小了接触电阻，降低了IR压降。
图7为图5中位置D处的剖面图(沿与数据线Dn平行的方向的剖面图，B-B方向)。如图7所示，在垂直于显示基板的方向上，所述子像素包括基底10上依次设置的第一绝缘层61、第二绝缘层62、电源连接线52、第三绝缘层63和第三金属层，第三金属层包括数据线Dn。电源连接线52和数据线Dn在基底的正投影存在交叠区域，所述第一绝缘层61开设有凹槽，所述凹槽在所述基底的正投影至少部分包含电源连接线52对应该交叠区域的部分位于一凹槽中。本实施例提供的方案，可以避免数据线Dn在电源连接线52对应位置处凸起而发生短路，提高了产品良率。
在一示例性实施例中，在垂直于所述基底10的方向上，所述凹槽的深度可以大于等于第二绝缘层62和电源连接线52的厚度之和。
在一示例性实施例中，在平行于所述基底的平面上，所述凹槽远离所述基底10一侧的开口的正投影可以包含所述凹槽靠近基底10一侧的开口的正投影。即该凹槽远离基底10一侧开口大于等于靠近基底10一侧的开口，在垂直于基底10的平面上的截面呈倒梯形状。本申请实施例不限于此，在其他实施例中，可以是靠近基底10一侧的开口大于远离基底10一侧的开口。
图8为所述电源连接线52的剖面图(沿与所述电源连接线52平行的方向，A-A方向)。如图8所示，在垂直于显示基板的方向上，所述子像素包括基底10上依次设置的第一绝缘层61、第二绝缘层62、电源连接线52、第三绝缘层63和第三金属层，第三金属层包括第一电源线VDD、数据线Dn和第二晶体管T2的第二源电极23，其中，第一电源线VDD通过第一过孔连接到电源连接线52，第二晶体管T2的第二源电极23通过第二过孔连接到电源连接线52。数据线Dn在基底10的正投影与电源连接线52在基底10的正投影的交叠区域对应的位置存在凹槽，所述凹槽在基底10的正投影包含所述交叠区域。
下面通过显示基板的制备过程的示例说明显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶处理。沉积可以采用溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用喷涂和旋涂中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程中该“薄膜”需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
图9至图11为本公开显示基板制备过程的示意图。所述显示基板的制备过程可以包括：
(1)形成第一金属层图案，包括：在基底上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，在基底10上形成第一金属层图案，第一金属层图案包括第一极板和补偿连接线，每个子像素形成一个第一极板，补偿连接线为跨设多个子像素的条形结构，在示例性实施方式中，第一极板既作为第一存储电容的一个极板，配置为与后续形成的第二极板形成第一存储电容，第一极板又作为遮挡层，配置为对晶体管进行遮光处理，降低照射到晶体管上的光强度，降低漏电流，从而减少光照对晶体管特性的影响。补偿连接线配置为连接后续形成的补偿线，使补偿线向每个子像素提供补偿信号。在示例性实施方式中，第一极板为长条状的矩形，除了补偿连接线位置，第一极板完全覆盖每个子像素的像素驱动电路区域。为了实现有效的遮挡，在长条状方向，第一极板的长度大于后续形成的第一晶体管的栅电极与第三晶体管的栅电极之间的距离。在一些可能的实现方式中，第一极板的长度大于后续形成的第一晶体管的第一电极与第三晶体管的第一极之间的距离。基底10可以是柔性基底，或者，非柔性基底，比如玻璃等。
(2)形成第一绝缘层图案和半导体层图案，包括：在形成有前述图案的基底上，沉积第一绝缘薄膜，通过构图工艺对第一绝缘薄膜进行构图形成覆盖第一金属层图案且设置有凹槽的第一绝缘层61图案；如图9所示。沉积半导体薄膜，通过构图工艺对半导体薄膜进行构图，形成在第一绝缘层61上的半导体层图案(图9中未示出)。半导体层包括设置在每个子像素中的第一有源层、第二有源层、第三有源层和第二极板图案，第一有源层作为第一晶体管的有源层，第二有源层作为第二晶体管的有源层，第三有源层作为第三晶体管的有源层，第二极板在基底10上的正投影与第一极板在基底10上的正投影存在交叠区域，第一极板和第二极板形成第一存储电容。第二极板既作为第一存储电容的一个极板，又作为第二存储电容的一个极板，第二极板配置为与后续形成的第三极板形成第二存储电容。
在示例性实施方式中，半导体层可以采用金属氧化物。
(3)形成第二金属层图案，包括：在形成有前述图案的基底上，依次沉积第二绝缘薄膜和第二金属薄膜，通过构图工艺对第二绝缘薄膜和第二金属薄膜进行构图，形成第二绝缘层62图案以及设置在第二绝缘层62上的第二金属层图案，第二金属层图案包括形成在每个显示单元中的第一扫描线(未示出)、第二扫描线(未示出)、电源连接线52和辅助电源线(未示出)，以及形成在每个子像素中的第一栅电极(未示出)、第二栅电极(未示出)和第三栅电极(未示出)。如图10所示。辅助电源线形成在显示单元中第二电源线VSS所在区域，配置为连接后续形成的第二电源线VSS。在示例性实施方式中，在示例性实施方式中，第二绝缘层62图案与第二金属层图案相同，即第二绝缘层62位于第二金属层的下方，第二金属层以外区域没有第二绝缘层62。
在示例性实施方式中，本次工艺还包括导体化处理。导体化处理是在形成第二金属层图案后，利用第一栅电极、第二栅电极和第三栅电极作为遮挡进行等离子体处理，被第一栅电极、第二栅电极和第三栅电极遮挡区域的半导体层(即半导体层与第一栅电极、第二栅电极和第三栅电极重叠的区域)作为晶体管的沟道区域，未被第二金属层遮挡区域的半导体层被处理成导体化层，形成导体化的第二极板和导体化的源漏区域。
(4)形成第三绝缘层图案。形成第三绝缘层图案包括：在形成有前述图案的基底上，沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成覆盖前述结构的第三绝缘层63图案，第三绝缘层63上开设有多个过孔图案，多个过孔图案包括：第一过孔和第二过孔，第一过孔V1和第二过孔V2内的第三绝缘层63被刻蚀掉，暴露出电源连接线52。如图11所示。
(5)形成第三金属层图案，包括：在形成有前述图案的基底上，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第三绝缘层63上形成第三金属层图案，第三金属层包括：形成在每个显示单元中的一条第一电源线VDD、一条第二电源线VSS(未示出)、一条补偿线Se(未示出)和多条数据线Dn，以及形成在每个子像素中的第一源电极(未示出)、第一漏电极(未示出)、第二源电极23、第二漏电极(未示出)、第三源电极(未示出)、第三漏电极(未示出)和第三极板图案(未示出)。如图8所示。在示例性实施方式中，第一电源线VDD、第二电源线VSS、补偿线Se和数据线Dn平行设置，沿着竖直方向延伸，补偿线Se设置在第一电源线VDD和第二电源线VSS中间。在示例性实施方式中，电源连接线52在基底的正投影与数据线Dn的正投影垂直，电源连接线52沿水平方向延伸。
在示例性实施方式中，第二源电极23通过第二过孔V2与电源连接线52连接，第一电源线VDD通过第一过孔V1与电源连接线52连接，使得第一电源线VDD通过电源连接线52分别与每个子像素的第二源电极23连接。
(6)后续依次形成第四绝缘层和平坦层图案、透明导电层图案、像素定义层、有机发光层和阴极图案、封装层，完成显示基板的制备。
每个子像素中，第一有源层、第一栅电极、第一源电极和第一漏电极组成第一晶体管T1，第二有源层、第二栅电极、第二源电极23和第二漏电极组成第二晶体管T2，第三有源层、第三栅电极、第三源电极和第三漏电极组成第三晶体管T3，第一极板和第二极板组成第一存储电容，第二极板和第三极板组成第二存储电容，第一存储电容和第二存储电容为并联结构，实现存储所在子像素的第二栅电极的电位。
在每个子像素中，第一栅电极与第一扫描线连接，第一源电极与数据线Dn连接，第一漏电极与所在子像素的第二栅电极连接。第二栅电极与所在子像素的第一漏电极连接，第二源电极23通过电源连接线52与第一电源线VDD连接，第二漏电极与所在子像素的阳极连接。第三栅电极与第二扫描线Sn连接，第三源电极通过补偿连接线与补偿线Se连接，第三漏电极与所在子像素的第二漏电极连接。第一极板与所在子像素的第二漏电极和第三漏电极连接，第二极板与所在子像素的第二栅电极和第一漏电极连接，第三极板与所在子像素的第二漏电极和第三漏电极连接。阳极与所在子像素的第二漏电极连接，覆盖所有子像素的阴极与第二电源线VSS连接，使得阳极与阴极之间的有机发光层响应所在子像素的第二漏电极的电流而发出相应亮度的光。
在示例性实施方式中，第一金属层、第二金属层和第三金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层称为栅绝缘(GI)层，第三绝缘层称为层间绝缘(ILD)层，第四绝缘层称之为钝化(PVX)层。第二绝缘层的厚度小于第三绝缘层的厚度，第一绝缘层的厚度小于第二绝缘层和第三绝缘层的厚度之和，在保证绝缘效果的前提下，提高存储电容的容量。平坦层可以采用有机材料，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
在示例性实施方式中，第一绝缘层的厚度为3000埃到5000埃，第二绝缘层的厚度为1000埃到2000埃，第三绝缘层的厚度为4500埃到7000埃，第四绝缘层的厚度为3000埃到5000埃。第一金属层的厚度为80埃到1200埃，第二金属层的厚度为3000埃到5000埃，第三金属层的厚度为3000埃到9000埃。
在示例性实施方式中，半导体层可以采用包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等。半导体层可以是单层，或者可以是双层，或者可以是多层。
在示例性实施方式中，第一晶体管T1、第二晶体管T2和第三晶体管T3可以是顶栅(Top Gate)结构。
本申请实施例中，电源连接线与栅电极同层设置，使得第一电源线VDD线和电源连接线的过孔孔深减小，可加大接触面积，从而减低接触电阻，另外孔深减小，孔的干刻难度相应减小。在一示例性实施例中，栅电极层的材料的导电性能相比遮挡层材料的导电性能更好，相比和遮挡层同层设置电源连接线，和栅电极同层设置电源连接线时，可改善IR-Drop，减少显示不良。本公开的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本申请实施例提供的方案，可以应用于高分辨率显示基板，但不限于此。
上述显示基板的制备过程仅为示例，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，膜层结构中还可以设置其它电极或引线，本公开在此不做具体的限定。
图12为本申请实施例提供的显示基板的制备方法流程图。如图12所示，本申请实施例提供一种显示基板的制备方法，所述显示基板包括多个子像素，所述制备方法包括：
步骤1201，在基底上依次形成第一金属层、第二金属层，所述第二金属层包括电源连接线和栅电极；
步骤1202，在所述第二金属层上形成第三金属层，所述第三金属层包括所述第一电源线，所述电源连接线和所述第一电源线通过第一过孔连接。
在一示例性实施例中，所述第三金属层还包括数据线；
所述在基底上依次形成第一金属层、第二金属层包括：
形成第一金属层；
在所述第一金属层远离所述基底一侧形成第一绝缘层；
在所述第一绝缘层开设凹槽，所述凹槽在所述基底的正投影包含所述电源连接线在所述基底的正投影与所述数据线在所述基底的正投影的交叠区域；
在所述第一绝缘层远离所述基底一侧形成第二绝缘层；
在所述第二绝缘层远离所述基底一侧形成所述第二金属层。
在一示例性实施例中，在垂直于所述基底的方向上，所述凹槽的深度大于等于所述电源连接线和所述第二绝缘层的厚度之和。
在一示例性实施例中，在平行于所述基底的平面上，所述凹槽远离所述基底一侧的开口的正投影包含所述凹槽靠近基底一侧的开口的正投影。
在一示例性实施例中，所述形成第三金属层包括：
形成覆盖所述第二金属层的第三绝缘层，所述第三绝缘层开设有所述第一过孔和第二过孔，所述第一过孔和所述第二过孔暴露出所述电源连接线；
在所述第三绝缘层上形成第三金属层，所述第三金属层包括所述第一电源线、第一极和第二极，所述栅电极和所述第一极、第二极构成用于驱动所述子像素的晶体管，所述第一极通过第二过孔连接到所述电源连接线。
本申请实施例还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
有以下几点需要说明：
(1)本发明实施例附图只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种显示基板，包括：多个子像素，在垂直于基底的平面上，所述子像素包括依次设置在所述基底上的第一金属层、第二金属层和第三金属层，所述第二金属层包括电源连接线和栅电极，所述第三金属层包括第一电源线和数据线，所述电源连接线和所述第一电源线通过第一过孔连接，所述第一金属层和所述第二金属层之间设置有第一绝缘层，所述第一绝缘层远离所述基底一侧设置有第二绝缘层，所述第二金属层和所述第三金属层之间设置有第三绝缘层，所述电源连接线在所述基底的正投影与所述数据线在所述基底的正投影存在交叠区域，所述第一绝缘层开设有凹槽，所述凹槽在所述基底的正投影包含所述交叠区域，所述凹槽的宽度大于所述数据线的宽度，所述凹槽的深度大于或等于所述电源连接线和第二绝缘层的厚度之和，所述第三绝缘层上形成有凹陷，所述数据线设置在所述凹陷中，所述数据线远离所述基底一侧的表面低于所述第三绝缘层远离所述基底一侧的表面。
2.根据权利要求1所述的显示基板，其特征在于，在平行于所述基底的平面上，所述凹槽远离所述基底一侧的开口的正投影包含所述凹槽靠近基底一侧的开口的正投影。
3.根据权利要求1所述的显示基板，其特征在于，所述第三金属层还包括第一极和第二极，所述栅电极和所述第一极、所述第二极构成用于驱动所述子像素的晶体管，所述第一极通过第二过孔连接到所述电源连接线。
4.根据权利要求1所述的显示基板，其特征在于，所述电源连接线的材料包括铜。
5.根据权利要求1至4任一所述的显示基板，其特征在于，所述第一金属层包括遮挡层。
6.一种显示装置，其特征在于，包括如权利要求1至5任一所述的显示基板。
7.一种显示基板的制备方法，所述显示基板包括多个子像素，所述制备方法包括：
在基底上依次形成第一金属层、第二金属层，包括：形成所述第一金属层，在所述第一金属层远离所述基底一侧形成第一绝缘层，在所述第一绝缘层开设凹槽，在所述第一绝缘层远离所述基底一侧形成第二绝缘层；在所述第二绝缘层远离所述基底一侧形成所述第二金属层；所述第二金属层包括电源连接线和栅电极；
在所述第二金属层上形成第三绝缘层和第三金属层，所述第三绝缘层上形成有凹陷，所述第三金属层包括第一电源线和数据线，所述电源连接线和所述第一电源线通过第一过孔连接，所述数据线设置在所述凹陷中，所述数据线远离所述基底一侧的表面低于所述第三绝缘层远离所述基底一侧的表面；所述凹槽在所述基底的正投影包含电源连接线在所述基底的正投影与数据线在所述基底的正投影的交叠区域；在垂直于所述基底的方向上，所述凹槽的深度大于或等于所述电源连接线和所述第二绝缘层的厚度之和，所述凹槽的宽度大于所述数据线的宽度。
8.根据权利要求7所述的显示基板的制备方法，其特征在于，在平行于所述基底的平面上，所述凹槽远离所述基底一侧的开口的正投影包含所述凹槽靠近基底一侧的开口的正投影。
9.根据权利要求7或8所述的显示基板的制备方法，其特征在于，所述形成第三金属层包括：
形成覆盖所述第二金属层的第三绝缘层，所述第三绝缘层上形成有凹陷，所述第三绝缘层开设有所述第一过孔和第二过孔，所述第一过孔和所述第二过孔暴露出所述电源连接线；
在所述第三绝缘层上形成第三金属层，所述第三金属层包括所述第一电源线、数据线、第一极和第二极，所述栅电极和所述第一极、所述第二极构成用于驱动所述子像素的晶体管，所述第一极通过所述第二过孔连接到所述电源连接线，所述数据线设置在所述凹陷中。
CN202010582745.9A 2020-06-23 2020-06-23 一种显示基板及其制备方法、显示装置 Active CN111682031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010582745.9A CN111682031B (zh) 2020-06-23 2020-06-23 一种显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010582745.9A CN111682031B (zh) 2020-06-23 2020-06-23 一种显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111682031A CN111682031A (zh) 2020-09-18
CN111682031B true CN111682031B (zh) 2024-04-02

Family

ID=72456382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010582745.9A Active CN111682031B (zh) 2020-06-23 2020-06-23 一种显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN111682031B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310044B (zh) * 2020-10-29 2024-04-02 合肥京东方显示技术有限公司 一种显示基板及其制备方法、显示装置
KR20220079760A (ko) * 2020-12-04 2022-06-14 삼성디스플레이 주식회사 디스플레이 장치
CN112951892B (zh) * 2021-02-26 2024-04-19 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN113345923B (zh) * 2021-06-01 2024-04-16 武汉天马微电子有限公司 一种显示面板及显示装置
CN113690258A (zh) * 2021-09-13 2021-11-23 上海天马微电子有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122945A (zh) * 2016-10-31 2018-06-05 乐金显示有限公司 有机发光显示装置及其制造方法
CN108549180A (zh) * 2018-03-30 2018-09-18 厦门天马微电子有限公司 一种显示面板及显示装置
CN109326614A (zh) * 2018-10-15 2019-02-12 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109786425A (zh) * 2019-01-08 2019-05-21 昆山国显光电有限公司 阵列基板及其制作方法、显示装置
CN110148599A (zh) * 2019-04-28 2019-08-20 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110718577A (zh) * 2019-10-23 2020-01-21 武汉天马微电子有限公司 一种显示模组及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122945A (zh) * 2016-10-31 2018-06-05 乐金显示有限公司 有机发光显示装置及其制造方法
CN108549180A (zh) * 2018-03-30 2018-09-18 厦门天马微电子有限公司 一种显示面板及显示装置
CN109326614A (zh) * 2018-10-15 2019-02-12 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109786425A (zh) * 2019-01-08 2019-05-21 昆山国显光电有限公司 阵列基板及其制作方法、显示装置
CN110148599A (zh) * 2019-04-28 2019-08-20 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110718577A (zh) * 2019-10-23 2020-01-21 武汉天马微电子有限公司 一种显示模组及显示装置

Also Published As

Publication number Publication date
CN111682031A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN111682031B (zh) 一种显示基板及其制备方法、显示装置
CN109671739B (zh) 大面积有机发光二极管显示器
US20220320219A1 (en) Display panel and method of manufacturing display panel
CN108231830B (zh) 有机发光显示装置
US20210257581A1 (en) Array substrate and method for manufacturing the same, display panel and display device
CN109728000B (zh) 一种透明显示基板和显示面板
US20220376001A1 (en) Oled display panel and preparation method therefor, and display apparatus
CN110416278B (zh) 显示基板及其制备方法、显示装置
US10964772B2 (en) OLED plate, display panel and display device using the same
JP2020505715A (ja) 有機発光ダイオード（ｏｌｅｄ）アレイ基板及びその製造方法、表示装置
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
CN111524954B (zh) 显示基板及其维修方法、显示装置
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
KR102407538B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
CN114258592A (zh) 显示基板及其制备方法、显示装置
CN115497998A (zh) 显示基板及其制备方法、显示装置
US20220352275A1 (en) Oled display panel and method of manufacturing same
US9054061B1 (en) Organic light emitting diode display device and method of fabricating the same
CN113963668A (zh) 一种显示装置及其驱动方法
EP4333594A1 (en) Display substrate and display device
US20230180521A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
US20240057388A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
US20240138210A1 (en) Display substrate, preparation method therefor, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant