CN111816686B - 一种显示基板及其制作方法、显示面板 - Google Patents

一种显示基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN111816686B
CN111816686B CN202010724601.2A CN202010724601A CN111816686B CN 111816686 B CN111816686 B CN 111816686B CN 202010724601 A CN202010724601 A CN 202010724601A CN 111816686 B CN111816686 B CN 111816686B
Authority
CN
China
Prior art keywords
electrode
capacitor
layer
thin film
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010724601.2A
Other languages
English (en)
Other versions
CN111816686A (zh
Inventor
袁粲
李永谦
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010724601.2A priority Critical patent/CN111816686B/zh
Publication of CN111816686A publication Critical patent/CN111816686A/zh
Application granted granted Critical
Publication of CN111816686B publication Critical patent/CN111816686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板及其制作方法、显示面板，涉及显示技术领域，能够改善画面闪烁问题。显示基板包括第一薄膜晶体管、驱动薄膜晶体管、存储电容和发光单元；第一薄膜晶体管的第二极、驱动薄膜晶体管的栅极和存储电容的第一极电连接；驱动薄膜晶体管的第二极、存储电容的第二极和发光单元电连接；存储电容包括第一电容电极、第一介质层、第二电容电极、第二介质层、第三电容电极、第三介质层和第四电容电极；第一电容电极、第一介质层和第二电容电极形成第一子电容；第二电容电极、第二介质层和第三电容电极形成第二子电容；第三电容电极、第三介质层和第四电容电极形成第三子电容。本发明适用于显示基板、显示面板的制作。

Description

一种显示基板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示面板。
背景技术
随着显示技术的发展，超高PPI(Pixels Per Inch，像素密度)的OLED(OrganicLight-Emitting Diode，有机发光二极管)显示面板得到人们广泛的关注。在超高PPI的OLED显示面板中，像素Layout(布图)空间非常有限，且不同信号线之间的密度较大，容易引起信号间的串扰，从而导致驱动OLED发光的电流发生波段跳跃，进而出现画面闪烁，无法正常显示，从而大幅降低显示效果。目前，亟需设计一种新的显示面板以解决上述问题。
发明内容
本发明的实施例提供一种显示基板及其制作方法、显示面板，该显示面板能够改善因信号串扰导致的画面闪烁问题，从而提高显示效果。
一方面，提供一种显示基板，包括衬底以及位于所述衬底之上的多条数据信号线和阵列排布的多个子像素，所述子像素至少与一条所述数据信号线电连接。
所述子像素包括：第一薄膜晶体管、驱动薄膜晶体管、存储电容和发光单元；所述第一薄膜晶体管的第二极、所述驱动薄膜晶体管的栅极和所述存储电容的第一极三者电连接；所述驱动薄膜晶体管的第二极、所述存储电容的第二极和所述发光单元三者电连接。
所述存储电容包括：依次层叠设置在所述衬底之上的第一电容电极、第一介质层、第二电容电极、第二介质层、第三电容电极、第三介质层和第四电容电极；所述第四电容电极在所述衬底上的正投影与所述第三电容电极在所述衬底上的正投影部分交叠。
其中，所述第一电容电极、所述第一介质层和所述第二电容电极形成第一子电容；所述第二电容电极、所述第二介质层和所述第三电容电极形成第二子电容；所述第三电容电极、所述第三介质层和所述第四电容电极形成第三子电容。
可选的，所述第四电容电极包括互不连接的第一连接电极和第二连接电极，所述第二电容电极和所述第二连接电极电连接，用作所述存储电容的第一极；所述第一电容电极和所述第三电容电极电连接，用作所述存储电容的第二极；所述第三电容电极还和所述第一连接电极电连接。
可选的，所述显示基板还包括发光区以及与所述发光区相邻的非发光区；所述子像素还包括：
第二薄膜晶体管，所述第一薄膜晶体管位于所述非发光区，所述第二薄膜晶体管位于所述发光区；所述第二薄膜晶体管的第二极、所述存储电容的第二极、所述发光单元和所述驱动薄膜晶体管的第二极四者电连接。
其中，所述第一连接电极和所述第一薄膜晶体管的第二极电连接，所述第二连接电极和所述第二薄膜晶体管的第二极电连接。
可选的，所述子像素还包括有源层、栅绝缘层和栅极层，所述有源层设置在所述衬底之上、且与所述第一介质层互不交叠；所述栅绝缘层和栅极层依次层叠设置在所述有源层之上；所述栅绝缘层与所述第一介质层同层设置；所述栅极层与所述第二电容电极同层设置。
可选的，所述显示基板还包括发光区以及与所述发光区相邻的非发光区；所述第一子电容、所述第二子电容和所述第三子电容至少位于所述发光区。
另一方面，提供了一种显示面板，包括上所述的显示基板。该显示面板的显示效果佳，产品质量高。
再一方面，提供了一种如上所述的显示基板的制备方法，所述方法包括：
在所述衬底之上形成多条数据信号线和阵列排布的多个子像素，所述子像素至少与一条所述数据信号线电连接。
所述形成阵列排布的多个子像素包括：
形成第一薄膜晶体管、驱动薄膜晶体管、存储电容和发光单元；所述数据信号线与所述第一薄膜晶体管的第一极电连接，所述第一薄膜晶体管的第二极、所述驱动薄膜晶体管的栅极和所述存储电容的第一极三者电连接，所述驱动薄膜晶体管的第二极、所述存储电容的第二极和所述发光单元三者电连接。
所述形成存储电容包括：
依次形成第一电容电极、第一介质层、第二电容电极、第二介质层、第三电容电极、第三介质层和第四电容电极；所述第四电容电极在所述衬底上的正投影与所述第三电容电极在所述衬底上的正投影部分交叠。
其中，所述第一电容电极、所述第一介质层和所述第二电容电极形成第一子电容；所述第二电容电极、所述第二介质层和所述第三电容电极形成第二子电容；所述第三电容电极、所述第三介质层和所述第四电容电极形成第三子电容。
可选的，所述第四电容电极包括互不连接的第一连接电极和第二连接电极，形成所述第一连接电极和所述第二连接电极包括：
形成第四电容电极薄膜。
对所述第四电容电极图案化处理，同时形成所述第一连接电极和所述第二连接电极。
其中，所述第一连接电极和所述第二连接电极互不连接；所述第二电容电极和所述第二连接电极电连接，用作所述存储电容的第一极；所述第一电容电极和所述第三电容电极电连接，用作所述存储电容的第二极；所述第三电容电极还和所述第一连接电极电连接。
可选的，所述子像素还包括有源层、栅绝缘层和栅极层，所述有源层设置在所述衬底之上、且与所述第一介质层互不交叠；所述栅绝缘层与所述第一介质层同层设置；所述栅极层与所述第二电容电极同层设置；
在形成所述第一电容电极之后，所述方法还包括：
形成有源层。
在所述有源层上形成栅绝缘薄膜。
在所述栅绝缘薄膜上形成栅极薄膜。
对所述栅极薄膜图案化处理，同时形成所述栅极层和所述第二电容电极。
其中，所述栅绝缘薄膜覆盖所述有源层。
可选的，所述形成所述栅极层和所述第二电容电极之后，所述方法还包括：
在所述栅极层和所述第二电容电极上形成第二介质薄膜。
在所述第二介质薄膜上形成所述第三电容电极薄膜。
对所述第三电容电极薄膜图案化处理，形成所述第三电容电极。
对所述栅绝缘层薄膜和所述第二介质层薄膜图案化处理，同时形成所述栅绝缘层、所述第一介质层和所述第二介质层。
本发明的实施例提供了一种显示基板及其制作方法、显示面板，该显示基板包括衬底以及位于所述衬底之上的多条数据信号线和阵列排布的多个子像素，所述子像素至少与一条所述数据信号线电连接；所述子像素包括：第一薄膜晶体管、驱动薄膜晶体管、存储电容和发光单元；所述第一薄膜晶体管的第二极、所述驱动薄膜晶体管的栅极和所述存储电容的第一极三者电连接；所述驱动薄膜晶体管的第二极、所述存储电容的第二极和所述发光单元三者电连接；所述存储电容包括：依次层叠设置在所述衬底之上的第一电容电极、第一介质层、第二电容电极、第二介质层、第三电容电极、第三介质层和第四电容电极；所述第四电容电极在所述衬底上的正投影与所述第三电容电极在所述衬底上的正投影部分交叠；其中，所述第一电容电极、所述第一介质层和所述第二电容电极形成第一子电容；所述第二电容电极、所述第二介质层和所述第三电容电极形成第二子电容；所述第三电容电极、所述第三介质层和所述第四电容电极形成第三子电容。
该显示基板设置包括第一子电容、第二子电容和第三子电容的存储电容；且第一薄膜晶体管的第二极、驱动薄膜晶体管的栅极和存储电容的第一极三者电连接；驱动薄膜晶体管的第二极、存储电容的第二极和发光单元三者电连接。在包含上述显示基板的显示面板显示画面时，上述存储电容的设置方式能够大幅降低数据信号线对于驱动薄膜晶体管的栅极电压的串扰，最大程度避免驱动薄膜晶体管的栅极电压发生波段跳跃，进而使得驱动薄膜晶体管的第二极向发光单元输出稳定的电流，以使发光单元稳定发光，从而改善画面闪烁问题，提高显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的第一种显示基板的结构示意图；
图2为图1沿A1A2方向的剖面图；
图3为本发明实施例提供的第二种显示基板的结构示意图；
图4为本发明实施例提供的第三种显示基板的结构示意图；
图5为本发明实施例提供的第四种显示基板的结构示意图；
图6为本发明实施例提供的第五种显示基板的结构示意图；
图7为本发明实施例提供的第六种显示基板的结构示意图；
图8为本发明实施例提供的一种电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的实施例中，采用“第一”、“第二”、“第三”、“第四”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本发明实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本发明的实施例中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例一
本发明实施例提供了一种显示基板，包括衬底以及位于衬底之上的多条数据信号线和阵列排布的多个子像素，子像素至少与一条数据信号线电连接。
子像素包括：如图1所示的第一薄膜晶体管(虚线圆圈30限定的区域)、驱动薄膜晶体管(虚线圆圈31限定的区域)、存储电容(虚线不规则形状33限定的区域)和发光单元(图1未示出)。
其中，参考图8所示，第一薄膜晶体管T1的第二极、驱动薄膜晶体管T3的栅极和存储电容Cst的第一极三者电连接；驱动薄膜晶体管T3的第二极、存储电容Cst的第二极和发光单元(图8以OLED为例绘示)三者电连接。
存储电容包括：参考图2所示，依次层叠设置在衬底之上的第一电容电极2、第一介质层3、第二电容电极4、第二介质层5、第三电容电极6、第三介质层7和第四电容电极10；第四电容电极10在衬底1上的正投影与第三电容电极6在衬底1上的正投影部分交叠。
其中，第一电容电极2、第一介质层3和第二电容电极4形成第一子电容；第二电容电极4、第二介质层5和第三电容电极6形成第二子电容；第三电容电极6、第三介质层7和第四电容电极10形成第三子电容。第一子电容、第二子电容和第三子电容形成存储电容，存储电容所在位置区域可以参考图1所示的虚线框33限定的区域。
上述子像素至少与一条数据信号线电连接是指：子像素可以是如图1所示，仅与一条数据信号线电连接；或者，子像素还可以是与两条或者两条以上的数据信号线电连接。
上述第一薄膜晶体管、驱动薄膜晶体管可以是顶栅结构(Top Gate)的薄膜晶体管，也可以是底栅结构(Bottom Gate)的薄膜晶体管，这里不做限定。通常，顶栅结构的薄膜晶体管，其栅极位于源极和漏极的上方；底栅结构的薄膜晶体管，其栅极位于源极和漏极的下方。图2以第一薄膜晶体管为顶栅结构的IGZO薄膜晶体管为例进行绘示。其中，驱动薄膜晶体管在图2中未示出。
这里对于子像素的驱动方式不做限定。图1中以一行六列排布的子像素为例进行绘示。参考图1所示，R1、G1、B1、R2、G2和B2六个子像素共用一条感应信号线(Sense)(又称Sense一拖六子pixel)；一条电源信号线VDD驱动六个子像素，示例的，图1中最左侧的VDD线驱动R1、G1、B1和位于其左侧的R3、G3、B3(图1未示出)，图1中最右侧的VDD线驱动R2、G2、B2和位于其右侧的R4、G4、B4(图1未示出)；每条数据线信号线(Data)驱动一列子像素，示例的，R1、G1、B1、R2、G2和B2分别对应Data1、Data2、Data3、Data4、Data5和Data6。
上述发光单元可以是OLED发光单元，参考图2所示，该OLED发光单元可以包括阳极(Anode)19、发光层(EL)20以及阴极(Cathode)18。
上述第一电容电极的材料可以是金属或者金属氧化物等，这里不做限定。上述第一电容电极的材料可以是透光材料或者不透光材料，示例的，若采用不透光材料，该第一电容电极还可用作遮光层(LS层或SHL层)，具体可以根据实际要求确定。
上述第一介质层、第二介质层和第三介质层的材料可以是绝缘的氧化物、氮化物或者氧氮化合物；示例的，绝缘的氧化物可以选用SiOx，其相对介电系数为4.0；绝缘的氮化物可以选用SiNx，其相对介电常数为6.0；这里对上述具体材料不做限定。在实际应用中，为了增大电容的电容量，选用相对介电常数较高的材料，例如：可以采用相对介电常数为6.0的SiNx作为各介质层的材料。
上述第二电容电极、第三电容电极和第四电容电极的材料也不做限定，可采用金属或者金属合金制作，例如：Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。
上述第四电容电极在衬底上的正投影的含义是：第四电容电极沿垂直于衬底的方向在衬底上的投影。上述第三电容电极在衬底上的正投影的含义是：第三电容电极沿垂直于衬底的方向在衬底上的投影。
上述第四电容电极在衬底上的正投影与第三电容电极在衬底上的正投影部分交叠的含义是：第四电容电极在衬底上的正投影与第三电容电极在衬底上的正投影有重叠区域，但又不完全重叠。
参考图2所示，上述第一电容电极2与第二电容电极4的正对部分形成第一子电容；第二电容电极4与第三电容电极6的正对部分形成第二子电容；第三电容电极6与第四电容电极10的正对部分形成第三子电容。
这里对于显示基板包括的多个子像素的发光颜色不做限定；上述子像素可以是红色子像素、绿色子像素或者蓝色子像素中的任一种。由于该显示基板同时包括多个子像素，则该显示基板可以同时包括红色子像素、绿色子像素或者蓝色子像素三种颜色的子像素；当然，也可以仅包括一种颜色的子像素，例如：仅包括多个红色子像素，或者仅包括多个绿色子像素，或者仅包括多个蓝色子像素。具体可以根据实际要求确定。图1以显示基板包括红色子像素(R)、绿色子像素(G)和蓝色子像素(B)三种颜色的子像素为例进行绘制。其中，图2是图1沿A1A2方向的剖面图。
进一步需要说明的是，上述显示基板可应用于包括图8所示的电路结构的基板中。
参考图8所示，该电路为3T1C的外部补偿电路，该电路中包括开关薄膜晶体管T1、感应薄膜晶体管T2和驱动薄膜晶体管T3。其中，开关薄膜晶体管T1的栅极与信号线G1电连接，T1的第一极与数据信号线DATA电连接，T1第二极与节点G电连接。感应薄膜晶体管T2的栅极与栅极信号线G2电连接，T2的第一极与感应线Sense电连接，T2的第二极与节点S电连接。驱动薄膜晶体管T3的栅极与节点G电连接，T3第一极与电源信号线VDD电连接，第二极与节点S电连接；节点S与OLED(Organic Light-Emitting Diode，有机发光二极管)的阳极电连接。在该电路中，第二电容电极GT1和第四电容电极SD作为存储电容的第一极与节点G电连接，第一电容电极LS和第三电容电极GT2作为存储电容Cst的第二极与节点S电连接。需要说明的是，上述节点S和节点G只是为了便于描述电路结构而定义的，并不是一个实际的电路单元。
参考图8所示，在OLED发光阶段，数据信号线Data对节点G产生串扰，使得此处产生耦合电容C1，耦合电容C1会导致节点G受数据信号线Data耦合产生电压波动，进而使得与OLED的阳极电连接的节点S的电压波动，从而导致OLED的输入电流发生波动，进而出现画面闪烁，降低显示效果。
在OLED发光阶段，耦合电容C1满足如下关系式：
△VG：△U＝C1：(C1+Cst) (1)
其中，△VG是发光阶段节点G受数据信号线Data耦合的电压变化量，Cst为存储电容，△U为数据信号线Data的电压变化量。
根据公式(1)可推导出如下关系式：
△VG＝C1*△U/((C1+Cst)) (2)
为了改善由于电压波动造成的显示画面闪烁，使电压波动量△VG尽可能降低是主要的解决途径之一。根据上述公式(2)可知，通过设置Cst可以有效减小△VG；同时，Cst越大，则△VG越小。
基于上述，本发明实施例采用第一电容电极、第二电容电极、第三电容电极以及第四电容电极形成三层电容结构，相较于现有技术中由遮光层(SHL)、有源层(ACT)和源漏金属层(SD)组成的双层电容架构，本发明实施例提供的存储电容结构可以大幅增加存储电容Cst，从而有效降低△VG，从而使得与发光单元电连接的驱动薄膜晶体管的第二极输出稳定的电流，以使发光单元稳定发光，从而改善画面闪烁问题，提高显示效果。
可选的，参考图2所示，第四电容电极10包括互不连接的第一连接电极9和第二连接电极8，第二电容电极4和第二连接电极8电连接，用作存储电容的第一极；第一电容电极2和第三电容电极6电连接，用作存储电容的第二极；第三电容电极6还和第一连接电极9电连接。
其中，第一电容电极2和第一连接电极9电连接(图2中未示出第一电容电极2和第一连接电极9电连接)；第三电容电极6和第一连接电极9电连接；故可以得到第一电容电极2和第三电容电极6也电连接。
上述第一电容电极、第二电容电极、第三电容电极和第四电容电极的电连接方式形成三电容并联架构的存储电容，从而大幅度提高了存储电容的电容量，有效降低电压波动，进而改善因信号串扰导致的画面闪烁问题，提高显示效果。
可选的，参考图2所示，显示基板还包括发光区OA以及与发光区OA相邻的非发光区OB，子像素还包括：第二薄膜晶体管，第一薄膜晶体管位于非发光区，第二薄膜晶体管位于发光区。参考图8所示，第二薄膜晶体管(T2)的第二极、存储电容(Cst)的第二极、发光单元(OLED)和驱动薄膜晶体管(T3)的第二极四者电连接。
其中，参考图2所示，第一连接电极9与第一薄膜晶体管的第二极电连接，第二连接电极8与第二薄膜晶体管的第二极电连接。如图2所示是以第二极为漏极进行绘示。
显示基板包括显示区与非显示区，显示区包括发光区与非发光区。其中，显示区(Active Area，AA)是指用于实现显示的区域。
上述发光区是指用于实现发光的区域，包括OLED发光单元，OLED发光单元可以包括阳极(Anode)、有机发光功能层和阴极(Cathode)。上述非发光区是指显示区中除发光区以外的区域，在该区域，可以设置像素界定层、栅线、数据线等。
参考图1所示，上述第二薄膜晶体管可以是开关薄膜晶体管(SwitchTFT)，第二薄膜晶体管所在位置区域为虚线圆圈32限定的区域。
可选的，参考图2所示，子像素还包括有源层11、栅绝缘层12和栅极层13，有源层11设置在衬底1之上、且与第一介质层3互不交叠；栅绝缘层12和栅极层13依次层叠设置在有源层11之上；栅绝缘层12与第一介质层3同层设置；栅极层13与第二电容电极4同层设置。
上述有源层和第一介质层互不交叠是指有源层在显示基板的衬底上的正投影和第一介质层在显示基板的衬底上的正投影没有重叠区域。
这里对有源层(ACT层)的材料不做限定，其可以是金属氧化物半导体，例如：氧化铟镓锌(IGZO)、氧化锌(ZnO)或氮氧化锌(ZnON)等，其中，IGZO的性能较好，应用更为广泛；有源层的材料还可以是单晶硅、多晶硅等，这里不做限定，具体需要根据实际要求而定。
金属氧化物的有源层一般包括半导体部、位于半导体部两侧且与半导体部相接的导体化部。参考图2所示，在上述位于发光区OA的有源层中，位于半导体部(图2未标记)两侧且与半导体部相接的导体化部(图2未标记)可作为第一薄膜晶体管的源极和漏极，此时，第一薄膜晶体管是顶栅结构(Top Gate)的薄膜晶体管。需要说明的是，上述半导体部在衬底上的正投影与栅极13在衬底上的正投影完全重叠。
这里对上述栅绝缘层的具体材料不做限定，其材料可以是绝缘的氧化物、氮化物或者氧氮化合物；示例的，绝缘的氧化物可以选用SiOx(相对介电常数为4)；绝缘的氮化物可以选用SiNx(相对介电常数为6)。
这里对上述栅极层的材料也不做限定，可采用金属或者金属合金制作，例如：Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。
这里同层设置是指采用一次构图工艺制作。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
当然，上述显示基板还包括其它结构或者膜层，示例的，上述显示基板还包括如图2所示的缓冲层(Buffer)14、层间绝缘层(PVX)15、树脂层(Resin)16、像素界定层(PDL)17、阳极(Anode)19、发光层(EL)20以及阴极(Cathode)18。这里仅描述与发明点相关的结构或者膜层，本领域技术人员可以通过现有技术和公知常识获知OLED显示基板包括的其它结构或者膜层。
可选的，参考图2所示，显示基板还包括发光区OA以及与发光区OA相邻的非发光区OB；第一子电容、第二子电容和第三子电容至少位于发光区OA。
上述第一子电容、第二子电容和第三子电容至少位于发光区是指：上述第一子电容、第二子电容和第三子电容可以仅位于发光区；也可以位于发光区和非发光区，示例的，第一子电容、第二子电容和第三子电容可以从发光区延伸至非发光区。
实施例二
本发明实施例提供了一种显示面板，包括实施例一提供的显示基板。该显示面板的显示效果佳，产品质量高。该显示面板可以是OLED显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
上述实施例一中的显示基板还可以包括阳极，若阳极为不透明材料形成，则该显示基板可用于顶发射型的OLED显示面板中，该OLED显示面板可以是顶发射型的WOLED显示面板；顶发射型的OLED显示面板即光线从阴极侧射出的显示面板。若阳极为透明材料形成，且阴极为不透明材料形成，则该OLED基板可用于底发射的OLED显示面板中，底发射的OLED显示面板即光线从阳极侧射出的显示面板。
实施例三
本发明实施例提供了一种如实施例一的显示基板的制备方法，显示基板包括多个子像素，方法包括：
S10、提供衬底。
S20、在衬底上形成多条数据信号线和阵列排布的多个子像素；子像素至少与一条数据信号线电连接。
上述子像素至少与一条数据信号线电连接是指子像素可以仅与一条数据信号线电连接；或者，子像素可以与两条或者两条以上的数据信号线电连接。
其中，S20、形成阵列排布的多个子像素包括：
S201、形成第一薄膜晶体管、驱动薄膜晶体管、存储电容和发光单元。
其中，数据信号线与第一薄膜晶体管的第一极电连接，第一薄膜晶体管的第二极、驱动薄膜晶体管的栅极和存储电容的第一极三者电连接，驱动薄膜晶体管的第二极、存储电容的第二极和发光单元三者电连接。
上述第一薄膜晶体管、驱动薄膜晶体管可以是顶栅结构(Top Gate)的薄膜晶体管，也可以是底栅结构(Bottom Gate)的薄膜晶体管，这里不做限定。通常，顶栅结构的薄膜晶体管，其栅极位于源极和漏极的上方；底栅结构的薄膜晶体管，其栅极位于源极和漏极的下方。图2以第一薄膜晶体管为顶栅结构的IGZO薄膜晶体管为例进行绘示。其中，驱动薄膜晶体管在图2中未示出。
进一步的，形成存储电容包括：
S01、在衬底上形成第一电容电极。
S02、在第一电容电极之上形成第一介质层。
S03、在第一介质层之上形成第二电容电极。
S04、在第二电容电极之上形成第二介质层。
S05、在第二介质层之上形成第三电容电极。
S06、在第三电容电极之上形成第三介质层。
S07、在第三介质层之上形成第四电容电极。
其中，第四电容电极在衬底上的正投影与第三电容电极在衬底上的正投影部分交叠；第一电容电极、第一介质层和第二电容电极形成第一子电容；第二电容电极、第二介质层和第三电容电极形成第二子电容；第三电容电极、第三介质层和第四电容电极形成第三子电容。
上述第一电容电极的材料可以是金属或者金属氧化物等，这里不做限定。上述第一电容电极的材料可以是透光材料或者不透光材料，示例的，若为不透光材料，该第一电容电极可用作遮光层(LS层或SHL层)，具体可以根据实际要求确定。
上述第一介质层、第二介质层和第三介质层的材料可以是绝缘的氧化物、氮化物或者氧氮化合物；示例的，绝缘的氧化物可以选用SiOx，其相对介电系数为4.0；绝缘的氮化物可以选用SiNx，其相对介电常数为6.0；这里对上述具体材料不做限定。在实际应用中，为了增大电容的电容量，选用相对介电常数较高的材料，例如，采用相对介电常数为6.0的SiNx作为各介质层的材料。
上述第二电容电极、第三电容电极和第四电容电极的材料也不做限定，可采用金属或者金属合金制作，例如：Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。
上述第四电容电极在衬底上的正投影的含义是：第四电容电极沿垂直于衬底的方向在衬底上的投影。上述第三电容电极在衬底上的正投影的含义是：第三电容电极沿垂直于衬底的方向在衬底上的投影。
上述第四电容电极在衬底上的正投影与第三电容电极在衬底上的正投影部分交叠的含义是：第四电容电极在衬底上的正投影与第三电容电极在衬底上的正投影有重叠区域，但又不完全重叠。
可选的，第四电容电极包括互不连接的第一连接电极和第二连接电极，形成第一连接电极和第二连接电极的方法包括：
S081、在第三介质层之上形成第四电容电极薄膜。
上述形成第四电容电极薄膜的过程可以采用沉积(Dep)的工艺形成，示例的，可以采用PVD(Physical Vapor Deposition，物理气相沉积)或者CVD(Chemical VaporDeposition，化学气相沉积)形成。
S082、对第四电容电极图案化处理，同时形成如图2所示的第一连接电极9和第二连接电极8。
其中，参考图2所示，第一连接电极9和第二连接电极8互不连接；第二电容电极4和第二连接电极8电连接，用作存储电容的第一极；第一电容电极2和第三电容电极6电连接，用作存储电容的第二极；第三电容电极6还和第一连接电极9电连接。
其中，第一电容电极2和第一连接电极9电连接(图2中未示出第一电容电极2和第一连接电极9电连接)；第三电容电极6和第一连接电极9电连接；故可以得到第一电容电极2和第三电容电极6也电连接。
可选的，参考图2所示，子像素还包括有源层11、栅绝缘层12和栅极层13，有源层11设置在衬底1之上、且与第一介质层3互不交叠；栅绝缘层12与第一介质层3同层设置；栅极层13与第二电容电极4同层设置。
其中，S02、在衬底之上形成第一电容电极之后，该方法还包括：
S021、形成有源层(ACT)。
参考图2所示，有源层11设置在衬底1之上、且与第一介质层3互不交叠。上述有源层和第一介质层互不交叠是指有源层在显示基板的衬底上的正投影和第一介质层在显示基板的衬底上的正投影没有重叠区域。
这里对有源层(ACT)的材料不做限定，其可以是金属氧化物半导体，例如：氧化铟镓锌(IGZO)、氧化锌(ZnO)或氮氧化锌(ZnON)等，其中，IGZO的性能较好，应用更为广泛；有源层的材料还可以是单晶硅、多晶硅等，这里不做限定，具体需要根据实际要求而定。
S022、如图3所示在有源层11上形成栅绝缘薄膜21。
S023、如图3所示在栅绝缘薄膜21上形成栅极薄膜22。
S024、对栅极薄膜图案化处理，同时形成如图4所示的栅极层13和第二电容电极4。
其中，栅绝缘薄膜覆盖有源层。
在显示基板(又称作背板或BP)制作工艺中，形成有源层之后，在有源层上覆盖栅绝缘层；以确保后续膜层沉积时不直接接触有源层，进而保证有源层的特性(TFT特性)不被破坏，提高显示面板的可靠性和品质稳定性。
进一步的，上述S024、对栅极薄膜图案化处理，同时形成如图4所示的栅极层13和第二电容电极4的过程包括：
S0241、在栅极薄膜上涂覆光刻胶薄膜(PR)，其中，该PR是光刻工艺(Photo)中使用的光刻胶。
S0242、采用如图3所示的半色调掩膜版100(Half Tone Mask)对光刻胶薄膜进行曝光，并进行显影，形成如图3所示的光刻胶图案101。
S0243、以光刻胶图案为掩膜版对栅极薄膜进行刻蚀，同时形成如图4所示的栅极层(GT1)13和第二电容电极4。
S0244、去除如图3所示的光刻胶图案101。
上述栅绝缘薄膜和栅极薄膜均可采用沉积(Dep)的工艺形成，示例的，可以采用PVD(Physical Vapor Deposition，物理气相沉积)或者CVD(Chemical Vapor Deposition，化学气相沉积)形成。
可选的，S024、对如图3所示的栅极薄膜22图案化处理，同时形成如图4所示的栅极层(GT1)13和第二电容电极4之后，方法还包括：
S025、在栅极层和第二电容电极上形成如图4所示的第二介质薄膜23。
S026、参考图4所示，在第二介质薄膜23上形成第三电容电极薄膜24。
上述第二介质薄膜和第三电容电极薄膜均可采用沉积(Dep)的工艺形成，示例的，可以采用PVD(Physical Vapor Deposition，物理气相沉积)或者CVD(Chemical VaporDeposition，化学气相沉积)形成。
S027、对如图4所示的第三电容电极薄膜24图案化处理，形成如图6所示的第三电容电极6。
S028、对如图6所示的栅绝缘层薄膜21和第二介质层薄膜23图案化处理，同时形成如图7所示的栅绝缘层12、第一介质层3和第二介质层5。
进一步的可选的，S027、对如图4所示的第三电容电极薄膜24图案化处理，形成如图6所示的第三电容电极6的具体制作方法包括：
S0271、在第三电容电极薄膜上涂布整层的光刻胶。
S0272、采用半色调掩膜版对整层的光刻胶进行图案化处理，形成如图4所示的光刻胶图案102。
S0273、采用半色调掩膜版100对如图4所示的光刻胶图案102进行曝光，并灰化处理，形成如图5所示的光刻胶图案103。
S0274、参考图5所示，以光刻胶图案103为掩膜版对第三电容电极薄膜24进行图案化处理；形成如图6所示的第三电容电极6。
S0275、去除如图5所示的光刻胶图案103。
进一步的，S028、对如图6所示的栅绝缘层薄膜21和第二介质层薄膜23图案化处理，同时形成如图7所示的栅绝缘层12、第一介质层3和第二介质层5，其具体制作方法包括：
S0281、参考图6所示，分别以第三电容电极6作为第二介质层的掩膜版，以第二电容电极4作为第一介质层的掩膜版，以栅极层13作为栅绝缘层的掩膜版；同时对栅绝缘层薄膜21和第二介质层薄膜23进行干刻处理；其中，栅绝缘层薄膜干刻后形成如图7所示的栅绝缘层(GI1)12和第一介质层3；第二介质层薄膜形成如图7所示的第二介质层5。
在显示基板(又称作背板或BP)制作工艺中，形成有源层之后，在有源层上覆盖栅绝缘层；以确保后续膜层沉积时不直接接触有源层，进而保证有源层的特性(TFT特性)不被破坏，提高显示面板的可靠性和品质稳定性。在后续工艺中，栅绝缘层薄膜与第二介质层薄膜同时进行干刻处理，以图案化形成栅绝缘层，在不新增掩膜版(Mask)的情况下，简单有效的保证了有源层的较优的TFT特性。该制作方法简单，成本低。
下面以图2中的结构为例，对其制作方法进行具体说明，该方法包括：
S1、提供衬底1。
S2、在衬底1上形成具有遮光功能的第一电容电极层，图案化处理形成第一电容电极2。
S3、在第一电容电极2上形成缓冲层(buffer)14。
S4、在缓冲层(buffer)14形成有源层薄膜并对其图案化处理形成有源层(ACT)11。
S5、在有源层(ACT)14上形成栅绝缘层薄膜。
S6、在栅绝缘层薄膜上形成栅极薄膜，对栅极薄膜图案化处理，同时形成栅极层(GT1)13以及第二电容电极4。
S7、在栅极层(GT1)13以及第二电容电极4上形成第二介质层薄膜。
S8、在第二介质层薄膜上形成第三电极层薄膜，对第三电极层薄膜图案化处理形成第三电极层(GT2)6。
S9、对栅绝缘层薄膜和第二介质层薄膜同时图案化处理，同时形成栅绝缘层(GI1)12、第一介质层3和第二介质层5。
S10、对有源层(ACT)11进行导体化处理，以形成有源层的导体部和半导体部。
其中，金属氧化物的有源层一般包括半导体部、位于半导体部两侧且与半导体部相接的导体化部。为了简化结构，本实施例中的附图均统一按照有源层进行绘制，未区分半导体部与导体化部。
S11、在第三介质层7中形成多个过孔(ILD Hole)。
S12、在缓冲层14中形成过孔(CNT Hole)。
S13、形成第四电容电极薄膜并图案化处理，以形成第四电容电极10和多个薄膜晶体管的源极和漏极。
在实际应用中，第四电容电极薄膜层和源漏金属层(SD)可以是同一层金属，以实现共用的目的。
S14、在第四电容电极10和多个薄膜晶体管的源极和漏极上形成层间绝缘层(PVX)15。
S15、在层间绝缘层(PVX)15形成树脂层(Resin)16。
S16、对树脂层(Resin)16图案化处理形成过孔(Resin Hole)。
S17、对层间绝缘层(PVX)15图案化处理形成过孔(PVX Hole)。
S18、形成阳极层并图案化形成阳极(Anode)19。
S19、形成像素界定层(PDL)17并图案化以形成像素界定层的开口。
S20、依次形成发光层(EL)20以及阴极(Cathode)18。
其中，发光功能层位于像素界定层的开口内，阴极覆盖发光功能层。
当然，上述显示基板还包括其它结构或者膜层，上述显示基板的制作方法还包括其他工艺步骤。这里仅描述与发明点相关的结构或者膜层的制作方法，本领域技术人员可以通过现有技术和公知常识获知OLED显示基板包括的其它结构或者膜层的制作方法。
需要说明的是，本实施例中涉及的显示基板的相关结构可以参考实施例一，这里不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种显示基板，其特征在于，包括衬底以及位于所述衬底之上的多条数据信号线和阵列排布的多个子像素，所述子像素至少与一条所述数据信号线电连接；
所述子像素包括：第一薄膜晶体管、驱动薄膜晶体管、存储电容和发光单元；所述第一薄膜晶体管的第二极、所述驱动薄膜晶体管的栅极和所述存储电容的第一极三者电连接；所述驱动薄膜晶体管的第二极、所述存储电容的第二极和所述发光单元三者电连接；
所述存储电容包括：依次层叠设置在所述衬底之上的第一电容电极、第一介质层、第二电容电极、第二介质层、第三电容电极、第三介质层和第四电容电极；所述第四电容电极在所述衬底上的正投影与所述第三电容电极在所述衬底上的正投影部分交叠；
其中，有源层设置在所述衬底之上、且与所述第一介质层互不交叠；栅极层与所述第二电容电极同层设置；在所述有源层中，位于半导体部两侧且与半导体部相接的导体化部为所述第一薄膜晶体管的漏极；其中，第二电容电极的材料采用金属或金属合金制作；
其中，所述第一电容电极、所述第一介质层和所述第二电容电极形成第一子电容；所述第二电容电极、所述第二介质层和所述第三电容电极形成第二子电容；所述第三电容电极、所述第三介质层和所述第四电容电极形成第三子电容。
2.根据权利要求1所述的显示基板，其特征在于，
所述第四电容电极包括互不连接的第一连接电极和第二连接电极，所述第二电容电极和所述第二连接电极电连接，用作所述存储电容的第一极；所述第一电容电极和所述第三电容电极电连接，用作所述存储电容的第二极；所述第三电容电极还和所述第一连接电极电连接。
3.根据权利要求2所述的显示基板，其特征在于，所述显示基板还包括发光区以及与所述发光区相邻的非发光区；
所述子像素还包括：第二薄膜晶体管，所述第一薄膜晶体管位于所述非发光区，所述第二薄膜晶体管位于所述发光区；所述第二薄膜晶体管的第二极、所述存储电容的第二极、所述发光单元和所述驱动薄膜晶体管的第二极四者电连接；
其中，所述第一连接电极和所述第一薄膜晶体管的第二极电连接，所述第二连接电极和所述第二薄膜晶体管的第二极电连接。
4.根据权利要求1或3所述的显示基板，其特征在于，所述子像素还包括所述有源层、栅绝缘层和所述栅极层；所述栅绝缘层和所述栅极层依次层叠设置在所述有源层之上；所述栅绝缘层与所述第一介质层同层设置。
5.根据权利要求1-3任一项所述的显示基板，其特征在于，所述显示基板还包括发光区以及与所述发光区相邻的非发光区；所述第一子电容、所述第二子电容和所述第三子电容至少位于所述发光区。
6.一种显示面板，其特征在于，包括权利要求1-5任一项所述的显示基板。
7.一种如权利要求1-5任一项所述的显示基板的制备方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底之上形成多条数据信号线和阵列排布的多个子像素，所述子像素至少与一条所述数据信号线电连接；
所述形成阵列排布的多个子像素包括：
形成第一薄膜晶体管、驱动薄膜晶体管、存储电容和发光单元；所述数据信号线与所述第一薄膜晶体管的第一极电连接，所述第一薄膜晶体管的第二极、所述驱动薄膜晶体管的栅极和所述存储电容的第一极三者电连接，所述驱动薄膜晶体管的第二极、所述存储电容的第二极和所述发光单元三者电连接；
所述形成存储电容包括：
依次形成第一电容电极、第一介质层、第二电容电极、第二介质层、第三电容电极、第三介质层和第四电容电极；所述第四电容电极在所述衬底上的正投影与所述第三电容电极在所述衬底上的正投影部分交叠；
其中，有源层设置在所述衬底之上、且与所述第一介质层互不交叠；栅极层与所述第二电容电极同层设置；在所述有源层中，位于半导体部两侧且与半导体部相接的导体化部为所述第一薄膜晶体管的漏极；
其中，所述第一电容电极、所述第一介质层和所述第二电容电极形成第一子电容；所述第二电容电极、所述第二介质层和所述第三电容电极形成第二子电容；所述第三电容电极、所述第三介质层和所述第四电容电极形成第三子电容；
所述第四电容电极包括互不连接的第一连接电极和第二连接电极，形成所述第一连接电极和所述第二连接电极包括：
形成第四电容电极薄膜；
对所述第四电容电极薄膜图案化处理，以形成所述第四电容电极和所述漏极；
对所述第四电容电极图案化处理，同时形成所述第一连接电极和所述第二连接电极；
其中，所述第一连接电极和所述第二连接电极互不连接；所述第二电容电极和所述第二连接电极电连接，用作所述存储电容的第一极；所述第一电容电极和所述第三电容电极电连接，用作所述存储电容的第二极；所述第三电容电极还和所述第一连接电极电连接。
8.根据权利要求7所述的制备方法，其特征在于，所述子像素还包括所述有源层、栅绝缘层和所述栅极层；所述栅绝缘层与所述第一介质层同层设置；
在形成所述第一电容电极之后，所述方法还包括：
形成有源层；
在所述有源层上形成栅绝缘薄膜；
在所述栅绝缘薄膜上形成栅极薄膜；
对所述栅极薄膜图案化处理，同时形成所述栅极层和所述第二电容电极；
其中，所述栅绝缘薄膜覆盖所述有源层。
9.根据权利要求8所述的制备方法，其特征在于，所述形成所述栅极层和所述第二电容电极之后，所述方法还包括：
在所述栅极层和所述第二电容电极上形成第二介质薄膜；
在所述第二介质薄膜上形成所述第三电容电极薄膜；
对所述第三电容电极薄膜图案化处理，形成所述第三电容电极；
对所述栅绝缘薄膜和所述第二介质层薄膜图案化处理，同时形成所述栅绝缘层、所述第一介质层和所述第二介质层。
CN202010724601.2A 2020-07-24 2020-07-24 一种显示基板及其制作方法、显示面板 Active CN111816686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010724601.2A CN111816686B (zh) 2020-07-24 2020-07-24 一种显示基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010724601.2A CN111816686B (zh) 2020-07-24 2020-07-24 一种显示基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN111816686A CN111816686A (zh) 2020-10-23
CN111816686B true CN111816686B (zh) 2023-05-23

Family

ID=72861163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010724601.2A Active CN111816686B (zh) 2020-07-24 2020-07-24 一种显示基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN111816686B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658958B (zh) * 2021-01-28 2023-05-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112909065A (zh) * 2021-02-05 2021-06-04 合肥京东方卓印科技有限公司 阵列基板和显示装置
DE112021005642T5 (de) * 2021-06-22 2023-08-10 Boe Technology Group Co., Ltd. Anzeigegrundplatte und anzeigegerät
CN114203787A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161509A (zh) * 2015-08-06 2015-12-16 友达光电股份有限公司 像素结构
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110416278A (zh) * 2019-08-06 2019-11-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161509A (zh) * 2015-08-06 2015-12-16 友达光电股份有限公司 像素结构
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110416278A (zh) * 2019-08-06 2019-11-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN111816686A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN111816686B (zh) 一种显示基板及其制作方法、显示面板
CN108735792B (zh) 底发射型oled阵列基板及其制作方法、显示面板、显示装置
US7309955B2 (en) Organic electroluminescent display device and fabricating method thereof
US9312319B2 (en) Organic light emitting diode device and method for fabricating the same
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
CN110416278B (zh) 显示基板及其制备方法、显示装置
US11563059B2 (en) Display substrate having auxiliary electrode layer electrically connected to first electrode display apparatus, and method of fabricating display substrate
US11985840B2 (en) Display substrate, manufacturing method thereof and display device
US20140203245A1 (en) Active Matrix Organic Light Emitting Diode Display Having Variable Optical Path Length for Microcavity
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
US11758786B2 (en) Array substrate, fabricating method therefor and display panel
US20170186826A1 (en) Organic light emitting display device and method of fabricating the same
US11930679B2 (en) Array substrate, preparation method therefor, and display device
US11088174B2 (en) Display substrate with gate insulation layers having different thicknesses, manufacturing method of the same and display device
CN110690234A (zh) 显示背板及其制作方法和显示装置
JP2010272447A (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、および電子機器
US11494019B2 (en) Touch display device, touch display panel and manufacturing method thereof
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN210403734U (zh) 一种显示基板、显示装置
US11404515B2 (en) Display substrate and manufacturing method thereof, and display device
CN210429813U (zh) 显示背板和显示装置
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20240147810A1 (en) Display device and manufacturing method thereof
US20230269991A1 (en) Display device
US20240164153A1 (en) Mother substrate for display device and manufacturing method of display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant