CN113658958B - 显示面板及其制备方法 - Google Patents

显示面板及其制备方法 Download PDF

Info

Publication number
CN113658958B
CN113658958B CN202110115161.5A CN202110115161A CN113658958B CN 113658958 B CN113658958 B CN 113658958B CN 202110115161 A CN202110115161 A CN 202110115161A CN 113658958 B CN113658958 B CN 113658958B
Authority
CN
China
Prior art keywords
layer
source
drain electrode
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110115161.5A
Other languages
English (en)
Other versions
CN113658958A (zh
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110115161.5A priority Critical patent/CN113658958B/zh
Priority to PCT/CN2021/079205 priority patent/WO2022160410A1/zh
Publication of CN113658958A publication Critical patent/CN113658958A/zh
Application granted granted Critical
Publication of CN113658958B publication Critical patent/CN113658958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出一种显示面板及其制备方法，所述显示面板包括:基板、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、钝化层以及像素电极。本发明通过将第二源漏电极层以及第一源漏电极层共用一层金属膜层，并去掉传统的栅极顶部ILD层，可以减少膜层及掩膜板使用数量。该结构有利于降低掩膜板数量、缩小薄膜晶体管尺寸以及稳定器件特性优点。本发明的制备方法只需要6道光罩掩膜板工序，大大的减小制备成本。

Description

显示面板及其制备方法
技术领域
本发明涉及显示技术领域，特别是一种显示面板及其制备方法。
背景技术
如图1所示，OLED(Organic Light-Emitting Diode，有机电发光显示)/Micro LED作为电流驱动器件，其需要较大的电流通过能力、较好的器件稳定性、面内Vth均匀性及低漏电流等特性。顶栅自对准氧化物半导体薄膜晶体管(Top Gate IGZO TFT)具有较高的迁移率、较小寄生电容和低漏电流的特性，比较适合作为电流驱动显示电路。对于底发射类显示基板而言，驱动薄膜晶体管的底部最好带有光阻挡层，光阻挡层可以阻挡环境光对薄膜晶体管的特性影响，金属类的遮光层连接到源极之后对驱动薄膜晶体管的输出特性曲线有稳定作用。如图1以及图2所示，现有的技术中，带有遮光层的TG IGZO TFT最少需要8道Mask，制程顺序依次是遮光层(Line Shied Layer，LS)、缓冲层(Buffer)、半导体层(IndiumGallium Zinc Oxide，IGZO)、栅极绝缘层(Gate Insulator，GI)以及栅极(GateElectrode，GE)、绝缘层(Interlayer Dielectric，ILD)、源漏极金属电极(SE，DE)、钝化层(Passivation layer，PV1)以及像素电极(Pixel electrode，PE)该制程需要8张掩膜板，制程较为复杂，成本较高。同时，随着显示器的发展，越来越多的顶部出光的自发光类显示成为主流，对于TFT的遮光也有新的要求。
发明内容
本发明提供一种显示面板，通过将第一源漏电极层与第二源漏电极层共用一层金属膜层，去掉传统的栅极顶部ILD层，可以优化膜层结构，减少膜层及掩膜板使用数量。
本发明提供一种显示面板，包括:基板；第一金属层，设于所述基板上，所述第一金属层包括：第一源漏电极层以及第二源漏电极层，所述第一源漏电极层与所述第二源漏电极层具有一间隙；第一绝缘层，设于所述第一金属层以及所述基板上；半导体层，设于所述第一绝缘层以及所述第一金属层上，所述半导体层包括第一半导体层以及第二半导体层，所述第一半导体层连接所述第一源漏电极层，所述第二半导体层连接所述第二源漏电极层；第二绝缘层，设于所述第一金属层以及所述半导体层上；第二金属层，设于所述第二绝缘层上，所述第二金属层包括第一栅极层以及第二栅极层；钝化层，设于所述第二金属层、所述半导体层以及所述基板上；以及像素电极，设于所述钝化层上，所述像素电极连接所述第一源漏电极层。
进一步地，所述第一源漏电极层与所述第二源漏电极层由同一金属层图案化得到。
进一步地，所述第一半导体层与所述第二半导体层由同一有源层图案化得到。
进一步地，所述第一栅极层与所述第二栅极层由同一金属层图案化得到。
进一步地，所述第一源漏电极层包括：第一源极以及第一漏极，所述第一源极与所述第一漏极之间具有第一间隙；所述第二源漏电极层包括第二源极以及第二漏级；所述第二源极与所述第二漏级之间具有一第二间隙，所述第二源极设于所述第二漏级与所述第一源极之间，所述第二源极与所述第一源极之间具有一第三间隙；所述第一半导体层包括第一沟道区、第一源极连接区以及第一漏级连接区，所述第一源极连接区的一端连接所述第一沟道区的一端，所述第一漏级连接区的一端连接所述第一沟道区的另一端，所述第一源极连接区的另一端连接所述第一源极，所述第一漏级连接区的另一端连接所述第一漏极；所述第二半导体层包括第二沟道区、第二源极连接区以及第二漏级连接区，所述第二源极连接区的一端连接所述第二沟道区的一端，所述第二漏级连接区的一端连接所述第二沟道区的另一端，所述第二源极连接区的另一端连接所述第二源极，所述第二漏级连接区的另一端连接所述第二漏极。
进一步地，所述第一绝缘层包括：第一子绝缘层，设于部分所述第一源极上延伸并覆盖所述第一间隙以及部分所述第一漏级；第二子绝缘层，设于所述第二间隙所对应的基板上，所述第二子绝缘层的一端与所述第二源极具有第一间隔，所述第二子绝缘层的另一端与所述第二漏极具有第二间隔；以及第三子绝缘层，设于所述第三间隙中并覆盖部分所述第一源漏电极层以及部分所述第二源极；所述第一沟道区设于所述第一子绝缘层上，所述第一源极连接区通过所述第一子绝缘层的左侧延伸连接至所述第一源极上，所述第一漏级连接区通过所述第一子绝缘层的右侧延伸至所述第一漏极上；所述第二沟道区设于所述第二子绝缘层上，所述第二源极连接区通过所述第二子绝缘层的左侧以及所述第一间隔延伸至所述第二源极上；所述第二漏级连接通过所述第二子绝缘层的右侧以及所述第二间隔延伸至所述第二漏极上。
进一步地，所述第二绝缘层包括：第一栅极绝缘层，设于所述第一半导体层上；第二栅极绝缘层，设于所述第二半导体层上；以及第三栅极绝缘层，设于所述第一源极上；所述第二金属层还包括：电极层；所述第一栅极层设于所述第一栅极绝缘层上；所述第二栅极层设于所述第二栅极绝缘层上；以及所述电极层设于所述第三栅极绝缘层上，所述电极层、所述第三栅极绝缘层以及所述第一源极形成一存储电容。
进一步地，所述的显示面板还包括：第一金属线；第二金属线，所述第一金属线以及所述第二金属线分别设于所述钝化层上，所述第一金属线、所述第二金属线与所述像素电极同层设置；以及VDD电源走线，设于所述第一金属层中；其中，所述第一金属线的一端贯穿所述钝化层连接所述第一栅极层，所述第一金属线的另一端连接所述第二源漏极层；所述第二金属线的一端贯穿所述钝化层连接所述第一半导体层，所述第二金属线的另一端连接所述VDD电源走线。
本发明另一目的提供一种显示面板的制备方法，包括：提供一基板；形成一第一金属层于所述基板上，所述第一金属层包括：第一源漏电极层以及第二源漏电极层，所述第一源漏电极层与所述第二源漏电极层设有一间隙；形成一第一绝缘层于所述第一金属层以及所述基板上；形成一半导体层于所述第一绝缘层以及所述第一金属层上，所述半导体层包括第一半导体层以及第二半导体层，所述第一半导体层的连接所述第一源漏电极层，所述第二半导体层连接所述第二源漏电极层；形成一第二绝缘层于所述第一金属层以及所述半导体层上；形成一第二金属层于所述第二绝缘层上，所述第二金属层包括第一栅极层以及第二栅极层，所述第一栅极层连接所述第二栅极层；形成一钝化层于所述第二金属层、所述半导体层以及所述基板上；以及形成一像素电极于所述钝化层上，所述像素电极连接所述第一源漏电极层。
进一步地，在所述形成一第一金属层于所述基板上的步骤中，具体包括如下步骤：沉积第一金属材料于所述基板上，以及通过同一光罩图案化得到所述第一源漏电极层以及所述第二源漏电极层；在所述形成一半导体层于所述第一绝缘层以及所述第一金属层上的步骤中，具体包括如下步骤：沉积一有源层材料于所述第一绝缘层以及所述第一金属层上；通过同一光罩图案化得到所述第一半导体层与所述第二半导体层。
本发明的有益效果是：本发明提出一种显示面板及其制备方法，通过将第一源漏电极层与第二源漏电极层共用一层金属膜层，将第一源极当做遮光层，并去掉传统的栅极顶部ILD层，可以减少膜层及掩膜板使用数量。该结构有利于降低掩膜板数量、缩小薄膜晶体管尺寸以及稳定器件特性优点。本发明的制备方法只需要6道光罩掩膜板工序，大大的减小制备成本。
附图说明
下面结合附图和实施例对本发明作进一步的描述。
图1为现有技术的显示面板的剖面图；
图2为本发明提供的显示面板的第一剖面图；
图3为本发明提供的显示面板的第二剖面图；
图4为本发明提供的显示面板的平面图；
图5为本发明提供的显示面板的等效电路图；
图6为本发明提供的显示面板的制备方法的步骤S1的示意图；
图7为本发明提供的显示面板的制备方法的步骤S2的示意图；
图8为本发明提供的显示面板的制备方法的步骤S3的示意图；
图9为本发明提供的显示面板的制备方法的步骤S4的示意图；
图10为本发明提供的显示面板的制备方法的步骤S5的示意图；
图11为本发明提供的显示面板的制备方法的步骤S6的示意图；
图12为本发明提供的显示面板的制备方法的步骤S7的示意图；
图13为本发明提供的显示面板的制备方法的步骤S8的示意图。
具体实施方式
为了更好地理解本发明的内容，下面通过具体的实施例对本发明作进一步说明，但本发明的实施和保护范围不限于此。
以下实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
如图2所示，本发明提供一种显示面板100，包括:基板101、第一金属层110、第一绝缘层104、半导体层105、第二绝缘层106、第二金属层107、钝化层108以及像素电极109。
如图2以及图7所示，所述第一金属层110设于所述基板101。所述第一金属层110包括：第一源漏电极层102以及第二源漏电极层103。
所述第一源漏电极层102与所述第二源漏电极层103间隔设置。所述第一源漏电极层102包括：第一源极1022以及第一漏极1021，所述第一源极1022与所述第一漏极1021之间具有第一间隙201。所述第二源漏电极层103包括第二源极1031以及第二漏级1032；所述第二源极1031与所述第二漏级1032之间具有一第二间隙202，所述第二源极1031设于所述第二漏级1032与所述第一源漏电极层1021之间，所述第二源极1031与所述第一源漏电极层1021之间具有一第三间隙203。
本实施例中的第一源极1022作为遮光层，所述第一源漏电极层102与所述第二源漏电极层103同层设置。所述第二源漏电极层103与所述第一源漏电极层102是通过一道光罩形成。所述第一源漏电极层102、所述第二源漏电极层103所用的材料相同，该材料包括Mo(钼)、CuNb(铌铜化合物)或TiAlTi(铝钛化合物)。进一步地，该材料也可为叠层结构，所述叠层结构包括：Mo/Al(铝)、Mo/Cu(铜)、MoTi(钼钛化合物)/Cu、MoTi/Cu/MoTi、Ti/Cu/Ti、Mo/Cu/IZO(铟锌氧化物)、IZO/Cu/IZO或、Mo/Cu/ITO(氧化铟锡)、Ni(镍)/Cu/Ni、MoTiNi(钼钛镍化合物)/Cu/MoTiNi、MoNi(钼镍化合物)/Cu/MoNi、NiCr(铬镍化合物)/Cu/NiCr、TiNi(钛镍化合物)/Cu/TiNi或(钛铬化合物)TiCr/Cu/TiCr。本发明的A/B结构，即是一叠层结构，A表示其中一层结构所用的金属材料，B表示另一层结构所用的金属材料，A与B的上下关系并没有限定。
如图2以及图8所示，所述第一绝缘层104设于所述第一金属层110以及所述基板101上。所述第一绝缘层104包括：第一子绝缘层1041、第二子绝缘层1042以及第三子绝缘层1043。
所述第一子绝缘层1041设于部分所述第一源极1022上延伸并覆盖所述第一间隙201以及部分所述第一漏级上1021。第二子绝缘层1042设于所述第二间隙302所对应的基板101上，所述第二子绝缘层302的一端与所述第一源极1031具有第一间隔304，所述第二子绝缘层1042的另一端与所述第一漏极1032具有第二间隔305；所述第三子绝缘层1043设于所述第三间隙303中并覆盖部分所述第一源漏电极层1021以及部分所述源极1031。所述第一绝缘层104的膜层材料包括SiOx，SiNx，SiNOx等。
继续参照图2所示，所述半导体层105设于所述第一绝缘层104以及所述第一金属层110上，所述半导体105层包括第一半导体层1051以及第二半导体层1052，所述第一半导体层1051连接所述第一源漏电极层102，所述第二半导体层1052连接所述第二源漏电极层103。所述第一半导体层1051包括第一沟道区1051-1、第一源极连接区1051-2以及第一漏级连接区1051-3，所述第一源极连接区1051-2的一端连接所述第一沟道区1051-1的一端，所述第一漏级连接区1051-3的一端连接所述第一沟道区1051-1的另一端，所述第一源极连接区1051-2的另一端连接所述第一源极1022，所述第一漏级连接区1051-3的另一端连接所述第一漏极1021；所述第二半导体层1052包括第二沟道区1052-1、第二源极连接区1052-2以及第二漏级连接区1052-3，所述第二源极连接区1052-2的一端连接所述第二沟道区1052-1的一端，所述第二漏级连接区1052-3的一端连接所述第二沟道区1052-1的另一端，所述第二源极连接区1052-2的另一端连接所述第二源极1031，所述第二漏级连接区1052-3的另一端连接所述第二漏极1032。
所述第一沟道区1051-1设于所述第一子绝缘层1041上，所述第一源极连接区1051-2通过所述第一子绝缘层1041的左侧延伸至所述第一源极1022的上，所述第一漏级连接区1051-3通过所述第一子绝缘层1041的右侧延伸至所述第一漏极1021的上；所述第二沟道区1052-1设于所述第二子绝缘层1042上，所述第二源极连接区1052-2通过所述第二子绝缘层1042的左侧以及所述第一间隔304延伸至所述源极1031上；所述第二漏级连接区1052-3通过所述第二子绝缘层1042的右侧以及所述第二间隔305延伸至所述第二漏极1032上。
所述半导体层105的材料包括为氧化物半导体或其他类型半导体，所述氧化物半导体的材料包括IGZO(铟镓锌氧化物)、IGTO(铟镓钛氧化物)、IGZTO(铟镓锌钛氧化物)、IGO(铟镓氧化物)、IZO(铟锌氧化物)或AIZO(铝锌氧化物)。
所述第二绝缘层106设于所述第一金属层102以及所述半导体层105上。所述第二绝缘层106包括：第一栅极绝缘层1061、第二栅极绝缘层1062以及第三栅极绝缘层1063。
所述第一栅极绝缘层1061设于所述第一半导体层1051上；所述第二栅极绝缘层1062设于所述第二半导体层1052上。所述第三栅极绝缘层1063设于所述第一源极1022上。
所述第二绝缘层106的膜层材料包括SiOx(氧化硅)或SiNx(氮化硅)。所述第二绝缘层106还可为叠层结构，所述叠层结构的材料包括：Al2O3/SiNx/SiOx或SiOx/SiNx/SiOx。
所述第二金属层107设于所述第二绝缘层106上，所述第二金属107层包括第一栅极层1071、第二栅极层1072以及电极层1073。
所述第一栅极层1071设于所述第一栅极绝缘层1061上；所述第二栅极层1072设于所述第二栅极绝缘层1032上；所述电极层1073设于所述第三栅极绝缘层1063上，所述电极层1073、所述第三栅极绝缘层1063以及所述第一源极1022形成一存储电容。所述第一栅极层1071、所述第一半导体层1051以及所述第一源漏极层1021组成一驱动薄膜晶体管。所述第二栅极层1072、所述第二半导体层1052以及所述第二源漏极层103组成一开关薄膜晶体管。
所述第二金属层107的材料包括Mo(钼)、CuNb(铌铜化合物)或TiAlTi(铝钛化合物)。所述栅极层107可为一叠层结构，所述叠层结构包括：Mo/Al(铝)、Mo/Cu(铜)、MoTi(钼钛化合物)/Cu、MoTi/Cu/MoTi、Ti/Cu/Ti、Mo/Cu/IZO(铟锌氧化物)、IZO/Cu/IZO或、Mo/Cu/ITO(氧化铟锡)、Ni(镍)/Cu/Ni、MoTiNi(钼钛镍化合物)/Cu/MoTiNi、MoNi(钼镍化合物)/Cu/MoNi、NiCr(铬镍化合物)/Cu/NiCr、TiNi(钛镍化合物)/Cu/TiNi或(钛铬化合物)TiCr/Cu/TiCr。
所述钝化层108设于所述第二金属层107、所述半导体层105以及所述基板101上。所述钝化层108设有第一通孔1081、设有第二通孔1082、第三通孔1083、第四通孔1084以及第五通孔1085。
所述第一通孔1081向下延伸至所述第一源极1022的上表面。所述第二通孔1082向下延伸至所述第一栅极子层1071的上表面。所述第三通孔1083向下延伸至所述第二源漏电极层103的源极1031的上表面，所述钝化层108。所述第四通孔1084向下延伸至所述第一半导体层1052的上表面，所述第五通孔1085向下延伸至VDD电源走线121的上表面。
所述钝化层108的膜层材料包括SiOx(氧化硅)、SiNx(氮化硅)或SiNOx(氮氧化硅)。所述钝化层108还可为叠层结构，所述叠层结构的材料包括：SiOx/SiNx。
所述像素电极109设于所述钝化层108上，所述像素电极109连接所述第一源极1022，并通过所述第一源极1022连接驱动薄膜晶体管的第一半导体层1051。所述像素电极109通过所述第一通孔1081连接所述第一源极1022。
所述像素电极109的材料包括：ITO、IZO、或金属类的膜层。所述像素电极109还可为叠层结构，所述叠层结构包括：Mo/Al(铝)、Mo/Cu(铜)、MoTi(钼钛化合物)/Cu、MoTi/Cu/MoTi、Ti/Cu/Ti、Mo/Cu/IZO(铟锌氧化物)、IZO/Cu/IZO或、Mo/Cu/ITO(氧化铟锡)、Ni(镍)/Cu/Ni、MoTiNi(钼钛镍化合物)/Cu/MoTiNi、MoNi(钼镍化合物)/Cu/MoNi、NiCr(铬镍化合物)/Cu/NiCr、TiNi(钛镍化合物)/Cu/TiNi或(钛铬化合物)TiCr/Cu/TiCr。
同时参照图2以及图3所示，在一实施例中，所述显示面板100还包括：第一金属线111、第二金属线114以及所述VDD电源走线121。
所述第一金属线111以及所述第二金属线114分别设于所述钝化层108上，所述第一金属线111、所述第二金属线114与所述像素电极109同层设置。所述第一金属线111、所述第二金属线114与所述像素电极109由一道光罩工艺制备形成，其材料皆为氧化铟锡。所述VDD电源走线121与所述第一源极1022同层设置于所述基板101上。
所述第一金属线111的一端通过所述第二通孔1082连接所述第一栅极层1071。所述第一金属线111的另一端通过所述第三通孔1083连接所述源极1031，进而完成驱动薄膜晶体管与开关薄膜晶体管的连接。所述第二金属线114的一端通过所述第四通孔1084连接所述第一半导体层1052。，所述第二金属线114的另一端通过所述第五通孔1085连接所述VDD电源走线121。
本发明提出一种显示面板100，所述显示面板100应用于顶栅自对准结构金属氧化物薄膜晶体管的，只需要6道光罩掩膜板工序，依次流程为第一金属层(第一源漏电极层(第一源极可作为遮光层)以及第二源漏极层)、第一绝缘层、半导体层(第一半导体层及第二半导体层)、第二绝缘层及栅极层(第一栅极绝缘层及第一栅极、第二栅极绝缘层及第二栅极)、钝化层以及像素电极层。
本发明通过将第一源漏电极层102及第二源漏电极层103共用一层金属膜层，并去掉传统的栅极顶部ILD层，通过这个结构优化可以减少膜层及掩膜板使用数量。该结构有利于降低掩膜板数量、缩小薄膜晶体管尺寸以及稳定器件特性优点。
本发明的半导体层105、第一栅极层1071、源漏极层连接方式存在三种，第一种是驱动薄膜晶体管中第一栅极层1071与开关薄膜晶体管中的源极1031通过第一金属线111形成连接；第二种是驱动薄膜晶体管的第一半导体层1051与第一源漏电极层1021直接连接，第三种是驱动薄膜晶体管的第一半导体层1051与VDD走线通过第二金属线114相连。
如图4所示，具体地，本发明为了更好的理解像素电极109、第一金属线111及第二金属线114的平面位置关系，提供了一实施例的平面图。其中，图2的第一剖面图为图4结构中的AA’虚线处的剖面，图3的第二剖面图为图4结构中的BB’虚线处的剖面。
如图5所示，为本发明等效电路图，该电路包括开关薄膜晶体管T1、驱动薄膜晶体管T2、感应薄膜晶体管T3以及电容C。
所述开关薄膜晶体管T1的栅极连接栅极电压信号Vgate，所述开关薄膜晶体管T1的源极连接数据电压信号Vdata，所述开关薄膜晶体管T1的漏极连接所述电容的第一端。
所述驱动薄膜晶体管T3的栅极连接所述开关薄膜晶体管T1的漏极，所述驱动薄膜晶体管T3的漏极连接高电压源Vdd，所述驱动薄膜晶体管T3的源极分别连接所述电容C的第二端以及一发光二极管的第一端，所述发光二极管的第二端接地。
所述感应薄膜晶体管T3的源极连接所述电容C，所述感应薄膜晶体管T3的漏极连接一感应信号Sensing。
本发明还提供一种显示面板的制备方法，用以制备形成本发明所述的显示面板100，所述显示面板的制备方法包括如下步骤S1～S8。
S1)如图6所示，提供一基板101。
S2)如图7所示，形成一第一金属层110设于所述基板101。所述第一金属层102包括：第一源漏电极层102以及第二源漏电极层103。所述步骤S2具体包括：S201)沉积第一金属材料于所述基板101上；S202)通过同一张光罩图案化得到所述第一源漏电极层102以及所述第二源漏电极层103。所述第一源漏电极层102与所述第二源漏电极层103间隔设置。所述第一源漏电极层102包括：第一源极1022以及第一漏极1021，所述第一源极1022与所述第一漏极1021之间具有第一间隙201。所述第二源漏电极层103包括第二源极1031以及第二漏级1032；所述第二源极1031与所述第二漏级1032之间具有一第二间隙202，所述第二源极1031设于所述第二漏级1032与所述第一源漏电极层102之间，所述第二源极1031与所述第一源漏电极层102之间具有一第三间隙203。第一金属材料包括Mo(钼)、CuNb(铌铜化合物)或TiAlTi(铝钛化合物)。第一金属材料也可为叠层结构，所述叠层结构包括：Mo/Al(铝)、Mo/Cu(铜)、MoTi(钼钛化合物)/Cu、MoTi/Cu/MoTi、Ti/Cu/Ti、Mo/Cu/IZO(铟锌氧化物)、IZO/Cu/IZO或、Mo/Cu/ITO(氧化铟锡)、Ni(镍)/Cu/Ni、MoTiNi(钼钛镍化合物)/Cu/MoTiNi、MoNi(钼镍化合物)/Cu/MoNi、NiCr(铬镍化合物)/Cu/NiCr、TiNi(钛镍化合物)/Cu/TiNi或(钛铬化合物)TiCr/Cu/TiCr。
S3)如图8所示，形成一第一绝缘层104于所述第一金属层110以及所述基板101上，所述第一绝缘层104包括：第一子绝缘层1041、第二子绝缘层1042以及第三子绝缘层1043。具体地，步骤S3具体包括：S301)沉积一膜层材料于所述第一金属层110以及所述基板101上；S302)通过同一光罩图案化后形成所述第一子绝缘层1041、所述第二子绝缘层1042以及所述第三子绝缘层1043。所述第一子绝缘层1041设于部分所述第一源极1022上延伸并覆盖所述第一间隙201以及部分所述第一漏级上。第二子绝缘层1042设于所述第二间隙302所对应的基板上，所述第二子绝缘层302的一端与所述第二源极1031具有第一间隔304，所述第二子绝缘层1042的另一端与所述第二漏极1032具有第二间隔305；所述第三子绝缘层1043设于所述第三间隙303中并覆盖部分所述第一漏极1021以及部分所述第二源极1031。所述第一绝缘层104的膜层材料包括SiOx，SiNx，SiNOx等。
S4)如图9所示，形成一半导体层105于所述第一绝缘层104以及所述第一金属层102上，所述半导体105层包括第一半导体层1051以及第二半导体层1052。具体地，步骤S4包括：S401)沉积有源层材料于所述第一绝缘层104以及所述第一金属层102上；S402)通过同一光罩图案化后形成所述第一半导体层1051以及所述第二半导体层1052。所述第一半导体层1051连接所述第一源漏电极层102，所述第二半导体层1052连接所述第二源漏电极层103。所述第一半导体层1051包括第一沟道区1051-1、第一源极连接区1051-2以及第一漏级连接区1051-3，所述半导体材料包括为氧化物半导体或其他类型半导体，所述氧化物半导体的材料包括IGZO(铟镓锌氧化物)、IGTO(铟镓钛氧化物)、IGZTO(铟镓锌钛氧化物)、IGO(铟镓氧化物)、IZO(铟锌氧化物)或AIZO(铝锌氧化物)。
S5)如图10所示，形成一第二绝缘层106于所述第一金属层102以及所述半导体层105上，所述第二绝缘层106包括：第一栅极绝缘层1061、第二栅极绝缘层1062以及第三栅极绝缘层1063；形成第二金属层107于所述第二绝缘层106上，所述第二金属107层包括第一栅极层1071、第二栅极层1072以及电极层1073。具体地，步骤S5具体包括：S501)沉积一绝缘材料于所述第一金属层102以及所述半导体层105上；S502)沉积一第二金属材料于所述绝缘材料上；S503)通过同一光罩图案化后形成所述第一栅极层1071、所述第二栅极层1072以及所述电极层1073；S504)根据所述第二金属层107的金属图案自对准图案化后形成所述第一栅极绝缘层1061、所述第二栅极绝缘层1062以及所述第三栅极绝缘层1063。S505)并根据所述第二金属层107的金属图案自对准对所述半导体层105进行金属化掺杂处理分别得到第一沟道区1051-1、第一源极连接区1051-2、第一漏级连接区1051-3、第二沟道区1052-1、第二源极连接区1052-2以及第二漏级连接区1052-3，所述第一源极连接区1051-2的一端连接所述第一沟道区1051-1的一端，所述第一漏级连接区1051-3的一端连接所述第一沟道区1051-1的另一端，所述第一源极连接区1051-2的另一端连接所述第一源极1022，所述第一漏级连接区1051-3的另一端连接所述第一漏极1021；所述第二源极连接区1052-2的一端连接所述第二沟道区1052-1的一端，所述第二漏级连接区1052-3的一端连接所述第二沟道区1052-1的另一端，所述第二源极连接区1052-2的另一端连接所述第二源极1031，所述第二漏级连接区1052-3的另一端连接所述第二漏极1032。所述第一沟道区1051-1设于所述第一子绝缘层1041上，所述第一源极连接区1051-2通过所述第一子绝缘层1041的左侧延伸至所述第一源极1022的上，所述第一漏级连接区1051-3通过所述第一子绝缘层1041的右侧延伸至所述第一漏极1021的上；所述第二沟道区1052-1设于所述第二子绝缘层1042上，所述第二源极连接区1052-2通过所述第二子绝缘层1042的左侧以及所述第一间隔304延伸至所述源极1031上；所述第二漏级连接区1052-3通过所述第二子绝缘层1042的右侧以及所述第二间隔305并延伸至所述第二漏极1032上。所述第一栅极绝缘层1061设于所述第一半导体层1051上；所述第二栅极绝缘层1062设于所述第二半导体层1052上。所述第三栅极绝缘层1063设于所述第一源极1022上。所述第二绝缘层106的绝缘材料包括SiOx(氧化硅)或SiNx(氮化硅)。所述第二绝缘层106的绝缘材料还可为叠层结构，所述叠层结构的材料包括：Al2O3/SiNx/SiOx或SiOx/SiNx/SiOx。所述第一栅极层1071设于所述第一栅极绝缘层1061上；所述第二栅极层1072设于所述第二栅极绝缘层1032上；所述电极层1073设于所述第三栅极绝缘层1063上，所述电极层1073、所述第三栅极绝缘层1063以及所述第一源极1022形成一存储电容。所述第一栅极层1071、所述第一半导体层1051以及所述第一源漏极层1021组成一驱动薄膜晶体管。所述第二栅极层1072、所述第二半导体层1052以及所述第二源漏极层103组成一开关薄膜晶体管。所述第二金属材料包括Mo(钼)、CuNb(铌铜化合物)或TiAlTi(铝钛化合物)。所述第二金属材料可为一叠层结构，所述叠层结构包括：Mo/Al(铝)、Mo/Cu(铜)、MoTi(钼钛化合物)/Cu、MoTi/Cu/MoTi、Ti/Cu/Ti、Mo/Cu/IZO(铟锌氧化物)、IZO/Cu/IZO或、Mo/Cu/ITO(氧化铟锡)、Ni(镍)/Cu/Ni、MoTiNi(钼钛镍化合物)/Cu/MoTiNi、MoNi(钼镍化合物)/Cu/MoNi、NiCr(铬镍化合物)/Cu/NiCr、TiNi(钛镍化合物)/Cu/TiNi或(钛铬化合物)TiCr/Cu/TiCr。
S6)如图11所示，形成一钝化层108于所述第二金属层107及所述半导体层105以及所述基板101上。具体地，步骤S7具体包括如下步骤S601～S602。S601)沉积一膜层材料于所述第二金属层107、所述半导体层105以及所述基板101上形成所述钝化层108。所述钝化层108的膜层材料包括SiOx(氧化硅)、SiNx(氮化硅)或SiNOx(氮氧化硅)。所述钝化层108还可为叠层结构，所述叠层结构的材料包括：SiOx/SiNx。S602、继续参照图11所示，在所述钝化层108上开设第一通孔1081、第二通孔1082、第三通孔1083。所述第一通孔1081向下延伸至所述第一源极1022的上表面。所述第二通孔1082向下延伸至所述第一栅极子层1071的上表面。所述第三通孔1083向下延伸至所述源漏电极层103的上表面。
S7)参照图12所示，形成一像素电极109于所述钝化层108上，所述像素电极109连接所述第一源极1022。具体地，步骤S8包括：S701)沉积一电极材料于所述钝化层108上；S702)通过同一光罩图案化形成所述像素电极109以及第一金属线111。所述像素电极109通过所述第一通孔1081连接所述第一源极1022。所述第一金属线111的一端通过所述第二通孔1082连接所述第一栅极子层1071，所述第一金属线111的另一端通过所述第三通孔1083连接所述第二源漏电极层103。所述第二金属线114的一端通过所述第四通孔1084连接所述第一半导体层1052。
所述电极材料包括：ITO、IZO、或金属类的膜层。所述像素电极109还可为叠层结构，所述叠层结构包括：Mo/Al(铝)、Mo/Cu(铜)、MoTi(钼钛化合物)/Cu、MoTi/Cu/MoTi、Ti/Cu/Ti、Mo/Cu/IZO(铟锌氧化物)、IZO/Cu/IZO或、Mo/Cu/ITO(氧化铟锡)、Ni(镍)/Cu/Ni、MoTiNi(钼钛镍化合物)/Cu/MoTiNi、MoNi(钼镍化合物)/Cu/MoNi、NiCr(铬镍化合物)/Cu/NiCr、TiNi(钛镍化合物)/Cu/TiNi或(钛铬化合物)TiCr/Cu/TiCr。
S8)参照图13所示，沉积一保护层131于所述基板101的上方。
本发明提出一种显示面板制备方法，所述显示面板应用于顶栅自对准结构金属氧化物薄膜晶体管的，只需要7道光罩掩膜板工序，依次流程为第一金属层(第一源漏电极层(第一源极作为遮光层)以及第二源漏极层)、第一绝缘层、半导体层(第一半导体层及第二半导体层)、第二绝缘层及栅极层(第一栅极绝缘层及第一栅极、第二栅极绝缘层及第二栅极)、钝化层以及像素电极层。
本发明通过将第一源极当作遮光层，去掉传统的栅极顶部ILD层，通过这个结构优化可以减少膜层及掩膜板使用数量。该结构有利于降低掩膜板数量、缩小薄膜晶体管尺寸以及稳定器件特性优点。
应当指出，对于经充分说明的本发明来说，还可具有多种变换及改型的实施方案，并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明，而不是对本发明的限制。总之，本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见的变换或替代以及改型。

Claims (10)

1.一种显示面板，其特征在于，包括:
基板；
第一金属层，设于所述基板上，所述第一金属层包括：第一源漏电极层以及第二源漏电极层，所述第一源漏电极层与所述第二源漏电极层具有一间隙；
第一绝缘层，设于所述第一金属层以及所述基板上；
半导体层，设于所述第一绝缘层以及所述第一金属层上，所述半导体层包括第一半导体层以及第二半导体层，所述第一半导体层连接所述第一源漏电极层，所述第二半导体层连接所述第二源漏电极层；
第二绝缘层，设于所述第一金属层以及所述半导体层上；
第二金属层，设于所述第二绝缘层上，所述第二金属层包括第一栅极层以及第二栅极层；
钝化层，设于所述第二金属层、所述半导体层以及所述基板上；以及
像素电极，设于所述钝化层上，所述像素电极连接所述第一源漏电极层；
其中，所述钝化层的表面呈高低起伏地形，所述像素电极位于所述钝化层的高低起伏地形的低凹处；设置在所述基板上的所述第一绝缘层与所述第二源漏电极层之间具有间隙，部分所述第二半导体层设置在所述第一绝缘层与所述第二源漏电极层之间的间隙内，并覆盖所述第二源漏电极层的侧面。
2.根据权利要求1所述的显示面板，其特征在于，
所述第一源漏电极层与所述第二源漏电极层由同一金属层图案化得到。
3.根据权利要求1所述的显示面板，其特征在于，
所述第一半导体层与所述第二半导体层由同一有源层图案化得到。
4.根据权利要求1所述的显示面板，其特征在于，
所述第一栅极层与所述第二栅极层由同一金属层图案化得到。
5.根据权利要求1所述的显示面板，其特征在于，
所述第一源漏电极层包括：第一源极以及第一漏极，所述第一源极与所述第一漏极之间具有第一间隙；
所述第二源漏电极层包括第二源极以及第二漏极；所述第二源极与所述第二漏极之间具有一第二间隙，所述第二源极设于所述第二漏极与所述第一源极之间，所述第二源极与所述第一源极之间具有一第三间隙；
所述第一半导体层包括第一沟道区、第一源极连接区以及第一漏极连接区，所述第一源极连接区的一端连接所述第一沟道区的一端，所述第一漏极连接区的一端连接所述第一沟道区的另一端，所述第一源极连接区的另一端连接所述第一源极，所述第一漏极连接区的另一端连接所述第一漏极；
所述第二半导体层包括第二沟道区、第二源极连接区以及第二漏极连接区，所述第二源极连接区的一端连接所述第二沟道区的一端，所述第二漏极连接区的一端连接所述第二沟道区的另一端，所述第二源极连接区的另一端连接所述第二源极，所述第二漏极连接区的另一端连接所述第二漏极。
6.根据权利要求5所述的显示面板，其特征在于，
所述第一绝缘层包括：第一子绝缘层，设于部分所述第一源极上延伸并覆盖所述第一间隙以及部分所述第一漏极；
第二子绝缘层，设于所述第二间隙所对应的基板上，所述第二子绝缘层的一端与所述第二源极具有第一间隔，所述第二子绝缘层的另一端与所述第二漏极具有第二间隔；以及第三子绝缘层，设于所述第三间隙中并覆盖部分所述第一源漏电极层以及部分所述第二源极；
所述第一沟道区设于所述第一子绝缘层上，所述第一源极连接区通过所述第一子绝缘层的左侧延伸连接至所述第一源极上，所述第一漏极连接区通过所述第一子绝缘层的右侧延伸至所述第一漏极上；
所述第二沟道区设于所述第二子绝缘层上，所述第二源极连接区通过所述第二子绝缘层的左侧以及所述第一间隔延伸至所述第二源极上；所述第二漏极连接通过所述第二子绝缘层的右侧以及所述第二间隔延伸至所述第二漏极上。
7.根据权利要求6所述的显示面板，其特征在于，
所述第二绝缘层包括：
第一栅极绝缘层，设于所述第一半导体层上；
第二栅极绝缘层，设于所述第二半导体层上；以及
第三栅极绝缘层，设于所述第一源极上；
所述第二金属层还包括：电极层；
所述第一栅极层设于所述第一栅极绝缘层上；
所述第二栅极层设于所述第二栅极绝缘层上；以及
所述电极层设于所述第三栅极绝缘层上，所述电极层、所述第三栅极绝缘层以及所述第一源极形成一存储电容。
8.根据权利要求1所述的显示面板，其特征在于，还包括：
第一金属线；
第二金属线，所述第一金属线以及所述第二金属线分别设于所述钝化层上，所述第一金属线、所述第二金属线与所述像素电极同层设置；以及
VDD电源走线，设于所述第一金属层中；
其中，所述第一金属线的一端贯穿所述钝化层连接所述第一栅极层，所述第一金属线的另一端连接所述第二源漏电极层；
所述第二金属线的一端贯穿所述钝化层连接所述第一半导体层，所述第二金属线的另一端连接所述VDD电源走线。
9.一种显示面板的制备方法，其特征在于，包括：
提供一基板；
形成一第一金属层于所述基板上，所述第一金属层包括：第一源漏电极层以及第二源漏电极层，所述第一源漏电极层与所述第二源漏电极层设有一间隙；
形成一第一绝缘层于所述第一金属层以及所述基板上，设置在所述基板上的所述第一绝缘层与所述第二源漏电极层之间具有间隙；
形成一半导体层于所述第一绝缘层以及所述第一金属层上，所述半导体层包括第一半导体层以及第二半导体层，所述第一半导体层的连接所述第一源漏电极层，所述第二半导体层连接所述第二源漏电极层，且部分所述第二半导体层设置在所述第一绝缘层与所述第二源漏电极层之间的间隙内，并覆盖所述第二源漏电极层的侧面；
形成一第二绝缘层于所述第一金属层以及所述半导体层上；形成一第二金属层于所述第二绝缘层上，所述第二金属层包括第一栅极层以及第二栅极层，所述第一栅极层连接所述第二栅极层；
形成一钝化层于所述第二金属层、所述半导体层以及所述基板上，所述钝化层的表面呈高低起伏地形；以及
形成一像素电极于所述钝化层上，所述像素电极连接所述第一源漏电极层，所述像素电极位于所述钝化层的高低起伏地形的低凹处。
10.根据权利要求9所述的显示面板的制备方法，其特征在于，
在所述形成一第一金属层于所述基板上的步骤中，具体包括如下步骤：
沉积第一金属材料于所述基板上，以及
通过同一光罩图案化得到所述第一源漏电极层以及所述第二源漏电极层；
在所述形成一半导体层于所述第一绝缘层以及所述第一金属层上的步骤中，具体包括如下步骤：
沉积一有源层材料于所述第一绝缘层以及所述第一金属层上；
通过同一光罩图案化得到所述第一半导体层与所述第二半导体层。
CN202110115161.5A 2021-01-28 2021-01-28 显示面板及其制备方法 Active CN113658958B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110115161.5A CN113658958B (zh) 2021-01-28 2021-01-28 显示面板及其制备方法
PCT/CN2021/079205 WO2022160410A1 (zh) 2021-01-28 2021-03-05 显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110115161.5A CN113658958B (zh) 2021-01-28 2021-01-28 显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN113658958A CN113658958A (zh) 2021-11-16
CN113658958B true CN113658958B (zh) 2023-05-05

Family

ID=78488865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110115161.5A Active CN113658958B (zh) 2021-01-28 2021-01-28 显示面板及其制备方法

Country Status (2)

Country Link
CN (1) CN113658958B (zh)
WO (1) WO2022160410A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745985A (zh) * 2013-12-27 2014-04-23 京东方科技集团股份有限公司 一种有源矩阵有机发光二极管显示基板、显示装置
CN110190072A (zh) * 2019-06-20 2019-08-30 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN111312731A (zh) * 2020-02-28 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN111816686A (zh) * 2020-07-24 2020-10-23 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303140B1 (ko) * 1998-12-12 2002-05-13 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR102132181B1 (ko) * 2013-12-31 2020-07-10 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 제조 방법
CN110085603A (zh) * 2019-04-30 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板及制作方法
CN111710726B (zh) * 2020-06-12 2021-10-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745985A (zh) * 2013-12-27 2014-04-23 京东方科技集团股份有限公司 一种有源矩阵有机发光二极管显示基板、显示装置
CN110190072A (zh) * 2019-06-20 2019-08-30 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN111312731A (zh) * 2020-02-28 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN111816686A (zh) * 2020-07-24 2020-10-23 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板

Also Published As

Publication number Publication date
WO2022160410A1 (zh) 2022-08-04
CN113658958A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US20200219770A1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN107331669B (zh) Tft驱动背板的制作方法
KR101065407B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11075221B2 (en) Thin-film transistor substrate having overlapping thin-film transistor
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN111341814A (zh) 显示面板及显示面板的制作方法
KR102040011B1 (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
WO2016004668A1 (zh) 具有存储电容的tft基板的制作方法及该tft基板
WO2017206243A1 (zh) Amoled像素驱动电路的制作方法
KR20160004843A (ko) 유기 발광 표시 장치 및 그 제조 방법
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
KR20160073923A (ko) 박막트랜지스터 어레이 기판
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
WO2018049744A1 (zh) Amoled像素驱动电路的制作方法
US9117846B2 (en) Method of manufacturing oxide thin film transistor
US20210091233A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display apparatus including the thin film transistor
US11973089B2 (en) Display apparatus
WO2018023955A1 (zh) Oled显示装置的阵列基板及其制造方法
US11587997B2 (en) Display apparatus
CN113658958B (zh) 显示面板及其制备方法
US11678530B2 (en) Display substrate and preparation method thereof, and display apparatus
CN106920814A (zh) Oled像素版图以及oled器件的制造方法
CN106030821A (zh) 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件
TWI775153B (zh) 薄膜電晶體、製造薄膜電晶體的方法及包含薄膜電晶體的顯示設備

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant