CN110190072A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN110190072A
CN110190072A CN201910536367.8A CN201910536367A CN110190072A CN 110190072 A CN110190072 A CN 110190072A CN 201910536367 A CN201910536367 A CN 201910536367A CN 110190072 A CN110190072 A CN 110190072A
Authority
CN
China
Prior art keywords
line
line segment
switch transistor
grid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910536367.8A
Other languages
English (en)
Other versions
CN110190072B (zh
Inventor
刘宁
宋威
胡迎宾
王庆贺
张沣
刘冲冲
周斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910536367.8A priority Critical patent/CN110190072B/zh
Publication of CN110190072A publication Critical patent/CN110190072A/zh
Priority to US17/283,425 priority patent/US20210343757A1/en
Priority to PCT/CN2020/097025 priority patent/WO2020253813A1/zh
Application granted granted Critical
Publication of CN110190072B publication Critical patent/CN110190072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示面板，涉及显示技术领域，可提升产品良率。一种阵列基板，包括衬底、设置于衬底上且位于每个亚像素区的像素电路；像素电路包括第一开关晶体管，第一开关晶体管为顶栅型薄膜晶体管，第一开关晶体管的栅极与栅线同层同材料且电连接，第一开关晶体管的源极与数据线电连接；每根数据线均包括多个沿数据线延伸方向上设置的第一线段，第一线段与所述栅线无交叠，第一线段与第一开关晶体管的源极和漏极同层同材料；每根数据线还包括设置于每根数据线与栅线交叠位置处的第二线段，沿数据线延伸方向上，任意相邻第一线段之间通过第二线段电连接；其中，第二线段设置于衬底与栅线之间。

Description

阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是目前显示装置中的主要开关元件，直接关系到高性能显示装置的发展方向。其中，顶栅型薄膜晶体管具有短沟道的特点，能够有效提升开态电流，并降低功耗，从而显著提升显示效果，因此越来越受到人们的关注。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板，可提升产品良率。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括：衬底、设置于所述衬底上且位于每个亚像素区的像素电路；所述像素电路包括第一开关晶体管，所述第一开关晶体管为顶栅型薄膜晶体管，且所述第一开关晶体管的栅极与栅线同层同材料且电连接，所述第一开关晶体管的源极与数据线电连接；每根所述数据线均包括多个沿所述数据线延伸方向上设置的第一线段，所述第一线段与所述栅线无交叠，所述第一线段与所述第一开关晶体管的源极和漏极同层同材料；每根所述数据线还包括设置于该数据线与所述栅线交叠位置处的第二线段，沿所述数据线延伸方向上，任意相邻所述第一线段之间通过所述第二线段电连接；其中，所述第二线段设置于所述衬底与所述栅线之间。
可选的，所述第二线段的宽度大于所述第一线段的宽度。
可选的，上述的阵列基板还包括：设置于所述第一开关晶体管靠近所述衬底一侧的第一金属遮光图案，所述第一金属遮光图案在所述衬底上的正投影覆盖所述第一开关晶体管的有源层的正投影；所述第二线段与所述第一金属遮光图案同层同材料，且相互绝缘。
可选的，所述第一开关晶体管的源极和漏极中的其中一极与所述第一金属遮光图案电连接。
可选的，所述像素电路还包括一个驱动晶体管；所述驱动晶体管为顶栅型薄膜晶体管；上述的阵列基板还包括：设置于每个亚像素区的像素电极；所述像素电路仅包括一个所述第一开关晶体管，所述第一开关晶体管的漏极与所述像素电极电连接；其中，所述像素电极设置于所述漏极远离所述衬底的一侧。
可选的，所述像素电路还包括一个驱动晶体管；所述驱动晶体管为顶栅型薄膜晶体管；所述阵列基板还包括：设置于所述驱动晶体管靠近所述衬底一侧的第二金属遮光图案、以及设置于每个亚像素区的发光器件；所述第二金属遮光图案在所述衬底上的正投影覆盖所述驱动晶体管的有源层的正投影；所述第二金属遮光图案与第一金属遮光图案同层同材料，且相互绝缘；所述驱动晶体管的漏极与所述发光器件的阳极电连接。
可选的，所述驱动晶体管的源极与电源线电连接；所述电源线与所述数据线平行；每根所述电源线均包括多个沿所述电源线延伸方向上设置的第三线段，所述第三线段与所述栅线无交叠，所述第三线段与所述第一线段同层同材料；每根所述电源线还包括设置于该电源线与所述栅线交叠位置处的第四线段，所述第四线段与所述第二线段同层同材料，且相互绝缘；沿所述电源线延伸方向上，任意相邻所述第三线段之间通过所述第四线段电连接。
第二方面，提供一种显示面板，包括上述的阵列基板。
第三方面，提供一种阵列基板的制备方法，包括：在衬底上待形成栅线和数据线的交叠位置处形成第二线段，所述第二线段沿第一方向延伸，所述第一方向与待形成所述数据线的方向平行；在形成有所述第二线段的衬底上形成缓冲层；在所述缓冲层上且位于每个亚像素区形成像素电路，所述像素电路包括第一开关晶体管，所述第一开关晶体管为顶栅型薄膜晶体管；所述第一开关晶体管包括依次形成于所述衬底上的有源层、栅绝缘层、栅极、层间绝缘层、源极和漏极，所述第一开关晶体管的源极和漏极通过贯穿所述层间绝缘层上的第一过孔与所述第一开关晶体管的有源层接触；在形成所述第一开关晶体管的栅极时，同步形成与该栅极电连接的栅线；在形成所述第一开关晶体管的源极和漏极时，同步形成多列第一线段，每列包括间隔的多个所述第一线段，所述第一线段均沿所述第一方向延伸，且所述第一线段与所述栅线无交叠；在每列中任意相邻所述第一线段通过贯穿所述层间绝缘层和所述缓冲层的第二过孔与所述第二线段电连接；其中，每列中电连接的所有所述第一线段和所有所述第二线段构成所述数据线。
可选的，上述的阵列基板的制备方法还包括：在形成所述第二线段时，同步形成位于每个所述第一开关晶体管靠近所述衬底一侧的第一金属遮光图；所述第一金属遮光图案在所述衬底上的正投影覆盖所述第一开关晶体管的有源层的正投影；所述第二线段与所述第一金属遮光图案同层同材料，且相互绝缘。
可选的，在形成所述层间绝缘层时，还形成贯穿所述层间绝缘层和所述缓冲层的第三过孔，所述第一开关晶体管的源极和漏极中的其中一极通过所述第三过孔与第一金属遮光图案电连接。
本发明实施例提供一种阵列基板及其制备方法、显示面板，阵列基板中的每根数据线均包括多个沿数据线延伸方向上设置的第一线段、以及设置于每根数据线与栅线交叠位置处的第二线段，第一线段与栅线无交叠，沿数据线延伸方向上任意相邻第一线段之间通过第二线段电连接，第二线段设置于衬底与栅线之间，且与栅线绝缘，从而使得数据线从栅线的下方通过，不会上跨栅线。相比于每根未分段的数据线在栅线交叠的位置处存在一定的段差，本发明中的数据线在与栅线交叠的位置处从栅线与衬底之间通过，能够有效地避免栅线厚度过大或者膜层的颗粒而使得位于栅线上的膜层出现较大的段差，影响数据线的均匀性，导致DGS不良的问题，从而降低了DGS不良的发生率，提升了产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的俯视示意图；
图2为本发明实施例提供的一种亚像素的结构示意图；
图3为本发明实施例提供的另一种亚像素的结构示意图；
图4为本发明实施例提供的一种阵列基板的俯视示意图；
图5为图4的阵列基板沿B-B’方向的剖视示意图；
图6为本发明实施例提供的另一种阵列基板的俯视示意图；
图7为图6的阵列基板沿D-D’方向的剖视示意图；
图8为相关技术中的一种阵列基板的俯视示意图；
图9为图8的阵列基板沿C-C’方向的剖视示意图；
图10为本发明实施例提供的又一种阵列基板的结构示意图；
图11为本发明实施例提供的又一种阵列基板的结构示意图；
图12为本发明实施例提供的又一种阵列基板的结构示意图；
图13为图12的阵列基板沿E-E’方向的剖视示意图；
图14为本发明实施例提供的又一种阵列基板的结构示意图；
图15为图14的阵列基板沿F-F’方向的剖视示意图；
图16为本发明实施例提供的一种阵列基板的制备方法的流程图；
图17为本发明实施例提供的另一种阵列基板的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供一种显示面板，该显示面板具有显示区(activearea，简称AA区)和周边区S，周边区S例如围绕AA区一圈设置。上述AA区中包括多个亚像素区P，每个亚像素区P设置一个亚像素；该多个亚像素区P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。
图1中以上述多个亚像素呈阵列形式排列为例进行的说明。在此情况下，沿水平方向X排列成一排的亚像素称为同一行亚像素，沿竖直方向Y排列成一排的亚像素称为同一列亚像素。
在此基础上，可选的，同一行亚像素可以与一根栅线1连接，同一列亚像素可以与一根数据线2连接。
可选的，上述显示面板为液晶显示面板，在此情况下，如图2所示，每个亚像素区P设置有像素电路30、像素电极50和公共电极60。其中，像素电路30包括第一开关晶体管，该第一开关晶体管的栅极与栅线1连接，源极与数据线2连接，漏极与像素电极50连接。像素电极50和公共电极60用于在各自施加电压的作用下，驱动位于该亚像素区P的液晶分子层70的液晶分子偏转。需要说明的是，图2仅为示意，公共电极60可与像素电极50设置在液晶层70的同侧。
在此基础上，每个亚像素区P还可以设置彩色滤光图案。
可选的，上述显示面板为自发光型显示面板，在此情况下，如图3所示，每个亚像素区P设置有像素电路30和发光器件40。像素电路30至少包括一个第一开关晶体管和一个驱动晶体管、以及电容(Capacitance，简称C)。例如，如图6所示，像素电路30可以是由一个第一开关晶体管31、一个驱动晶体管32和一个电容33构成的2T1C结构的像素电路。当然，像素电路30还可以是由一个第一开关晶体管、至少一个第二开关晶体管、一个驱动晶体管和至少一个电容构成。
上述发光器件40包括阴极45和阳极41，以及位于阴极45和阳极41之间的发光功能层。其中，如图3所示，发光功能层例如可以包括有机发光层43、位于有机发光层43和阳极41之间的空穴传输层42、位于有机发光层43和阴极45之间的电子传输层44。当然，根据需要在一些实施例中，还可以在空穴传输层42和阳极41之间设置空穴注入层，可以在电子传输层44和阴极45之间设置电子注入层。
需要说明的是，图3仅为示意图，并未示出像素电路30与发光器件40的连接关系(实际中可以根据需要选择合适的像素电路30)。
在此基础上，可选的，在发光器件40发白色光的情况下，每个亚像素区P中还设置有彩色滤光图案。其中，在发光器件40为顶发射型发光器件的情况下，彩色滤光图案位于发光器件40远离像素电路30的一侧；在发光器件40为底发射型发光器件的情况下，彩色滤光图案位于发光器件40靠近像素电路30的一侧。
不管显示面板是哪种类型的显示面板，其均包括阵列基板。如图4-图7所示，本发明实施例提供一种阵列基板，包括：衬底10、设置于衬底10上且位于每个亚像素区P的像素电路30；像素电路30包括第一开关晶体管31，该第一开关晶体管31为顶栅型薄膜晶体管，且第一开关晶体管31的栅极311与栅线1同层同材料且电连接，该第一开关晶体管31的源极312与数据线2电连接。
第一开关晶体管31除包括栅极311、源极312外，还包括位于衬底10靠近栅极311一侧的有源层314、位于有源层314和栅极311之间的栅绝缘层315、位于栅极311和源极312之间的层间绝缘层15、以及与源极312同层同材料的漏极313。有源层314在衬底10上的正投影覆盖栅极311在衬底10上的正投影；源极312和漏极313分别至少通过层间绝缘层15上的过孔81，与有源层314接触。
如图4-图7所示，每根数据线2均包括多个沿数据线2延伸方向上设置的第一线段21，第一线段21与栅线1无交叠，第一线段21与第一开关晶体管31的源极312和漏极313同层同材料；每根数据线2还包括设置于该数据线2与栅线1交叠位置处的第二线段22，沿数据线2的延伸方向上，任意相邻第一线段21之间通过第二线段22电连接；其中，第二线段22设置于衬底10与栅线1之间。
可以理解的是，该第一开关晶体管31的栅极311与栅线1同层同材料，在工艺上，第一开关晶体管31的栅极311与栅线1同步形成。第一线段21与第一开关晶体管31的源极312和漏极313同层同材料，在工艺上，第一线段21与第一开关晶体管31的源极312和漏极313同步形成。
示例的，第一开关晶体管31的栅极311和栅线1的材料可以选自铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)和钨(W)的金属单质以及这些金属单质构成的金属合金。第一线段21与第一开关晶体管的源极312和漏极313的材料均可以采用包括铜(Cu)或铝(Al)等金属单质。
本领域技术人员明白，第二线段22与栅线1绝缘。
由于显示面板的尺寸增大，栅线1和数据线2的长度也会相应变大，导致信号传输距离增大，产生压降。为了解决这个问题，一般会选用具有较高的导电率的材料来形成栅线1和数据线2，从而减小压降。同时，为了提高开口率，栅线1和数据线2的宽度会相对较窄，但为了降低栅线1和数据线2的电阻，又会增加栅线1和数据线2的厚度。
基于此，相对于每根数据线2为一体结构，即数据线2未分段，整条数据线2同层同材料。如图8-图9所示，在数据线2位于栅线1远离衬底10的一侧的情况下，由于栅线1的厚度相对较大，在工艺上当在栅线1上方形成位于栅线1与数据线2之间的绝缘层时，该绝缘层会在栅线1位置处存在一定的段差，使得绝缘层不均匀，影响绝缘层对栅线1的覆盖率。在此基础上，当在该绝缘层上方形成数据线2时，一方面，数据线2存在断线的风险；另一方面，数据线2在与栅线1交叠的位置处也会相应的存在一定的段差，影响数据线2的均匀性，这样在通电后，很容易因ESD(Electro-Static Discharge，静电放电)导致栅线1中的金属粒子发生漂移，从而使得数据线2在与栅线1交叠的位置处容易发生DGS(Data Gate Short，数据线栅线短路)不良。此外，由于工艺条件限制，位于栅线1与衬底10之间的膜层中存在颗粒，使得栅线1会发生凸起，表面不均匀，影响位于栅线1上方的数据线2的均匀性，从而使得数据线2与栅线1在交叠的位置处容易发生DGS不良，影响产品良率。
本发明实施例中的每根数据线2均包括多个沿数据线2延伸方向上设置的第一线段21、以及设置于每根数据线2与栅线1交叠位置处的第二线段22，第一线段21与栅线1无交叠，沿数据线2延伸方向上任意相邻第一线段21之间通过第二线段22电连接，第二线段22设置于衬底10与栅线1之间，且与栅线1绝缘，从而使得数据线2从栅线1的下方通过，不会上跨栅线1。相比于每根未分段的数据线2在栅线1交叠的位置处存在一定的段差，本发明中的数据线2在与栅线1交叠的位置处从栅线1与衬底10之间通过，能够有效地避免栅线1厚度过大或者膜层的颗粒而使得位于栅线1上的膜层出现较大的段差，影响数据线2的均匀性，导致DGS不良的问题，从而降低了DGS不良的发生率，提升了产品良率。
可选的，如图4和图6所示，第二线段22的宽度大于第一线段21的宽度。这样，可以保证第一线段21和第二线段22电连接的良率。
可选的，如图5和图7所示，上述的阵列基板还包括：设置于每个第一开关晶体管31靠近衬底10一侧的第一金属遮光图案12，第一金属遮光图案12在衬底10上的正投影覆盖第一开关晶体管31的有源层314的正投影；第二线段22与第一金属遮光图案12同层同材料，且相互绝缘。
可以理解的是，第二线段22与第一金属遮光图案12同层同材料，在工艺上，第二线段22与第一金属遮光图案12同步形成。
其中，第二线段22与第一金属遮光图案12的材料均为例如包括钼、铝等金属材料，具有遮光效果。
示例的，有源层314的材料为例如包括氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锡锌(ITZO)、氧化铝锌(AlZnO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物。
可选的，第一开关晶体管31的源极312和漏极313中的其中一极与第一金属遮光图案12电连接。
即，如图10所示，第一开关晶体管31的源极312与第一金属遮光图案12电连接，或者，如图11所示，第一开关晶体管31的源极313与第一金属遮光图案12电连接。
由于第一开关晶体管31的源极312和漏极313中的其中一极与金属遮光图案12电连接的同时，还与第一开关晶体管31的有源层314接触，因此可以将金属遮光图案12的感应电荷传导出去，避免金属遮光图案12感生电荷对第一开关晶体管31的影响，并且，让第一开关晶体管31的有源层314、源极312和漏极313处于同一电势，从而提升第一开关晶体管31的稳定性，改善第一开关晶体管31的电学性能。
需要说明的是，当像素电路30包括至少一个第二开关晶体管，且第二开关晶体管为顶栅型薄膜晶体管的情况下，第二开关晶体管具有与上述第一晶体管31相同的结构，在此不再赘述。
可以理解的是，在像素电路30包括至少一个第二开关晶体管的情况下，第二开关晶体管和衬底10之间还设置有第三金属遮光图案，第三金属遮光图案在衬底10上的正投影覆盖第二开关晶体管的有源层的正投影，第三金属遮光图案与第一金属遮光图案12同层同材料，且相互绝缘。
可选的，像素电路30仅包括一个第一开关晶体管31，如图12-图13所示，上述的阵列基板还包括：设置于每个亚像素区P的像素电极50；第一开关晶体管31的漏极313与像素电极50电连接；其中，像素电极50设置于第一开关晶体管31的漏极313远离衬底10的一侧。
示例的，像素电极50的材料可以为氧化铟锡(ITO)。
像素电极50与第一开关晶体管31的漏极313之间可以设置钝化层34和有机绝缘层35，使得像素电极50与第一开关晶体管31的漏极313相互绝缘。像素电极50可以通过贯穿有机绝缘层35和钝化层34的过孔与第一开关晶体管31的漏极313电连接。
示例的，钝化层34的材料可以采用包括氮化硅等无机材料。有机绝缘层35的材料可以采用包括亚克力等有机材料。
可选的，如图14-图15所示，像素电路30还包括一个驱动晶体管32，驱动晶体管32为顶栅型薄膜晶体管；上述的阵列基板还包括：设置于驱动晶体管32靠近衬底10一侧的第二金属遮光图案13、以及设置于每个亚像素区P的发光器件40；第二金属遮光图案13在衬底10上的正投影覆盖驱动晶体管32的有源层324的正投影；第二金属遮光图案13与第一金属遮光图案12同层同材料，且相互绝缘；驱动晶体管32的漏极323与发光器件40的阳极41电连接。
可以理解的是，第二金属遮光图案13与第一金属遮光图案12、第二线段22同层同材料。
其中，驱动晶体管32的栅极321可以与第一开关晶体管31的栅极311和栅线1同层同材料。驱动晶体管32的源极322和漏极323可以与第一开关晶体管31的源极312和漏极313以及第一线段21同层同材料。驱动晶体管32的源极322和漏极323中的其中一极与位于驱动晶体管32靠近衬底10一侧的第二金属遮光图案13电连接。
驱动晶体管32与上述第一开关晶体管31结构相同，包括依次设置于衬底上的有源层324、栅绝缘层325、栅极321、层间绝缘层15、源极322和漏极323。驱动晶体管32的有源层324在衬底10上的正投影覆盖驱动晶体管32的栅极321在衬底10上的正投影；驱动晶体管32的源极322和漏极323分别至少通过层间绝缘层15上的过孔，与驱动晶体管32的有源层324接触。
示例的，阳极40的材料可以采用ITO(氧化铟锡)。
可选的，如图6-图7所示，驱动晶体管32的源极322与电源线9电连接；电源线9与数据线2平行；每根电源线9均包括多个沿电源线9延伸方向上设置的第三线段91，第三线段91与栅线1无交叠，第三线段91与第一线段21同层同材料；每根电源线9还包括设置于该电源线9与栅线1交叠位置处的第四线段92，第四线段92与第二线段22同层同材料，且相互绝缘；沿电源线9延伸方向上，任意相邻第三线段91之间通过第四线段92电连接；其中，第四线段92设置于衬底10与栅线1之间，且与栅线1绝缘。
可以理解的是，第四线段92还与第二金属遮光图案13、第一金属遮光图案12同层同材料。第三线段91还与驱动晶体管32的源极322和漏极323、以及第一开关晶体管31的源极312和漏极313同层同材料。
由于任意相邻第三线段91之间通过第四线段92电连接，使得电源线9从栅线1的下方通过，不会上跨栅线1，从而能够有效地避免栅线1厚度过大或者膜层的颗粒而使得位于栅线1上的膜层出现较大的段差而影响电源线9的均匀性。
本发明实施例还提供一种阵列基板的制备方法，如图16所示，包括如下步骤：
S10、参考图4和图7，在衬底10上待形成栅线1和数据线2的交叠位置处形成第二线段22，第二线段22沿第一方向Y延伸，第一方向Y与待形成数据线2的方向平行。
需要说明的是，第一方向Y为待形成数据线2的延伸方向。
其中，第二线段22的材料为例如包括钼、铝等金属材料，具有遮光效果。
S20、参考图5和图7，在形成有第二线段22的衬底10上形成缓冲层11。
其中，缓冲层11可以为一层或多层结构。
示例的，当缓冲层11为一层结构时，其材料例如可以为氧化硅(SiOx)或氮化硅(SiNx)。当缓冲层11为两层或两层以上结构时，其可以为氧化硅层和氮化硅层的复合膜层。
S30、参考图4-图7，在缓冲层11上且位于每个亚像素P区形成像素电路30，像素电路30包括第一开关晶体管31，第一开关晶体管31为顶栅型薄膜晶体管；第一开关晶体管31包括依次形成于衬底10上的有源层314、栅绝缘层315、栅极311、层间绝缘层15、源极312和漏极313，第一开关晶体管31的源极312和漏极313通过贯穿层间绝缘层15上的第一过孔81与第一开关晶体管31的有源层314接触。
缓冲层11可使第一开关晶体管31的有源层314与衬底10之间的结合更稳固，且可防止衬底10中的有害杂质、离子扩散到第一开关晶体管31的有源层314。
第一开关晶体管31的有源层314的材料为例如包括氧化铟镓锌、氧化铟镓、氧化铟锡锌、氧化铝锌、氧化锌、氧化镓锌等金属氧化物。
第一开关晶体管31的栅绝缘层315的材料例如可包括氮化硅、氧化硅、氧化铝(Al2O3)、氮化铝(AlN)中的至少一种。
层间绝缘层15的材料例如可以包括氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料。
可以理解的是，在形成层间绝缘层15之前，可以对第一开关晶体管31的有源层314超出第一开关晶体管31的栅绝缘层315的部分表面进行导体化处理，从而增加导电性。
示例的，导体化处理的方式可以是利用等离子体轰击第一开关晶体管31的有源层314超出第一开关晶体管31的栅绝缘层315的部分的表面，轰击出氧离子，使该部分第一开关晶体管31的有源层314导体化。其中，形成等离子体的气体包括保护性气氛或者反应性气氛。保护性气体例如可以为：氮气、氩气、氦气、氖气中的一种或者混合气体，反应性气体例如可以为：空气、氧气、氢气、氨气、二氧化碳中的一种或者混合气体。
S40、参考图4-图7，在形成第一开关晶体管31的栅极311时，同步形成与该栅极311电连接的栅线1；在形成第一开关晶体管31的源极312和漏极313时，同步形成多列第一线段21，每列包括间隔的多个第一线段21，第一线段21均沿第一方向Y延伸，且第一线段21与栅线1无交叠；在每列中任意相邻第一线段21通过贯穿层间绝缘层15和缓冲层11的第二过孔82与第二线段22电连接；其中，每列中电连接的所有第一线段21和所有第二线段22构成数据线2。
其中，栅线1与缓冲层11之间还形成有无机绝缘层14，该无机绝缘层14与第一开关晶体管31的栅绝缘层315同步形成。
可选的，第一线段21的宽度小于第二线段22的宽度。
第一开关晶体管31的栅极311和栅线1的材料相同，均可以选自铜、铝、钼、钛、铬和钨的金属单质以及这些金属单质构成的金属合金。第一线段21与第一开关晶体管31的源极312和漏极313的材料相同，均可以采用包括铜或铝等金属单质。
本发明实施例中的每根数据线2均包括多个沿第一方向Y延伸的第一线段21、以及形成于每根数据线2与栅线1交叠位置处的第二线段22，第一线段21与栅线1无交叠，沿第一方向Y上任意相邻第一线段21之间通过第二线段22电连接，第二线段22形成于衬底10与栅线1之间，且与栅线1绝缘，从而使得数据线2从栅线1的下方通过，不会上跨栅线1。相比于每根未分段的数据线2在栅线1交叠的位置处存在一定的段差，本发明中的数据线2在与栅线1交叠的位置处从栅线1与衬底10之间通过，能够有效地避免栅线1厚度过大或者膜层的颗粒而使得位于栅线1上的膜层出现较大的段差，影响数据线2的均匀性，导致DGS不良的问题，从而大幅降低DGS不良的发生率，提升产品的显示质量。
可选的，如图17所示，上述的阵列基板的制备方法还包括：
S50、参考图4-图7，在形成第二线段22时，同步形成位于每个第一开关晶体管31靠近衬底10一侧的第一金属遮光图案12；第一金属遮光图案12在衬底10上的正投影覆盖第一开关晶体管31的有源层314的正投影；第二线段22与第一金属遮光图案12同层同材料，且相互绝缘。
可以理解的是，第一金属遮光图案12与第二线段22同步形成，两者厚度相等。
由于第一金属遮光图案12的厚度相对较小，第二线段22的厚度也相应较小，因此在第二线段22远离衬底10一侧的缓冲层11可以相对较好的覆盖第一金属遮光图案12和第二线段22，避免了在通电情况下第一金属遮光图案12与第二线段22中的金属粒子发生漂移，从而降低了DGS不良的发生率。
可选的，参考图10-图11，在形成层间绝缘层15时，还形成贯穿层间绝缘层15和缓冲层11的第三过孔83，第一开关晶体管31的源极312和漏极313中的其中一极通过第三过孔83与第一金属遮光图案12电连接。
由于第一开关晶体管31的源极312和漏极313中的其中一极与第一金属遮光图案12电连接的同时，还与第一开关晶体管31的有源层313电连接，因此可以将第一金属遮光图案12的感应电荷传导出去，避免第一金属遮光图案12感生电荷对第一开关晶体管31的影响，并且，让第一开关晶体管31的有源层314、源极312和漏极313处于同一电势，从而提升第一开关晶体管31的稳定性，改善第一开关晶体管31的电学性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，其特征在于，包括：衬底、设置于所述衬底上且位于每个亚像素区的像素电路；
所述像素电路包括第一开关晶体管，所述第一开关晶体管为顶栅型薄膜晶体管，且所述第一开关晶体管的栅极与栅线同层同材料且电连接，所述第一开关晶体管的源极与数据线电连接；
每根所述数据线均包括多个沿所述数据线延伸方向上设置的第一线段，所述第一线段与所述栅线无交叠，所述第一线段与所述第一开关晶体管的源极和漏极同层同材料；每根所述数据线还包括设置于该数据线与所述栅线交叠位置处的第二线段，沿所述数据线延伸方向上，任意相邻所述第一线段之间通过所述第二线段电连接；
其中，所述第二线段设置于所述衬底与所述栅线之间。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二线段的宽度大于所述第一线段的宽度。
3.根据权利要求1所述的阵列基板，其特征在于，还包括：设置于所述第一开关晶体管靠近所述衬底一侧的第一金属遮光图案，所述第一金属遮光图案在所述衬底上的正投影覆盖所述第一开关晶体管的有源层的正投影；
所述第二线段与所述第一金属遮光图案同层同材料，且相互绝缘。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一开关晶体管的源极和漏极中的其中一极与所述第一金属遮光图案电连接。
5.根据权利要求1-4任一项所述的阵列基板，其特征在于，还包括：设置于每个亚像素区的像素电极；
所述像素电路仅包括一个所述第一开关晶体管，所述第一开关晶体管的漏极与所述像素电极电连接；其中，所述像素电极设置于所述漏极远离所述衬底的一侧。
6.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述像素电路还包括一个驱动晶体管；所述驱动晶体管为顶栅型薄膜晶体管；
所述阵列基板还包括：设置于所述驱动晶体管靠近所述衬底一侧的第二金属遮光图案、以及设置于每个亚像素区的发光器件；
所述第二金属遮光图案在所述衬底上的正投影覆盖所述驱动晶体管的有源层的正投影；所述第二金属遮光图案与第一金属遮光图案同层同材料，且相互绝缘；
所述驱动晶体管的漏极与所述发光器件的阳极电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述驱动晶体管的源极与电源线电连接；所述电源线与所述数据线平行；
每根所述电源线均包括多个沿所述电源线延伸方向上设置的第三线段，所述第三线段与所述栅线无交叠，所述第三线段与所述第一线段同层同材料；
每根所述电源线还包括设置于该电源线与所述栅线交叠位置处的第四线段，所述第四线段与所述第二线段同层同材料，且相互绝缘；沿所述电源线延伸方向上，任意相邻所述第三线段之间通过所述第四线段电连接。
8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制备方法，其特征在于，包括：
在衬底上待形成栅线和数据线的交叠位置处形成第二线段，所述第二线段沿第一方向延伸，所述第一方向与待形成所述数据线的方向平行；
在形成有所述第二线段的衬底上形成缓冲层；
在所述缓冲层上且位于每个亚像素区形成像素电路，所述像素电路包括第一开关晶体管，所述第一开关晶体管为顶栅型薄膜晶体管；所述第一开关晶体管包括依次形成于所述衬底上的有源层、栅绝缘层、栅极、层间绝缘层、源极和漏极，所述第一开关晶体管的源极和漏极通过贯穿所述层间绝缘层上的第一过孔与所述第一开关晶体管的有源层接触；
在形成所述第一开关晶体管的栅极时，同步形成与该栅极电连接的栅线；在形成所述第一开关晶体管的源极和漏极时，同步形成多列第一线段，每列包括间隔的多个所述第一线段，所述第一线段均沿所述第一方向延伸，且所述第一线段与所述栅线无交叠；在每列中任意相邻所述第一线段通过贯穿所述层间绝缘层和所述缓冲层的第二过孔与所述第二线段电连接；其中，每列中电连接的所有所述第一线段和所有所述第二线段构成所述数据线。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，还包括：在形成所述第二线段时，同步形成位于每个所述第一开关晶体管靠近所述衬底一侧的第一金属遮光图；所述第一金属遮光图案在所述衬底上的正投影覆盖所述第一开关晶体管的有源层的正投影；
所述第二线段与所述第一金属遮光图案同层同材料，且相互绝缘。
11.根据权利要求9所述的阵列基板的制备方法，其特征在于，在形成所述层间绝缘层时，还形成贯穿所述层间绝缘层和所述缓冲层的第三过孔，所述第一开关晶体管的源极和漏极中的其中一极通过所述第三过孔与第一金属遮光图案电连接。
CN201910536367.8A 2019-06-20 2019-06-20 阵列基板及其制备方法、显示面板 Active CN110190072B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910536367.8A CN110190072B (zh) 2019-06-20 2019-06-20 阵列基板及其制备方法、显示面板
US17/283,425 US20210343757A1 (en) 2019-06-20 2020-06-19 Array substrate and manufacturing method therefor, and display device
PCT/CN2020/097025 WO2020253813A1 (zh) 2019-06-20 2020-06-19 阵列基板及其制备方法、以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910536367.8A CN110190072B (zh) 2019-06-20 2019-06-20 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN110190072A true CN110190072A (zh) 2019-08-30
CN110190072B CN110190072B (zh) 2021-09-07

Family

ID=67722513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910536367.8A Active CN110190072B (zh) 2019-06-20 2019-06-20 阵列基板及其制备方法、显示面板

Country Status (3)

Country Link
US (1) US20210343757A1 (zh)
CN (1) CN110190072B (zh)
WO (1) WO2020253813A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020253813A1 (zh) * 2019-06-20 2020-12-24 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示装置
CN113571541A (zh) * 2021-07-07 2021-10-29 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN113658958A (zh) * 2021-01-28 2021-11-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2023173499A1 (zh) * 2022-03-16 2023-09-21 武汉华星光电技术有限公司 一种阵列基板及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114545696B (zh) * 2022-02-25 2023-10-03 厦门天马微电子有限公司 一种阵列基板及其母板、显示面板及显示装置
CN116828370B (zh) * 2023-08-28 2023-12-01 地球山(苏州)微电子科技有限公司 一种像素发声单元及数字发声芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211075A (zh) * 2006-12-26 2008-07-02 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法
CN202372736U (zh) * 2011-11-22 2012-08-08 北京京东方光电科技有限公司 阵列基板、液晶面板及显示设备
CN103558722A (zh) * 2013-11-18 2014-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN203503657U (zh) * 2013-07-01 2014-03-26 京东方科技集团股份有限公司 阵列基板以及显示装置
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
US20170176793A1 (en) * 2015-12-18 2017-06-22 Lg Display Co., Ltd. Liquid crystal display device
CN108803170A (zh) * 2018-06-22 2018-11-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109698224A (zh) * 2019-02-21 2019-04-30 京东方科技集团股份有限公司 显示基板及其制造方法和显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
KR20030055125A (ko) * 2001-12-24 2003-07-02 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101545315B1 (ko) * 2008-09-17 2015-08-20 삼성디스플레이 주식회사 유기전계발광소자
US8217913B2 (en) * 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
KR101294237B1 (ko) * 2010-10-07 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
CN104932163B (zh) * 2015-07-03 2019-03-19 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
US10121830B1 (en) * 2017-06-16 2018-11-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and manufacturing method thereof
CN110190072B (zh) * 2019-06-20 2021-09-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211075A (zh) * 2006-12-26 2008-07-02 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法
CN202372736U (zh) * 2011-11-22 2012-08-08 北京京东方光电科技有限公司 阵列基板、液晶面板及显示设备
CN203503657U (zh) * 2013-07-01 2014-03-26 京东方科技集团股份有限公司 阵列基板以及显示装置
CN103558722A (zh) * 2013-11-18 2014-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
US20170176793A1 (en) * 2015-12-18 2017-06-22 Lg Display Co., Ltd. Liquid crystal display device
CN108803170A (zh) * 2018-06-22 2018-11-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109698224A (zh) * 2019-02-21 2019-04-30 京东方科技集团股份有限公司 显示基板及其制造方法和显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020253813A1 (zh) * 2019-06-20 2020-12-24 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示装置
CN113658958A (zh) * 2021-01-28 2021-11-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113658958B (zh) * 2021-01-28 2023-05-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113571541A (zh) * 2021-07-07 2021-10-29 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2023173499A1 (zh) * 2022-03-16 2023-09-21 武汉华星光电技术有限公司 一种阵列基板及显示面板

Also Published As

Publication number Publication date
US20210343757A1 (en) 2021-11-04
CN110190072B (zh) 2021-09-07
WO2020253813A1 (zh) 2020-12-24

Similar Documents

Publication Publication Date Title
CN110190072A (zh) 阵列基板及其制备方法、显示面板
CN104659057B (zh) 用于显示装置的阵列基板
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN110085648A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103066212B (zh) 有机发光显示装置及其制造方法
CN106324924B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103309081B (zh) 阵列基板及其制造方法、显示装置
CN104241298B (zh) Tft背板结构及其制作方法
CN107134532B (zh) 一种有机发光显示面板
CN108538890A (zh) 一种有机发光显示装置
CN110047898A (zh) 显示基板及其制造方法、显示装置
CN108122929A (zh) 具有两个电极之间的多个绝缘层的显示装置及其制造方法
CN108257972A (zh) 显示装置
CN106935630A (zh) 有机发光二极管显示面板
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
CN106206645A (zh) 有机发光显示设备和制造该有机发光显示设备的方法
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN104952879B (zh) 采用coa技术的双栅极tft基板结构
CN110518053A (zh) 显示基板及其制备方法、显示装置
TW200829069A (en) Organic light emitting diode display device and method of manufacturing the same
CN106502474B (zh) 一种阵列基板及显示面板
CN104142593B (zh) 阵列基板及显示装置
KR20100027419A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant