CN103558722A - 阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够使开口率较大的同时，不易出现数据线断线或者栅线断线的问题，提高了液晶显示器的良品率。所述阵列基板包括衬底基板以及位于所述衬底基板上的纵横交叉的第一导线和第二导线，所述第一导线和/或所述第二导线包括第一部分和第二部分，所述第一部分位于所述第二部分下方，所述第一部分为导电的金属氧化物，所述第二部分为金属。

Description

阵列基板及其制作方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

液晶显示器是一种平面超薄的显示设备，其主要包括背光模组和显示面板等结构。其中，背光模组为显示面板提供光线，显示面板显示画面。在实际应用过程中，背光模组发射出的光线仅有小部分可以透过显示面板，光线的利用率很低，要保证液晶显示器具有较高的亮度，需要较大的耗电量。

显示面板上设置的像素包括透光区域和不透光区域，透光区域主要包括像素电极所在的区域，不透光区域主要包括数据线、栅线和薄膜晶体管等所在的区域。透光区域的面积与像素的面积的比值为开口率。开口率越大，液晶显示器对光线的利用率越高。因此，可以通过提高开口率的方法来提高光线的利用率，从而在较小的耗电量的情况下，使液晶显示器具有较高的亮度。通常，对开口率产生影响的因素包括栅线线宽、数据线线宽、黑矩阵线宽以及像素设计结构，而在高分辨率产品中，像素间距较小，栅线线宽、数据线线宽、黑矩阵线宽对开口率影响很大，因此可以通过细化数据线或者栅线的方法来减小不透光区域的面积，从而提高开口率。

目前，现有技术中一般采用湿法刻蚀的方法制作数据线和栅线，当开口率较大，数据线和栅线的线宽较小时，在刻蚀过程中，容易出现数据线断线和栅线断线的问题，降低了液晶显示器的良品率。

发明内容

本发明所要解决的技术问题在于提供一种阵列基板及其制作方法、显示装置，能够使开口率较大的同时，不易出现数据线断线或者栅线断线的问题，提高了液晶显示器的良品率。

为解决上述技术问题，本发明的第一方面提供了一种阵列基板，该阵列基板采用如下技术方案：

一种阵列基板，所述阵列基板包括衬底基板以及位于所述衬底基板上的纵横交叉的第一导线和第二导线，其特征在于，所述第一导线和/或所述第二导线包括第一部分和第二部分，所述第一部分位于所述第二部分下方，所述第一部分为导电的金属氧化物，所述第二部分为金属。

进一步地，所述阵列基板还包括阵列式排列的薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，所述栅极和所述第一导线同层设置且一体成型，所述源极、所述漏极和所述第二导线同层设置且一体成型。

进一步地，所述第一部分的金属氧化物为氧化锌、铟镓锌氧化物、氮氧化锌、氧化铟、氧化锡中的一种；所述第二部分的金属为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨中的一种，或者为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨中至少两种组成的合金。

进一步地，所述第一部分的厚度为

进一步地，所述第一部分的宽度大于所述第二部分的宽度。

进一步地，所述第二部分位于所述第一部分的中部，所述第一部分的两侧为与所述第一部分同种材料经等离子体或者离子注入处理得到的绝缘体。

本发明实施例提供的阵列基板上的第一导线或者第二导线由下至上依次包括第一部分和第二部分，在阵列基板的制作过程中，当采用湿法刻蚀的方法制作线宽较小的第一导线或者线宽较小的第二导线时，即使第一导线或者第二导线的第二部分被刻蚀断开，第一部分仍然电连接，因此不易出现第一导线或者第二导线断线的问题，提高了液晶显示器的良品率。而且，第一部分和第二部分并联作为第一导线或者第二导线，降低了第一导线或者第二导线的电阻，提高了液晶显示器的显示效果。

本发明的第二方面还提供了一种显示装置，所述显示装置包括如上所述的阵列基板。

本发明的第三方面还提供了一种阵列基板的制作方法，该阵列基板的制作方法采用如下技术方案：

一种阵列基板的制作方法，所述阵列基板包括衬底基板以及位于衬底基板上的纵横交叉的第一导线和第二导线，包括：

在所述衬底基板上由下至上依次形成所述第一导线和/或所述第二导线的第一部分和第二部分，其中，所述第一部分为导电的金属氧化物，所述第二部分为金属。

进一步地，所述的阵列基板的制作方法包括：

在所述衬底基板上，由下至上依次形成包括第一导线的第一部分的图形和包括第一导线的第二部分的图形，以形成包括所述第一导线和栅极的图形；

在形成的包括所述第一导线和所述栅极的图形上，形成栅极绝缘层；

在形成的所述栅极绝缘层上，形成包括有源层的图形；

在形成的所述包括有源层的图形上，由下至上依次形成包括第二导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括所述第二导线、源极和漏极的图形。

进一步地，所述的阵列基板的制作方法包括：

在所述衬底基板上，形成包括有源层的图形；

在形成的所述包括有源层的图形上，由下至上依次形成包括第二导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括所述第二导线、源极和漏极的图形；

在所述包括第二导线、源极和漏极的图形上，形成栅极绝缘层；

在所述栅极绝缘层上，由下至上依次形成包括第一导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括所述第一导线和栅极的图形。

进一步地，所述的阵列基板的制作方法包括：

在所述衬底基板上形成一层导电的金属氧化物层；

在所述金属氧化物层上形成一层金属层；

在所述金属层上方形成一层光刻胶，通过曝光、显影、刻蚀形成包括所述第二部分的图形；

以包括所述第二部分的图形上方保留的光刻胶作阻挡，对所述金属氧化物层进行等离子体处理或者离子注入，以形成包括所述第一部分的图形以及位于所述第一部分两侧的绝缘体；

剥离包括所述第二部分的图形上方保留的光刻胶。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种阵列基板的平面示意图；

图2为本发明实施例提供的第一种第一导线的横截面示意图；

图3为本发明实施例提供的第一种第二导线的横截面示意图；

图4为本发明实施例提供的第二种第二导线的横截面示意图；

图5为本发明实施例提供的第二种第一导线的横截面示意图；

图6为本发明实施例提供的一种阵列基板的横截面示意图；

图7为本发明实施例提供的阵列基板的制作方法的流程图；

图8为本发明实施例提供的另一种阵列基板的制作方法的流程图；

图9为本发明实施例提供的又一种阵列基板的制作方法的流程图；

图10为本发明实施例提供的另一种阵列基板的平面示意图；

图11为本发明实施例提供的另一种阵列基板的横截面示意图。

附图标记说明：

1—衬底基板；             20—第一导线；         201—第一导线的第一部

                                                 分；

202—第一导线的第二部     21—栅极；             211—栅极的第一部分；

分；

212—栅极的第二部分；     3—栅极绝缘层；        4—有源层；

50—第二导线；            501—第二导线的第一部  502—第二导线的第二部

                          分；                   分；

51—源极；                511—源极的第一部分；  512—源极的第二部分；

52—漏极；                521—漏极的第一部分；  522—漏极的第二部分；

6—钝化层；               7—过孔；              8—像素电极；

9—第一绝缘体；           10—第二绝缘体。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本发明实施例提供了一种阵列基板，如图1所示，该阵列基板包括衬底基板以及位于衬底基板上的纵横交叉的第一导线20和第二导线50，第一导线20和/或第二导线50包括第一部分和第二部分，第一部分位于第二部分下方，第一部分为导电的金属氧化物，第二部分为金属。

本发明实施例提供的阵列基板上的第一导线或者第二导线由下至上依次包括第一部分和第二部分，在阵列基板的制作过程中，当采用湿法刻蚀的方法制作线宽较小的第一导线或者线宽较小的第二导线时，即使第一导线或者第二导线的第二部分被刻蚀断开，第一部分仍然电连接，因此不易出现第一导线或者第二导线断线的问题，提高了液晶显示器的良品率。而且，第一部分和第二部分并联作为第一导线或者第二导线，降低了第一导线或者第二导线的电阻，提高了液晶显示器的显示效果。

需要说明的是，本发明实施例所述阵列基板上的第一导线可以为栅线，第二导线可以为数据线，当然第一导线也可以为数据线，第二导线也可以为栅线。其中，第一导线和第二导线可以为图1所示的结构，即二者均由第一部分和位于第一部分上方的第二部分构成，也可以是第一导线和第二导线的二者之一或者其部分为由第一部分和位于第一部分上方的第二部分构成，只要阵列基板上包括由第一部分和位于第一部分上方的第二部分构成的导线结构，都是本发明的保护范围。

具体地，该阵列基板上的第一导线20和/或第二导线50包括第一部分和第二部分，第一部分位于第二部分下方，可以分为以下三种情况：

第一种情况，如图2所示，阵列基板上的第一导线20由下至上依次包括第一导线20的第一部分201和第一导线20的第二部分202，其中第一导线20的第一部分201为导电的金属氧化物，第一导线20的第二部分202为金属；如图3所示，阵列基板上的第二导线50由下至上依次包括第二导线50的第一部分501和第二导线50的第二部分502，其中第二导线50的第一部分501为导电的金属氧化物，第二导线50的第二部分502为金属。

第二种情况，如图2所示，阵列基板上的第一导线20由下至上依次包括第一导线20的第一部分201和第一导线20的第二部分202，其中第一导线20的第一部分201为导电的金属氧化物，第一导线20的第二部分202为金属；如图4所示，阵列基板上的第二导线50为单一的金属结构。

第三种情况，如图5所示，阵列基板上的第一导线20为单一的金属结构；如图3所示，阵列基板上的第二导线50由下至上依次包括第二导线50的第一部分501和第二导线50的第二部分502，其中第二导线50的第一部分501为导电的金属氧化物，第二导线50的第二部分502为金属。

除以上三种情况，还可以为第一导线20的部分为如图2所示的结构，或者第二导线50的部分为如图3所示的结构。

需要说明的是，第一部分可以比第二部分的宽度大，也可以第一部分和第二部分的宽度相同或者第一部分比第二部分的宽度小，第一部分和第二部分的宽度的关系可以根据阵列基板的具体制作方法不同而异，本发明实施例对此不作限制。出于对制作方法的简易程度和生产成本的综合考虑，本发明实施例优选如图2所示的第一部分的宽度大于第二部分的宽度的第一导线20和如图3所示的第一部分的宽度大于第二部分的宽度的第二导线50。

进一步地，作为第一部分的导电的金属氧化物可以为氧化锌、铟镓锌氧化物、氮氧化锌、氧化铟、氧化锡等透明导电材料中的一种，使得第一部分具有较好的导电性的同时，又具有很好的透光性，从而不会影响开口率；作为第二部分的金属可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料中的一种，或者为以上元素中至少两种组成的合金，如铝钼合金、铝铌钼合金等，也可以为铝\钼、铝\铌\钼等组成的多层结构。第一部分和第二部分所选用的材料也可以根据实际情况而定，本发明实施例对此不进行限制。

此外，第二部分可以位于第一部分的中部，且第一部分的两侧为与第一部分同种材料经等离子体或者离子注入处理得到的绝缘体。示例性地，第一导线20的第一部分201的两侧的绝缘体为第一绝缘体9，第二导线50的第一部分501两侧的绝缘体为第二绝缘体10。因此第一部分的厚度优选为能够通过等离子体或者离子注入将第一部分两侧部分处理为绝缘体，如第一部分的厚度

第二部分的厚度可以为

第二部分的厚度可以根据实际情况而定，本发明实施例不作限定。

进一步地，该阵列基板还包括阵列式排列的薄膜晶体管，如图6所示，薄膜晶体管包括栅极21、源极51和漏极52，栅极21和第一导线20可以同层设置并一体成型，源极51、漏极52和第二导线50可以同层设置并一体成型。

本发明实施例所述的阵列基板可以为底栅型阵列基板，也可以为顶栅型阵列基板等多种结构的阵列基板。示例性地，当阵列基板为底栅型阵列基板时，如图1和图6所示，该阵列基板还包括：

衬底基板1，衬底基板1优选为透光性好的玻璃基板。

位于衬底基板1上的第一导线20（可以为栅线）和栅极21，优选地，如图2所示，第一导线20由下至上依次包括第一导线20的第一部分201和第二部分202。如图6所示，栅极21和第一导线20可以同层设置并一体成型，因此栅极21也可以由下至上依次包括栅极21的第一部分211和栅极21的第二部分212。

位于第一导线20和栅极21上的栅极绝缘层3，栅极绝缘层3可以为硅的氮化物或者硅的氧化物，厚度优选为

位于栅极绝缘层3上的有源层4，有源层4可以为多晶硅薄膜、单晶硅薄膜、金属氧化物半导体等多种材料。

位于有源层上的第二导线50（可以为数据线）、源极51和漏极52，优选地，如图3所示，第二导线50由下至上依次包括第二导线50的第一部分501和第二导线50的第二部分502。源极51和漏极52与第二导线50可以同层设置并一体成型，因此，如图6所示，源极51也可以由下至上依次包括源极51的第一部分511和源极51的第二部分512，漏极52也可以由下至上依次包括漏极52的第一部分521和漏极52的第二部分522。

位于第二导线50、源极51和漏极52上的钝化层6，钝化层6可以为硅的氧化物或者硅的氮化物，厚度约为

钝化层6上设置有对应于漏极52的过孔7。

位于钝化层6上的像素电极8，像素电极8通过过孔7和漏极52电连接。像素电极8的材质可以为氧化铟锡或者氧化铟锌等透明导电物，厚度约为

阵列基板的结构并不局限于以上所述的具体结构，可以根据上述的阵列基板上的第一导线20和第二导线50的三种情况而定，也可以根据阵列基板为底栅型阵列基板或者顶栅型阵列基板而定，还可以根据其他实际情况而定，本发明实施例对此不进行限制。

此外，本发明实施例还提供了一种包括以上阵列基板的显示装置，该显示装置可以为液晶面板、电子纸、有机发光二极管（Organic Light Emitting Diode，简称OLED）面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。

实施例二

本发明实施例提供了一种阵列基板的制作方法，该阵列基板包括衬底基板1以及位于衬底基板1上的纵横交叉的第一导线20和第二导线50，如图7所示，该阵列基板的制作方法包括：

步骤S701、在衬底基板上由下至上依次形成第一导线和/或第二导线的第一部分和第二部分，其中，第一部分为导电的金属氧化物，第二部分为金属。

采用以上所述方法制作的阵列基板上的第一导线和第二导线不易出现断线的现象，使得阵列基板具有较高的良品率。

进一步地，阵列基板的结构不同，制作方法也应发生相应变化，示例性地，当阵列基板为底栅型阵列基板时，该阵列基板的制作方法如图8所示，包括：

步骤S801、在衬底基板上，由下至上依次形成包括第一导线的第一部分的图形和包括第一导线的第二部分的图形，以形成包括第一导线和栅极的图形。

如图1、图2和图6所示，在衬底基板1上通过溅射等方法形成一层导电的金属氧化物层，然后再在金属氧化物层上形成一层金属层，在金属层上涂布一层光刻胶，使用具有第一导线20的第二部分202和栅极212的第二部分的图形的掩膜板遮盖，经过曝光、显影、刻蚀等工艺后，使金属层形成包括第一导线20的第二部分202和栅极21的第二部分212的图形。

然后，对金属氧化物层进行处理，其中有光刻胶和金属层覆盖的金属氧化物层不发生变化，剥离光刻胶后，形成第一导线20的第一部分201和栅极21的第一部分211，无光刻胶和金属层覆盖的金属氧化物层变为第一绝缘体9。上述过程可以采用等离子体处理或者离子注入等方法进行。

具体地，当采用等离子体处理时，金属氧化物与等离子体发生反应，改变金属氧化物的组分，从而使其成为第一绝缘体9。等离子体处理可以在干法刻蚀设备中进行，一般的干法刻蚀设备具有等离子体增强模式、反应离子刻蚀模式、原子发射光谱模式等模式，本发明实施例优选第五代反应离子刻蚀模式的设备进行等离子体处理。在处理过程中，功率优选为5000～8000W，压强优选为30～200mTorr（1Torr=1/760Pa），气体优选为氧气，氧气流量为1000～3000sccm（standard-state cubic centimeter per minute，标准毫升/分钟），处理的时间可以根据金属氧化物的厚度确定，以保证金属氧化物充分转化为第一绝缘体9。另外，等离子体处理也可以在等离子体增强化学气相沉积设备中进行，本发明实施例优选为在第五代等离子体增强化学气相沉积设备中进行，其具体工艺参数优选为：功率为1000～6000W，压强为1000～3000mT，气体为氧气，流量为5000～20000sccm，各个工艺参数可以根据实际情况进行选择。

当采用离子注入方法时，将氧离子掺杂到金属氧化物中可以使导电的金属氧化物变为第一绝缘体9。离子注入方法的工艺参数优选为：本底真空为1*10^-1～1*10^-3Pa，激光的功率为500～2000W，处理气体为氧气，氧气流量为20～100sccm，加速电压为40～100kv，以上参数可以根据需要选择并调试，本发明实施例对此不进行限定。

需要说明的是，在制作第一导线20的第二部分202的刻蚀过程中，通常采用湿法刻蚀，由于湿法刻蚀具有各项同性的特性，因此经过刻蚀制得的第一导线20的第二部分202比其上覆盖的光刻胶的宽度小，而随后制作的第一导线20的第一部分201的宽度和光刻胶的宽度相同，因此出现如图2所示的第一导线20的第一部分201的宽度大于第一导线20的第二部分202的宽度的现象。

此外，还可以分别采用两次构图工艺形成第一导线20的第一部分201和第一导线20的第二部分202，但需要使用两个掩膜板，成本较高。

步骤S802、在形成的包括第一导线和栅极的图形上，形成栅极绝缘层。

可以采用等离子体增强化学气相沉积等方法，在形成的包括第一导线20和栅极21的图形上，形成栅极绝缘层3。

步骤S803、在形成的栅极绝缘层上，形成包括有源层的图形。

首先，可以通过溅射等方法在栅极绝缘层3上形成一层半导体薄膜，然后在半导体薄膜上涂覆一层光刻胶，使用掩膜板进行遮盖，经过曝光、显影、刻蚀、剥离光刻胶等步骤，从而在栅极绝缘层3上形成包括有源层4的图形。

步骤S804、在形成的包括有源层的图形上，由下至上依次形成包括第二导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括第二导线、源极和漏极的图形。

如图1、图3和图6所示，在形成的有源层4的图形上，通过溅射等方法形成一层导电的金属氧化物层，再通过溅射等方法形成一层金属层。在金属层上涂覆一层光刻胶，使用具有第二导线50的第二部分502、源极51的第二部分512和漏极52的第二部分522的图案的掩膜板进行遮盖，经过曝光、显影、刻蚀等步骤形成包括第二导线50的第二部分502、源极51的第二部分512和漏极52的第二部分522的图形。然后再通过等离子体处理或者离子注入等方法将无光刻胶和金属层覆盖的金属氧化物变为第二绝缘体10，剥离光刻胶，从而使有光刻胶和金属层覆盖的金属氧化物成为第二导线50的第一部分501、源极51的第一部分511和漏极52的第一部分521。类似地，第二导线50的第一部分501的宽度大于第二导线50的第二部分502的宽度，源极51的第一部分511的宽度大于源极51的第二部分512的宽度，漏极52的第一部分521的宽度大于漏极52的第二部分522的宽度。

上述阵列基板的制作方法还包括：通过等离子体增强化学气相沉积等方法在第二导线50、源极51和漏极52的图形上形成一层钝化层6；通过一次构图工艺使钝化层6上形成对应于漏极52的过孔7；再通过溅射等方法在钝化层6上形成一层透明导电物，然后经过构图工艺形成包括像素电极8的图形，像素电极8通过过孔7与漏极52电连接。

当阵列基板为顶栅型阵列基板时，该阵列基板的制作方法如图9所示，包括：

步骤S901、在衬底基板上，形成包括有源层的图形。

如图10和图11所示，首先，可以通过溅射等方法在衬底基板1上形成一层半导体薄膜，然后在半导体薄膜上涂覆一层光刻胶，使用掩膜板进行遮盖，经过曝光、显影、刻蚀、剥离光刻胶等步骤，从而在衬底基板1上形成包括有源层4的图形。

步骤S902、在形成的包括有源层的图形上，由下至上依次形成包括第二导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括第二导线、源极和漏极的图形。

在形成的包括有源层4的图形上，通过溅射等方法形成一层金属氧化物，再通过溅射、热蒸发等方法形成一层金属层，在金属层上涂覆一层光刻胶，使用具有第二导线50的第二部分502、源极51的第二部分512和漏极52的第二部分522的图案的掩膜板进行遮盖，经过曝光、显影、刻蚀等步骤形成包括第二导线50的第二部分502、源极51的第二部分512和漏极52的第二部分522的图形。然后再通过等离子体处理或者离子注入等方法将无光刻胶和金属层覆盖的金属氧化物变为第二绝缘体10，剥离光刻胶，从而使有光刻胶和金属层覆盖的金属氧化物成为第二导线50的第一部分501、源极51的第一部分511和漏极52的第一部分521。

步骤S903、在包括第二导线、源极和漏极的图形上，形成栅极绝缘层。

在形成的第二导线50、源极51和漏极52的图形上，通过等离子体化学气相沉积等方法形成栅极绝缘层3。

步骤S904、在栅极绝缘层上，由下至上依次形成包括第一导线的第一部分的图形和包括第一导线的第二部分的图形，以形成包括第一导线和栅极的图形。

在栅极绝缘层3上，通过溅射等方法形成一层金属氧化物，再通过溅射、热蒸发等方法形成一层金属层，在金属层上涂覆一层光刻胶，使用具有第一导线20的第二部分202和栅极21的第二部分212的图案的掩膜板进行遮盖，经过曝光、显影、刻蚀等步骤形成包括第一导线20的第二部分202和栅极21的第二部分212的图形。然后再通过等离子体处理或者离子注入等方法将无光刻胶和金属层覆盖的金属氧化物变为第一绝缘体9，剥离光刻胶，从而使有光刻胶和金属层覆盖的金属氧化物作为第一导线20的第一部分201和栅极21的第一部分211。

上述阵列基板的制作方法还包括：通过等离子体增强化学气相沉积等方法在第一导线20和栅极21的图形上形成一层钝化层6；通过一次构图工艺使钝化层6和栅极绝缘层3上形成对应于漏极52的过孔7；再通过溅射等方法在钝化层6上形成一层透明导电物，然后经过构图工艺形成包括像素电极8的图形，像素电极8通过过孔7与漏极52电连接。

结合以上两种结构的阵列基板的制作过程，在衬底基板1上由下至上依次形成第一导线20和/或第二导线50的第一部分和第二部分的过程可以总结如下：

在衬底基板1上形成一层导电的金属氧化物层。

在金属氧化物层上形成一层金属层。

通过构图工艺，使金属层形成包括第二部分的图形。

对金属氧化物层进行处理，以形成包括第一部分的图形。

具体地，上述过程可以为：

在衬底基板1上形成一层导电的金属氧化物层。

在金属氧化物层上形成一层金属层。

在金属层上方形成一层光刻胶，通过曝光、显影、刻蚀形成包括第二部分的图形。

以包括第二部分的图形上方保留的光刻胶作阻挡，对金属氧化物层进行等离子体处理或者离子注入，以形成光刻胶下方的包括第一部分的图形以及位于第一部分两侧的绝缘体。示例性地，绝缘体包括第一导线20的第一部分201的两侧的第一绝缘体9，第二导线50的第一部分501两侧的第二绝缘体10。

剥离包括第二部分的图形上方保留的光刻胶。

此外，以上所述的阵列基板的制作方法可以根据阵列基板的具体结构等实际情况进行调节，本发明实施例对此不进行限制。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括衬底基板以及位于所述衬底基板上的纵横交叉的第一导线和第二导线，其特征在于，所述第一导线和/或所述第二导线包括第一部分和第二部分，所述第一部分位于所述第二部分下方，所述第一部分为导电的金属氧化物，所述第二部分为金属。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括阵列式排列的薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，所述栅极和所述第一导线同层设置且一体成型，所述源极、所述漏极和所述第二导线同层设置且一体成型。

3.根据权利要求1所述的阵列基板，其特征在于，所述第一部分的金属氧化物为氧化锌、铟镓锌氧化物、氮氧化锌、氧化铟、氧化锡中的一种；所述第二部分的金属为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨中的一种，或者为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨中至少两种组成的合金。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一部分的厚度为

5.根据权利要求1所述的阵列基板，其特征在于，所述第一部分的宽度大于所述第二部分的宽度。

6.根据权利要求5所述的阵列基板，其特征在于，所述第二部分位于所述第一部分的中部，所述第一部分的两侧为与所述第一部分同种材料经等离子体或者离子注入处理得到的绝缘体。

7.一种显示装置，其特征在于，所述显示装置包括如权利要求1～6任一项所述的阵列基板。

8.一种阵列基板的制作方法，所述阵列基板包括衬底基板以及位于衬底基板上的纵横交叉的第一导线和第二导线，其特征在于，所述方法包括：

在所述衬底基板上由下至上依次形成所述第一导线和/或所述第二导线的第一部分和第二部分，其中，所述第一部分为导电的金属氧化物，所述第二部分为金属。

9.根据权利要求8所述的阵列基板的制作方法，其特征在于，包括：

在所述衬底基板上，由下至上依次形成包括第一导线的第一部分的图形和包括第一导线的第二部分的图形，以形成包括所述第一导线和栅极的图形；

在形成的包括所述第一导线和所述栅极的图形上，形成栅极绝缘层；

在形成的所述栅极绝缘层上，形成包括有源层的图形；

在形成的所述包括有源层的图形上，由下至上依次形成包括第二导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括所述第二导线、源极和漏极的图形。

10.根据权利要求8所述的阵列基板的制作方法，其特征在于，包括：

在所述衬底基板上，形成包括有源层的图形；

在形成的所述包括有源层的图形上，由下至上依次形成包括第二导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括所述第二导线、源极和漏极的图形；

在所述包括第二导线、源极和漏极的图形上，形成栅极绝缘层；

在所述栅极绝缘层上，由下至上依次形成包括第一导线的第一部分的图形和包括第二导线的第二部分的图形，以形成包括所述第一导线和栅极的图形。

11.根据权利要求8所述的阵列基板的制作方法，其特征在于，在所述衬底基板上由下至上依次形成所述第一导线和/或所述第二导线的第一部分和第二部分，具体包括：

在所述衬底基板上形成一层导电的金属氧化物层；

在所述金属氧化物层上形成一层金属层；

在所述金属层上方形成一层光刻胶，通过曝光、显影、刻蚀形成包括所述第二部分的图形；

以包括所述第二部分的图形上方的光刻胶作阻挡，对所述金属氧化物层进行等离子体处理或者离子注入，以形成所述第一部分的图形以及所述第一部分两侧的绝缘体；

剥离包括所述第二部分的图形上方保留的光刻胶。

Images