CN111312731A - 一种阵列基板及其制备方法、显示面板 - Google Patents

一种阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN111312731A
CN111312731A CN202010130824.6A CN202010130824A CN111312731A CN 111312731 A CN111312731 A CN 111312731A CN 202010130824 A CN202010130824 A CN 202010130824A CN 111312731 A CN111312731 A CN 111312731A
Authority
CN
China
Prior art keywords
layer
semiconductor
drain electrode
electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010130824.6A
Other languages
English (en)
Other versions
CN111312731B (zh
Inventor
刘洺君
王坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010130824.6A priority Critical patent/CN111312731B/zh
Publication of CN111312731A publication Critical patent/CN111312731A/zh
Application granted granted Critical
Publication of CN111312731B publication Critical patent/CN111312731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、显示面板，所述阵列基板包括基板、金属层、缓冲层、半导体层、栅极绝缘层以及栅极层；所述金属层包括间隔设置的源极和漏极、遮光层。本发明的技术效果在于，提供一种阵列基板及其制备方法、显示面板，一方面，通过相邻的第一薄膜晶体管T1与第二薄膜晶体管T2之间金属层，既可以作为第一薄膜晶体管T1的遮光层、漏极，又可以作为第二薄膜晶体管T2的漏极，从而可以节省阵列基板的布线空间；另一方面，通过将遮光层与源极漏极共用一金属层，并去除了现有技术的介电层工艺制程，从而可以减少工艺制程，提升生产效率，节约生产成本。

Description

一种阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
薄膜晶体管显示器是一种重要的平板显示设备。在阵列基板上形成有栅线和数据线以及由栅线和数据线限定的像素单元，每个像素单元包括薄膜晶体管(Thin FilmTransistor，简称TFT)和像素电极。
现有技术中，顶栅型(Top Gate)阵列基板具有Top Gate结构，顶栅自对准效应，可以大幅降低栅极与源漏极间的寄生电容，具有良好的电学效应，广泛应用于OLED显示面板。
如图1所示，顶栅型阵列基板包括基板101、遮光层102、缓冲层103、有源层104、栅极绝缘层105、栅极层106、介电层107、源漏极层108、钝化层109、平坦层110以及像素电极层111。
其中，遮光层102设于基板101上。缓冲层103设于遮光层102上，且包覆遮光层102。有源层104设于缓冲层103上，且与遮光层102相对设置。栅极绝缘层105、栅极绝缘层105依次设于有源层104上。介电层107设于缓冲层103、有源层104、栅极绝缘层105、栅极层106上。源漏极层108设于介电层107上，且连接至有源层104。钝化层109设于源漏极层108上。平坦层110设于钝化层109上。像素电极层111设于平坦层110上，且连接至源漏极层108。
顶栅型阵列基板制备工艺包括遮光层制备步骤、缓冲层制备步骤、有源层制备步骤、栅极绝缘层制备步骤、栅极层制备步骤、介电层制备步骤、源漏极层制备步骤、钝化层制备步骤、平坦层制备步骤以及阴极层制备步骤。其中，在遮光层制备步骤中，通过物理气相薄膜沉积、光刻、湿蚀刻三道工艺制程，形成遮光层；在介电层制备步骤中，通过化学气相薄膜沉积、光刻、干蚀刻三道工艺制程，形成介电层。由于Top Gate阵列基板结构复杂，导致工艺复杂，需要多次薄膜沉积、曝光、蚀刻制程才能完成制备。在多次薄膜沉积、曝光、蚀刻制程中，容易导致op Gate阵列基板的制备成本居高不下。
发明内容
本发明的目的在于，提供一种阵列基板及其制备方法、显示面板，以解决现有技术存在工艺制程复杂、生产成本较高的技术问题。
为实现上述目的，本发明提供一种阵列基板，包括基板、金属层、缓冲层、半导体层、栅极绝缘层以及栅极层；所述金属层包括间隔设置的源极和漏极、遮光层；所述缓冲层设于所述金属层和所述基板上，且所述缓冲层包覆所述遮光层；所述半导体层设置于所述缓冲层上且延伸并连接所述源极和漏极；所述栅极绝缘层设置于所述半导体层、所述金属层和所述缓冲层上；所述栅极层设置于所述栅极绝缘层上。
进一步地，所述金属层设有第一源极、第一漏极、第一遮光层，所述第一遮光层绝缘的设于所述第一漏极和所述第一源极之间；所述缓冲层包括第一缓冲层，设于所述第一漏极和所述第一遮光层之间、所述第一缓冲层和所述第一源极之间，且覆盖所述第一遮光层；所述半导体层包括第一半导体，设于所述第一缓冲层上且对应的连接至所述第一源极和所述第一漏极；所述栅极层包括第一栅极，对应设于所述第一半导体上方。
进一步地，阵列基板还包括钝化层、平坦层以及像素电极层；所述钝化层设于所述金属层、所述半导体层、所述栅极层上；所述平坦层设于所述钝化层上；所述像素电极层设于所述平坦层上，且延伸并连接至所述第一漏极。
进一步地，所述金属层还设有第二源极、第二漏极、第二遮光层，所述第二源极、所述第二漏极、所述第二遮光层连接至所述第一漏极；所述缓冲层包括第二缓冲层，覆盖于所述第二遮光层上；所述半导体层包括第二半导体，设于所述第二缓冲层上且对应的连接至所述第二遮光层和所述第二漏极；所述栅极层包括第二栅极，对应设于所述第二半导体上方，所述第二栅极和所述第二遮光层之间形成电容。
进一步地，所述金属层设有第三源极、第三漏极、第三遮光层，所述第三遮光层绝缘的设于所述第三漏极和所述第三源极之间；所述第二栅极延伸并连接至所述第三漏极；所述缓冲层包括第三缓冲层，设于所述第三漏极和所述第三遮光层之间、所述第三缓冲层和所述第三源极之间，且覆盖所述第三遮光层；所述半导体层包括第三半导体，设于所述第三缓冲层上且对应的连接至所述第三源极和所述第三漏极；所述栅极层包括第三栅极，对应设于所述第三半导体上方。
为实现上述目的，本发明还提供一种阵列基板的制备方法，包括如下步骤：提供一基板；在所述基板上沉积金属材料形成一金属层，并利用一张光罩对所述金属层进行图案化处理，使得所述金属层形成间隔设置的源极和漏极、遮光层；在所述金属层和所述基板上形成缓冲层，所述缓冲层包覆所述遮光层；在所述缓冲层上形成半导体层，所述半导体层延伸并连接所述源极和所述漏极；在所述半导体层、所述金属层和部分所述缓冲层上形成栅极绝缘层；以及在所述栅极绝缘层上沉积金属材料，形成栅极层。
进一步地，在形成间隔设置的源极和漏极、遮光层的步骤中，还包括：通过物理气相沉积工艺在所述基板上形成所述金属层；在所述金属层上表面安装一光罩；在所述金属层上表面涂覆一层光阻溶液，并对所述光阻溶液进行曝光显影处理，所述光阻溶液形成光阻层；从所述金属层上表面移除所述光罩；通过湿刻蚀工艺对所述金属层进行刻蚀处理；以及剥离所述金属层上表面的光阻层，所述金属层形成间隔设置的源极和漏极、遮光层。
进一步地，在形成间隔设置的源极和漏极、遮光层的步骤中，所述第一金属层具有第一源极、第一漏极、第一遮光层、第二源极、第二漏极、第二遮光层、第三源极、第三漏极以及第三绝缘层，其中，所述第二绝缘层、所述第二漏极形成一整体结构并连接至所述第三漏极；在形成半导体层步骤中，所述半导体层包括第一半导体、第二半导体、第三半导体，所述第一半导体连接至所述第一漏极和所述第一源极，第二半导体连接所述第二源极和所述第二漏极；所述第三半导体连接第三漏极和所述第三源极。
进一步地，在所述栅极层步骤形成之后，还包括如下步骤：在所述金属层、所述半导体层、所述栅极层上形成钝化层；在所述钝化层上形成平坦层；在所述平坦层上形成像素电极层，所述像素电极层连接所述第一漏极。
为实现上述目的，本发明还提供一种显示面板，包括前文所述的阵列基板。
本发明的技术效果在于，提供一种阵列基板及其制备方法、显示面板，一方面，通过相邻的第一薄膜晶体管T1与第二薄膜晶体管T3之间金属层，既可以作为第一薄膜晶体管T1的遮光层、漏极，又可以作为第二薄膜晶体管T3的漏极，从而可以节省阵列基板的布线空间；另一方面，通过将遮光层与源极漏极共用一金属层，并去除了现有技术的介电层工艺制程，从而可以减少工艺制程，提升生产效率，节约生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有所述阵列基板的结构示意图；
图2为本实施例所述阵列基板的结构示意图；
图3为本实施例像素电路结构图；
图4为本实施例阵列基板的制备方法的流程图；
图5为本实施例形成完第一通孔后阵列基板的结构示意图；
图6为本实施例形成完第二通孔后阵列基板的结构示意图。
附图部件标识如下：
101基板；102遮光层；103缓冲层；104有源层；
105栅极绝缘层；106栅极层；107介电层；
108源漏极层；109钝化层；110平坦层；111像素电极层。
1基板；2金属层；3缓冲层；4半导体层；
5栅极绝缘层；6栅极层；7钝化层；8平坦层；9像素电极层；
T1第一薄膜晶体管；T2第二薄膜晶体管；T3第三薄膜晶体管；
21源极；22漏极；23遮光层；
21a第一源极；21b第二源极；21c第三源极；
22a第一漏极；22b第二漏极；22c第三漏极；
23a第一遮光层；23b第二遮光层；23c第三遮光层；
31a第一缓冲层；31b第二缓冲层；31c第三缓冲层；
41a第一半导体；41b第二半导体；41c第三半导体；
51a第一栅极绝缘层；51b第二栅极绝缘层；51c第三栅极绝缘层；
61a第一栅极；61b第二栅极；61c第三栅极；
100第一通孔；200第二通孔。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例，用以举例证明本发明可以实施，这些实施例可以向本领域中的技术人员完整介绍本发明的技术内容，使得本发明的技术内容更加清楚和便于理解。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
本实施例提供一种显示面板，用以实现画面显示，所述显示面板包括相对设置阵列基板、彩膜基板。所述阵列基板可以为金属氧化物基板或者低温多晶硅阵列基板。
如图2所示，本实施例提供一种阵列基板，其结构为顶栅阵列基板。所述阵列基板包括基板1、金属层2、缓冲层3、半导体层4、栅极绝缘层5、栅极层6、钝化层7以及像素电极层9。
金属层2包括间隔设置的源极21和漏极22、遮光层23。金属层2的结构可以为Ti/Al/Ti和AgNW等弯折性能较好的金属材料。
缓冲层3设于金属层2和基板1上表面，且缓冲层3包覆遮光层23。缓冲层3的材质包括但不限于SiN和SiON等。
半导体层4设置于缓冲层3上且延伸并连接源极21和漏极22。半导体层4的材质包括但不限于IGZO、IZTO或IGZTO。
栅极绝缘层5设置于半导体层4、金属层2和缓冲层3上，其材质为无机材料，包括但不限于SiN和SiON等。
栅极层6设置于栅极绝缘层5上。栅极层6包括金属阻挡层和导电层，所述金属阻挡层为钼合金层，所述钼合金层可以增加导电层与基板1的附着性，避免栅极在加工的过程中发生底切现象，以确保薄膜晶体管的正常运行，以维持其元件特性，进而提升显示面板的良率。栅极绝缘层5用以隔绝栅极层6与半导体层4直接连接，实现绝缘效果。
钝化层7设于金属层2、半导体层4、栅极层6上，其材质为无机材料，包括但不限于SiN和SiON等。
平坦层8设于钝化层7上表面，对钝化层7进行平坦化处理。平坦层8一般由聚甲基丙烯酸甲酯或纳米粒子复合材料制成，其耐热性能较好。
像素电极层9设于钝化层7上方，且延伸并连接至第一漏极22a。像素电极层9的材质为氧化铟锡ITO。
如图2～3所示，所述阵列基板包括第一薄膜晶体管T1、第二薄膜晶体管T2以及第三薄膜晶体管T3。
其中，第二薄膜晶体管T2包括第一源极21a、第一漏极22a、第一遮光层23a、第一缓冲层31a、第一半导体41a、第一栅极绝缘层51a以及第一栅极61a。具体地，金属层2设有第一源极21a、第一漏极22a、第一遮光层23a。第一遮光层23a绝缘的设于第一漏极22a和第一源极21a之间。缓冲层3包括第一缓冲层31a，设于第一漏极22a和第一遮光层23a之间、第一缓冲层31a和第一源极21a之间，且覆盖第一遮光层23a。半导体层4包括第一半导体41a，设于第一缓冲层31a上且对应的连接至第一源极21a和第一漏极22a；栅极绝缘层5包括第一栅极绝缘层51a，对应设于第一半导体41a上表面。栅极层6包括第一栅极61a，对应设于第一栅极绝缘层51a上表面。
第一薄膜晶体管T1包括第二源极21b、第二漏极22b、第二遮光层23b、第二缓冲层31b、第二半导体41b、第二栅极绝缘层51b以及第二栅极61b。
具体地，金属层2还设有第二源极21b、第二漏极22b、第二遮光层23b，第二源极21b、第二漏极22b、第二遮光层23b连接至第二漏极22b。缓冲层3包括第二缓冲层31b，覆盖于第二遮光层23b上。半导体层4包括第二半导体41b，设于第二缓冲层31b上且对应的连接至第二遮光层23b和第二漏极22b。栅极绝缘层5包括第一栅极绝缘层51b，对应设于第二半导体41b上表面。栅极层6包括第二栅极61b，对应设于第二栅极绝缘层51b上表面，第二栅极61b和第二遮光层23b之间形成电容。
第三薄膜晶体管T3包括第三源极21c、第三漏极22c、第三遮光层23c、缓冲层32、第三半导体41c、第三栅极绝缘层51c以及第三栅极61c。具体地，金属层设有第三源极21c、第三漏极22c、第三遮光层23c，第三遮光层23c绝缘的设于第三漏极22和第三源极21c之间。第三栅极61c延伸并连接至第三漏极22c和第三源极21c。缓冲层3包括第三缓冲层31c，设于第三漏极22c和第三遮光层23c之间、第三缓冲层31c和第三源极211c之间，且覆盖第三遮光层23c。半导体层4包括第三半导体41c，设于第三缓冲层31c上且对应的连接至第三源极21c和第三漏极22c。栅极绝缘层5包括第三栅极绝缘层51c，对应设于第三半导体41c上表面。栅极层6包括第三栅极61c，对应设于第三栅极绝缘层51c上表面。
如图3所示，图3为本实施例像素电路结构图，下面对感测线的布置方式进行说明：在该子像素中，数据线(Data)连接第二薄膜晶体管T2的源极，栅线G1连接T2的栅极，T2的漏极连接第一薄膜晶体管T1的栅极，T1的漏极连接电源Vdd，T1的源极连接OLED器件，在T1的源极和T1的栅极之间设置有电容C。TFT开关T3的源极连接在T1和OLED器件之间，感测线(Sense)与T3的漏极电连接，T3的栅极连接控制线G2。
本实施例中提供的阵列基板，一方面，通过相邻的第一薄膜晶体管T1与第二薄膜晶体管T3之间金属层，既可以作为第一薄膜晶体管T1的遮光层、漏极，又可以作为第二薄膜晶体管T3的漏极，从而可以节省阵列基板的布线空间；另一方面，通过将遮光层与源极漏极共用一金属层，可以减少工艺制程，节约生产成本。
如图4所示，本实施例还提供一种阵列基板的制备方法，包括如下步骤S1)～S10)。
S1)提供一基板，所述基板可以柔性的PI基板。
S2)在所述基板上沉积金属材料形成一金属层，并利用一张光罩对所述金属层进行图案化处理，使得所述金属层形成间隔设置的源极和漏极、遮光层。具体地，通过物理气相沉积工艺在所述基板上形成所述金属层；在所述金属层上安装一光罩；在所述金属层上涂覆一层光阻溶液，并对所述光阻溶液进行曝光显影处理，所述光阻溶液形成光阻层；从所述金属层上移除所述光罩；通过湿刻蚀工艺对所述金属层进行刻蚀处理；以及剥离所述金属层上的光阻层，所述金属层形成间隔设置的源极和漏极、遮光层。在形成间隔设置的源极和漏极、遮光层的步骤中，所述第一金属层具有第一源极、第一漏极、第一遮光层、第二源极、第二漏极、第二遮光层、第三源极、第三漏极以及第三绝缘层，其中，所述第二绝缘层、所述第二源极、所述第二漏极形成一整体结构并连接至所述第一漏极；在形成半导体层步骤中，所述半导体层包括第一半导体、第二半导体、第三半导体，所述第一半导体连接至所述第一漏极和所述第一源极，第二半导体连接第二漏极和所述第二源极；所述第三半导体连接第三漏极和所述第三源极。
S3)沉积无机材料于所述金属层和所述基板上形成缓冲层，所述缓冲层包覆所述遮光层。所述无机材料包括但不限于SiN和SiON等。在形成缓冲层步骤中，采用化学气相沉积的方式将无机材料沉积于所述金属层和所述基板上表面，并通过曝光、显影、干蚀刻、剥离等工艺形成所述缓冲层。
S4)沉积非晶金属氧化物于所述缓冲层上形成半导体层，所述半导体层延伸并连接所述源极和所述漏极。在形成所述半导体层步骤中，采用物理气相薄膜沉积方式在所述缓冲层上表面，并通过曝光、显影、干蚀刻、剥离等工艺形成所述半导体层。所述半导体层优选为IGZO，但不限于IZTO或IGZTO。当所述半导体层为IGZO时，可以提高阵列基板对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率。
S5)沉积无机材料于所述半导体层、所述金属层和所述缓冲层上形成栅极绝缘层。在形成所述栅极绝缘层步骤中，通过化学气相沉积的方式在所述半导体层、所述金属层和所述缓冲层上表面沉积无机材料，并通过曝光、显影、干蚀刻、剥离等工艺形成所述栅极绝缘层。其中，所述无机材料包括但不限于SiN和SiON等。
如图5所示，在形成栅极绝缘层5步骤中，采用化学气相沉积的方式在半导体层4、金属层2和缓冲层3上形成栅极绝缘层5；形成从栅极绝缘层5表面延伸至第三漏极22c的一第一通孔100。
S6)沉积金属材料于所述栅极绝缘层，形成栅极层。在形成所述栅极层步骤中，采用化学气相沉积的方式在所述栅极绝缘层上以及所述第一通孔内沉积金属材料，并通过曝光、显影、湿蚀刻、剥离等工艺形成所述栅极层，并对所述栅极层图案化，形成第一栅极、第二栅极和第三栅极，所述第一栅极对应所述第一半导体，所述第二栅极对应第二半导体，且通过所述第一通孔连接至所述第三漏极，所述第二栅极与所述第二遮光层之间形成电容，所述第三栅极对应所述第三半导体。
S7)沉积无机材料于所述金属层、所述半导体层、所述栅极层形成钝化层。所述钝化层的材质为无机材料，包括但不限于SiN和SiON等。
S8)沉积无机材料于所述钝化层形成平坦层。
在形成所述平坦层的步骤中，采用化学气相沉积的方式在所述钝化层上表面沉积无机材料形成所述平坦层。所述无机材料包括但不限于SiN和SiON等。所述平坦层一般由聚甲基丙烯酸甲酯或纳米粒子复合材料制成，其耐热性能较好。
S9)对所述平坦层、所述钝化层进行挖孔处理形成第二通孔，所述第二通孔从所述平坦层延伸至所述第一漏极的表面。
如图6所示，首先对平坦层8进行曝光、显影处理形成平坦层通孔，然后对钝化层7进行曝光、显影、干蚀刻、剥离处理形成钝化层通孔，所述钝化层通孔对应所述平坦层通孔，所述钝化层通孔与所述平坦层通孔形成第二通孔200。
S10)沉积金属材料于部分所述平坦层上表面，且填充所述第二通孔，形成连接所述第一漏极的像素电极层。采用物理气相薄膜沉积的方式在平坦层上表面沉积金属材料且填充第二通孔，并通过曝光、显影、湿蚀刻、剥离处理形成像素电极层9，参见图2。
与现有技术相比，本实施例提供一种阵列基板的制备方法，将金属层进行一次的掩膜处理，图案化形成遮光层和源极和漏极，从而减少了现有技术中制备遮光层中物理气相薄膜沉积、光刻、湿蚀刻三道工艺制程；另外还去除了现已技术中制备介电层中化学气相薄膜沉积、光刻、干蚀刻三道工艺制程，因此可以提升产能、节约成本。
本实施例中提供的阵列基板及其制备方法、显示面板，一方面，通过相邻的第一薄膜晶体管T1与第二薄膜晶体管T3之间金属层，既可以作为第一薄膜晶体管T1的遮光层、漏极，又可以作为第二薄膜晶体管T3的漏极，从而可以节省阵列基板的布线空间；另一方面，通过将遮光层与源极漏极共用一金属层，并去除了现有技术的介电层工艺制程，从而可以减少工艺制程，提升生产效率，节约生产成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，包括；
基板；
金属层，其中包括间隔设置的源极和漏极、遮光层；
缓冲层，设于所述金属层和所述基板上，且所述缓冲层包覆所述遮光层；
半导体层，设置于所述缓冲层上且延伸并连接所述源极和漏极；
栅极绝缘层，设置于所述半导体层、所述金属层和所述缓冲层上；以及
栅极层，设置于所述栅极绝缘层上。
2.如权利要求1所述的阵列基板，其特征在于，
所述金属层设有第一源极、第一漏极、第一遮光层，所述第一遮光层绝缘的设于所述第一漏极和所述第一源极之间；所述缓冲层包括第一缓冲层，设于所述第一漏极和所述第一遮光层之间、所述第一缓冲层和所述第一源极之间，且覆盖所述第一遮光层；所述半导体层包括第一半导体，设于所述第一缓冲层上且对应的连接至所述第一源极和所述第一漏极；所述栅极层包括第一栅极，对应设于所述第一半导体上方。
3.如权利要求2所述的阵列基板，其特征在于，还包括
钝化层，设于所述金属层、所述半导体层、所述栅极层上；
平坦层，设于所述钝化层上；以及
像素电极层，设于所述平坦层上，且延伸并连接至所述第一漏极。
4.如权利要求2所述的阵列基板，其特征在于，所述金属层还设有第二源极、第二漏极、第二遮光层，所述第二源极、所述第二漏极、所述第二遮光层连接至所述第一漏极；所述缓冲层包括第二缓冲层，覆盖于所述第二遮光层上；所述半导体层包括第二半导体，设于所述第二缓冲层上且对应的连接至所述第二遮光层和所述第二漏极；所述栅极层包括第二栅极，对应设于所述第二半导体上方，所述第二栅极和所述第二遮光层之间形成电容。
5.如权利要求2所述的阵列基板，其特征在于，所述金属层设有第三源极、第三漏极、第三遮光层，所述第三遮光层绝缘的设于所述第三漏极和所述第三源极之间；所述第二栅极延伸并连接至所述第三漏极；所述缓冲层包括第三缓冲层，设于所述第三漏极和所述第三遮光层之间、所述第三缓冲层和所述第三源极之间，且覆盖所述第三遮光层；所述半导体层包括第三半导体，设于所述第三缓冲层上且对应的连接至所述第三源极和所述第三漏极；所述栅极层包括第三栅极，对应设于所述第三半导体上方。
6.一种阵列基板的制备方法，其特征在于，包括如下步骤：
提供一基板；
在所述基板上沉积金属材料形成一金属层，并利用一张光罩对所述金属层进行图案化处理，使得所述金属层形成间隔设置的源极和漏极、遮光层；
在所述金属层和所述基板上形成缓冲层，所述缓冲层包覆所述遮光层；
在所述缓冲层上形成半导体层，所述半导体层延伸并连接所述源极和所述漏极；
在所述半导体层、所述金属层和部分所述缓冲层上形成栅极绝缘层；以及
在所述栅极绝缘层上沉积金属材料，形成栅极层。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，
在形成间隔设置的源极和漏极、遮光层的步骤中，还包括：
通过物理气相沉积工艺在所述基板上形成所述金属层；
在所述金属层上安装一光罩；
在所述金属层上涂覆一层光阻溶液，并对所述光阻溶液进行曝光显影处理，所述光阻溶液形成光阻层；
从所述金属层上移除所述光罩；
通过湿刻蚀工艺对所述金属层进行刻蚀处理；以及
剥离所述金属层上的光阻层，所述金属层形成间隔设置的源极和漏极、遮光层。
8.如权利要求6所述的阵列基板的制备方法，其特征在于，在形成间隔设置的源极和漏极、遮光层的步骤中，所述第一金属层具有第一源极、第一漏极、第一遮光层、第二源极、第二漏极、第二遮光层、第三源极、第三漏极以及第三绝缘层，其中，所述第二绝缘层、所述第二漏极形成一整体结构并连接至所述第三漏极；
在形成半导体层步骤中，所述半导体层包括第一半导体、第二半导体、第三半导体，所述第一半导体连接至所述第一漏极和所述第一源极，第二半导体连接所述第二源极和所述第二漏极；所述第三半导体连接第三漏极和所述第三源极。
9.如权利要求6所述的阵列基板的制备方法，其特征在于，
在所述栅极层步骤形成之后，还包括如下步骤：
在所述金属层、所述半导体层、所述栅极层上形成钝化层；
在所述钝化层上形成平坦层；
在所述平坦层上形成像素电极层，所述像素电极层连接所述第一漏极。
10.一种显示面板，其特征在于，包括如权利要求1～5中任一项所述的阵列基板。
CN202010130824.6A 2020-02-28 2020-02-28 一种阵列基板及其制备方法、显示面板 Active CN111312731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010130824.6A CN111312731B (zh) 2020-02-28 2020-02-28 一种阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010130824.6A CN111312731B (zh) 2020-02-28 2020-02-28 一种阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN111312731A true CN111312731A (zh) 2020-06-19
CN111312731B CN111312731B (zh) 2022-08-23

Family

ID=71162556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010130824.6A Active CN111312731B (zh) 2020-02-28 2020-02-28 一种阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN111312731B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710726A (zh) * 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法
CN112951851A (zh) * 2021-03-02 2021-06-11 京东方科技集团股份有限公司 一种显示基板和显示装置
CN113658958A (zh) * 2021-01-28 2021-11-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112951851B (zh) * 2021-03-02 2024-05-17 京东方科技集团股份有限公司 一种显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN108198825A (zh) * 2018-01-22 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN111223818A (zh) * 2020-01-17 2020-06-02 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
US20160141425A1 (en) * 2014-11-14 2016-05-19 Boe Technology Group Co., Ltd. Thin film transistor assembly, array substrate method of manufacturing the same, and display device
CN108198825A (zh) * 2018-01-22 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN111223818A (zh) * 2020-01-17 2020-06-02 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710726A (zh) * 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法
CN111710726B (zh) * 2020-06-12 2021-10-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法
CN113658958A (zh) * 2021-01-28 2021-11-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113658958B (zh) * 2021-01-28 2023-05-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112951851A (zh) * 2021-03-02 2021-06-11 京东方科技集团股份有限公司 一种显示基板和显示装置
CN112951851B (zh) * 2021-03-02 2024-05-17 京东方科技集团股份有限公司 一种显示基板和显示装置

Also Published As

Publication number Publication date
CN111312731B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
KR101593443B1 (ko) 어레이 기판의 제조방법
JP5074625B2 (ja) 薄膜トランジスタ基板の製造方法
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR100913819B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
CN111312731B (zh) 一种阵列基板及其制备方法、显示面板
WO2014146358A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN113192981A (zh) 一种tft基板、显示装置及tft基板的制备方法
CN109148535B (zh) 阵列基板及其制造方法、显示面板
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
WO2019184416A1 (zh) 阵列基板及其制造方法、显示装置
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN104335113A (zh) 用于mofet的掩膜层级减少
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US20230017854A1 (en) Display substrate and manufacturing method, and display device
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
CN111223818B (zh) 像素驱动电路及其制作方法
CN109545750B (zh) 薄膜晶体管基板的制作方法及其薄膜晶体管基板
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same
JP4504335B2 (ja) ピクセル構造を作製するための方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant