CN111710726B - 薄膜晶体管基板及薄膜晶体管基板的制备方法 - Google Patents

薄膜晶体管基板及薄膜晶体管基板的制备方法 Download PDF

Info

Publication number
CN111710726B
CN111710726B CN202010532533.XA CN202010532533A CN111710726B CN 111710726 B CN111710726 B CN 111710726B CN 202010532533 A CN202010532533 A CN 202010532533A CN 111710726 B CN111710726 B CN 111710726B
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
metal layer
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010532533.XA
Other languages
English (en)
Other versions
CN111710726A (zh
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010532533.XA priority Critical patent/CN111710726B/zh
Publication of CN111710726A publication Critical patent/CN111710726A/zh
Application granted granted Critical
Publication of CN111710726B publication Critical patent/CN111710726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种薄膜晶体管基板及其制备方法，薄膜晶体管基板包括金属层、缓冲层、开关薄膜晶体管、驱动薄膜晶体管。金属层包括开关薄膜晶体管的源极、第一金属层以及遮光层，其中，源极、第一金属层以及遮光层由同一金属层图案化而形成并设置在同一层中，本揭示实施例中的结构省去了平坦层结构，有效的简化了薄膜晶体管基板的结构，同时减少了制备过程中的光罩掩模版工序，减少了光罩次数，简化了生产流程，降低生产成本。

Description

薄膜晶体管基板及薄膜晶体管基板的制备方法
技术领域
本揭示涉及显示制造技术领域，尤其涉及一种薄膜晶体管基板及薄膜晶体管基板的制备方法。
背景技术
目前，薄膜晶体管（thin film transistor，TFT）是液晶显示装置以及有源矩阵驱动式有机电致发光显示装置中的主要开关元件，其性能的好坏直接关系到显示装置的发展方向。
薄膜晶体管具有多种不同的结构，传统的底栅型薄膜晶体管由于栅极与源漏电极间重叠面积大，容易产生较大的寄生电容、较高的信号延迟率且器件尺寸较大。而顶栅型(Top gate)薄膜晶体管，由于源漏电极与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，以及信号延迟率，同时采用自对准的制备方法，有利于制备短沟道器件，提高器件特性，较适合作为电流驱动显示电路。但是，在现有制备技术中，传统的顶栅自对准结构从薄膜晶体管的遮光层到像素电极层，最少需要8道光罩掩膜板工序，整个制程光罩工序较多，制备工艺较复杂，制作成本较高，不利于器件的综合性能的提高。
综上所述，现有制备技术中，从薄膜晶体管的遮光层到像素电极层，最少需要8道光罩掩膜板工序。整个工艺流程中光罩制程较多，制备工艺较复杂，同时，薄膜晶体管的制作成本较高。
发明内容
本揭示提供一种薄膜晶体管基板及薄膜晶体管基板的制备方法。已解决现有顶栅型薄膜晶体管制备技术中，制备工艺流程中光罩制程较多，制备工艺复杂，以及薄膜晶体管的制备成本较高的问题。
为解决上述技术问题，本揭示实施例提供的技术方案如下：
根据本揭示实施例的第一方面，提供了一种薄膜晶体管基板，所述薄膜晶体管基板包括：
衬底；
金属层，所述金属层设置在所述衬底上，所述金属层包括开关薄膜晶体管的源极、第一金属层以及遮光层，所述遮光层设置在与驱动薄膜晶体管相对应区域上，且所述开关薄膜晶体管的源极、所述第一金属层和所述遮光层设置在同一层中；
缓冲层，所述缓冲层设置在所述衬底上且覆盖所述金属层；其余所述开关薄膜晶体管膜层设置于所述缓冲层上，其余所述驱动薄膜晶体管膜层设置于所述缓冲层上。
根据本揭示一实施例，所述开关薄膜晶体管的源极、所述第一金属层和所述遮光层依次间隔设置。
根据本揭示一实施例，所述薄膜晶体管基板还包括钝化层、像素电极层以及过孔，所述钝化层设置在所述缓冲层层上，所述像素电极层设置在所述钝化层上。
根据本揭示一实施例，所述过孔包括第一过孔、第二过孔、第三过孔、第四过孔以及第五过孔，所述像素电极层包括第一像素电极、第二像素电极和第三像素电极，所述第一像素电极通过所述第一过孔与所述开关薄膜晶体管的源极和所述开关薄膜晶体管的有源层电连接，所述开关薄膜晶体管的漏极通过所述第二过孔与所述开关薄膜晶体管的有源层电连接。
根据本揭示一实施例，所述第二像素电极通过所述第三过孔与所述第一金属层和所述驱动薄膜晶体管的有源层电连接，所述第三像素电极通过所述第五过孔和所述驱动薄膜晶体管的有源层和所述遮光层电连接。
根据本揭示一实施例，所述金属层的材料包括Mo/Cu复合物或Al/Mo复合物。
根据本揭示的第二方面，还提供一种薄膜晶体管基板的制备方法，包括如下步骤：
S100：在衬底层上设置金属层，并对所述金属层图案化，形成开关薄膜晶体管的源极、第一金属层以及遮光层；
S101：在所述金属层上制备缓冲层，并在所述缓冲层上制备所述开关薄膜晶体管的有源层和驱动薄膜晶体管的有源层，并对所述缓冲层和所述开关薄膜晶体管的有源层和所述驱动薄膜晶体管的有源层图案化处理；
S102：依次沉积绝缘层以及所述驱动薄膜晶体管和所述开关薄膜晶体管的栅极，并对所述绝缘层和所述栅极图案化处理；；
S103：沉积钝化层，并在所述钝化层上蚀刻形成过孔结构；
S104：在所述钝化层上沉积像素电极，并完成薄膜晶体管基板的制备。
根据本揭示一实施例，所述步骤S100中，所述步骤S100中，所述开关薄膜晶体管的源极、所述第一金属层以及所述遮光层由同一膜层制备形成，所述开关薄膜晶体管的源极、所述第一金属层以及所述遮光层位于同一膜层结构中。
根据本揭示一实施例，所述步骤S102中，通过栅极金属电极自对准方法对所述绝缘层进行图案化处理，同时对所述驱动薄膜晶体管和所述开关薄膜晶体管的有源层进行导体化处理。
根据本揭示一实施例，所述步骤S103中，所述过孔结构包括第一过孔、第二过孔、第三过孔、第四过孔以及第五过孔。
综上所述，本揭示实施例的有益效果为：
本揭示提供一种薄膜晶体管基板及薄膜晶体管基板的制备方法，在本揭示实施例中，直接在衬底基板上制备金属层，所述金属层包括薄膜晶体管基板的源极、漏极以及遮光层，其中，源极、漏极以及遮光层由同一金属层图案化而形成。像素电极在通过相应的过孔结构与薄膜晶体管基板内的源极、漏极以及遮光层电连接。最终形成完成的薄膜晶体管结构。在本实施例中，将遮光层与源极、漏极设置在同一层中，并且省去了平坦层结构，有效的简化了薄膜晶体管基板的结构，同时减少了制备过程中的光罩掩模版工序，简化了生产流程，降低生产成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是揭示的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本揭示实施例提供的一种薄膜晶体管基板膜层结构示意图。
图2为本揭示实施例提供的薄膜晶体管基板的制备工艺流程示意图。
图3为本揭示实施例提供的第一种膜层结构示意图。
图4为本揭示实施例中提供的第二种膜层结构示意图。
图5为本揭示实施例提供的第三种膜层结构示意图。
图6为本揭示实施例提供的另一种薄膜晶体管基板结构示意图；
图7为本揭示实施例提供的又一种薄膜晶体管基板结构示意图。
具体实施方式
下面将结合本揭示实施例中的附图，对本揭示实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本揭示一部分实施例，而不是全部的实施例。基于本揭示中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本揭示保护的范围。
目前，顶栅型自对准结构金属氧化物薄膜晶体管中，源/漏电极与栅极之间没有重叠，因此，其具有更低的寄生电容和更好的延展性能，以及较低的信号延迟率，但是，在制备顶栅型薄膜晶体管时，需要的光罩掩模版工序较多，不利于工艺的简化以及产品成本的降低。
如图1所示，图1为本揭示实施例提供的一种薄膜晶体管基板膜层结构示意图。薄膜晶体管基板包括：衬底100、金属层101以及缓冲层102。其中，金属层101设置在衬底100上，缓冲层102设置在衬底100上，且缓冲层102覆盖所述金属层101。
具体的，本揭示实施例中还包括开关薄膜晶体管10和驱动薄膜晶体管11。开关薄膜晶体管10设置在所述缓冲层102上，驱动薄膜晶体管11设置在缓冲层102上，且与开关薄膜晶体管10相邻设置，同时，所述开关薄膜晶体管10和所述驱动薄膜晶体管均包括从下至上依次设置的有源层、绝缘层以及栅极。本揭示实施例中的薄膜晶体管为顶栅型薄膜晶体管。
具体的，本揭示实施例中所述金属层101包括所述驱动薄膜晶体管的源极1011、第一金属层1012以及遮光层1013。本揭示实施例中，驱动薄膜晶体管的源极1011、第一金属层1012以及遮光层1013由同一膜层制备而来，因此，驱动薄膜晶体管的源极1011、第一金属层1012以及遮光层1013位于同一膜层中。进而优化了薄膜晶体管基板的膜层结构，减少了薄膜晶体管基板的膜层厚度，同时，在制备所述金属层101时，可通过同一材料并通过同一光罩掩模版工艺制备而形成，减少了构图工艺的次数，有效的降低了产品的生产成本。
同时，在制备金属层101时，其遮光层1013可设置在所述源极1011或者遮光层1013的一侧，本揭示实施例中，以遮光层1013设置在漏极1013的一侧为例进行说明。优选的，所述驱动薄膜晶体管的源极1011、第一金属层1012以及遮光层1013可依次间隔设置，本揭示实施例中，遮光层1013设置在驱动薄膜晶体管11对应的区域内，通过预定的掩模版图案蚀刻而形成。
进一步的，开关薄膜晶体管10和驱动薄膜晶体管11还包括有源层103、绝缘层104以及栅极层105，以形成薄膜晶体管的完整结构。有源层103设置在缓冲层102上，同时，绝缘层104设置在所述缓冲层102上且绝缘层104覆盖所述有源层103，栅极层105设置在绝缘层104上。
具体的，有源层103可包括对应于源极1011的一端部区域，对应于漏极的另一端部区域，以及设置在两端部区域的中心区域。其中，中心区域可以由不掺杂有掺杂剂材料的半导体材料制成，两端部区域可由掺杂有掺杂剂材料的半导体材料制成，两端部区域分别与相对应的源极或者漏极电连接。
同时，绝缘层104为栅极绝缘层，绝缘层104覆盖有源层103，同时绝缘层104可以由但不限于二氧化硅材料、氮硅化物材料或者SiOx以及SiNx的多膜层材料结构。
对应的，遮光层1013可设置在驱动薄膜晶体管11的有源层103对应的膜层区域，以有效的阻挡光线从衬底100侧摄入的光线。进而提高薄膜晶体管基板的综合性能。
进一步的，绝缘层104可由多层膜层叠加而构成，并且栅极层105的电极材料为Al/Mo、Cu/Mo，栅极层105的材料还包括Cr、Au、Ni以及Nd等材料中的任意一种或者其组合。本揭示实施例中，薄膜晶体管基板为顶栅型薄膜晶体管基板。
同时，薄膜晶体管基板还包括钝化层106和像素电极107，像素电极107包括第一像素电极、第二像素电极和第三像素电极。钝化层106设置在栅极层105上，同时，像素电极107设置在钝化层106上。在本揭示实施例中，薄膜晶体管基板还包括多个过孔结构，其中，第三像素电极通过第五过孔108与金属层101对应的遮光层1013电连接，以实现驱动功能。
具体的，第一像素电极通过第一过孔108分别与源极1011、第一金属层1012以及遮光层1013连接，进一步的，在本揭示实施例中，第一像素电极还通过第一过孔108与所述开关薄膜晶体管10的源极1011和所述开关薄膜晶体管10的有源层103对应的的源极接触区电连接，所述开关薄膜晶体管10的漏极通过第二过孔109与所述开关薄膜晶体管11的有源层103对应的漏极接触区电连接。
进一步的，第二像素电极还通过所述第三过孔与所述第一金属层1012和所述驱动薄膜晶体管11的有源层电连接，所述第三像素电极通过所述第五过孔108和所述驱动薄膜晶体管11的有源层和所述遮光层1013电连接。从而构成开关薄膜晶体管10和驱动薄膜晶体管11的完整结构功能。
本揭示实施例中，开关薄膜晶体管10的漏极与驱动薄膜晶体管11的栅极还通过像素电极层107进行桥接。
在本揭示实施例中，遮光层与开关薄膜晶体管的源极、第一金属层共用一层金属膜层，同时在制备时省去两平坦层结构，从而有效的减少两薄膜晶体管基板的膜层数量，简化两膜层结构，最终降低了生产成本。
同时，衬底100可以由玻璃材料制成，或者由下列材料但不限于所述材料制备而成，其包括聚酰亚胺、聚酯材料、聚乙烯、聚丙烯以及纤维树脂等材料。
本揭示实施例还提供一种薄膜晶体管基板的制备方法，如图2所示，图2为本揭示实施例提供的薄膜晶体管基板的制备工艺流程示意图。同时结合图3-图7的薄膜晶体管基板结构示意图。
具体的，制备工艺包括如下步骤：
S100：在衬底层上设置金属层，并对所述金属层图案化，形成开关薄膜晶体管的源极、第一金属层以及遮光层如图3所示，图3为本揭示实施例提供的第一种膜层结构示意图。本揭示实施例以顶栅型薄膜晶体管基板为例进行说明，首先提供一衬底300，并在衬底300上沉积一金属层，其中，金属层的材料可为Mo/Cu复合物，Al/Mo复合物等材料。本揭示实施例中，金属层包括开关薄膜晶体管的源极303、第一金属层302以及遮光层301。上述结构可依次间隔设置。
金属层沉积完成后，对其进行图案化处理，通过设定的掩模版图案，在不同区域进行蚀刻，使其形成薄膜晶体管的源极303、第一金属层302以及遮光层301结构。
S101：在所述金属层上制备缓冲层，并在所述缓冲层上制备所述开关薄膜晶体管的有源层和驱动薄膜晶体管的有源层，并对所述缓冲层和所述开关薄膜晶体管的有源层和所述驱动薄膜晶体管的有源层图案化处理
上述步骤S100中的金属层沉积完成并图案化处理后，其形成的开关薄膜晶体管的源极303、第一金属层302以及遮光层301位于同一膜层中，同时，在蚀刻时，遮光层301的截面积大于源极303和第一金属层302。在设置时，遮光层301可靠近显示面板的显示区域进行设置。
如图4所示，图4为本揭示实施例中提供的第二种膜层结构示意图。在步骤S100的基础上，在金属层上继续沉积一缓冲层400，同时在缓冲层400上沉积有源层401。沉积完成后对有源层401进行图案化处理。其中，缓冲层可以为SiOx，SiNx膜层或者为SiNx与SiOx的叠层结构。
S102：依次沉积绝缘层以及所述驱动薄膜晶体管和所述开关薄膜晶体管的栅极，并对所述绝缘层和所述栅极图案化处理
如图5所示，图5为本揭示实施例提供的第三种膜层结构示意图。进一步的，在步骤S101的基础上继续其他膜层的制备，具体的，分别制备形成开关薄膜晶体管和驱动薄膜晶体管的绝缘层500和栅极层501，具体的在有源层上沉积绝缘层500，同时在绝缘层500上沉积并形成栅极层501。
沉积完成后，利用栅极金属电极自对准的方法，同时对所述驱动薄膜晶体管和所述开关薄膜晶体管的有源层进行导体化处理。
具体的，有源层处理完成后可包括对应于源极的一端部区域，对应于漏极的另一端部区域，以及设置在两端部区域的中心区域。其中，中心区域可以由不掺杂有掺杂剂材料的半导体材料制成，两端部区域可由掺杂有掺杂剂材料的半导体材料制成。
其中，绝缘层500可包括但不限于二氧化硅材料、氮硅化物材料或者SiOx以及SiNx的多膜层材料结构。
S103：沉积钝化层，并在所述钝化层上蚀刻形成过孔结构
薄膜晶体管的各膜层设置完成后，如图6所示，图6为本揭示实施例提供的另一种薄膜晶体管基板结构示意图。在钝化层上蚀刻形成多个过孔结构，具体的，如图6中结构所示，所述过孔结构包括第一过孔61、第二过孔62、第三过孔63、第四过孔64以及第五过孔65。
第一过孔61对应区域内的像素电极通过第一过孔61连接源极和有源层，其漏极通过第二过孔62与有源层连接，同时，第三过孔63区域内的像素电极通过第三过孔63将第一金属层和驱动薄膜晶体管的有源层连接，并且像素电极将开关薄膜晶体管的漏极和驱动薄膜晶体管的栅极通过第二过孔62和第四过孔64进行桥接。
S104：在所述钝化层上沉积像素电极，并完成薄膜晶体管基板的制备
具体的，如图7所示，图7为本揭示实施例提供的又一种薄膜晶体管基板结构示意图。在步骤S103的基础上，在缓冲层上沉积钝化层706，同时，钝化层706覆盖栅极层。
钝化层706可为SiOx等，同时，钝化层706和过孔结构制备完成后，继续制备像素电极层。
进一步的，继续制备像素电极707，在钝化层706上沉积像素电极707。其中，像素电极707通过第一过孔710、第三过孔711以及第五过孔712与金属层电连接。
具体的，在驱动薄膜晶体管对应的区域，像素电极707可通过第五过孔712同时与金属层的遮光层和有源层连接，在开关薄膜晶体管对应的区域，像素电极707通过第一过孔710同时与源极以及相对应区域侧的有源层相连接，以实现薄膜晶体管的正常工作。
在本揭示实施例种，遮光层可设置在薄膜晶体管有源层相对应的区域内，以有效的阻挡从衬底基板侧入射到薄膜晶体管中的光线，提高薄膜晶体管的性能。
最终，形成本揭示实施例提供的顶栅型薄膜晶体管基板。
进一步的，本揭示实施例还提供一种显示装置，显示装置包括本揭示实施例提供的薄膜晶体管基板，在本薄膜晶体管基板中，基板内部的薄膜晶体管的源极、漏极以及遮光层设置在同一膜层中，从而有效的降低了显示装置的膜层厚度，并且减少了制备工艺过程中光罩的次数，节约了成本并提高了显示装置的性能。
所述显示装置可手机、平板电脑、电视机、显示器以及笔记本等显示设备
以上对本揭示实施例所提供的一种薄膜晶体管基板及薄膜晶体管基板的制备方法进行了详细介绍，以上实施例的说明只是用于帮助理解本揭示的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，而这些修改或者替换，并不使相应技术方案的本质脱离本揭示各实施例的技术方案的范围。

Claims (8)

1.一种薄膜晶体管基板，其特征在于，包括：
衬底；
金属层，所述金属层设置在所述衬底上，所述金属层包括开关薄膜晶体管的源极、第一金属层以及遮光层，所述遮光层设置在与驱动薄膜晶体管相对应区域上，且所述开关薄膜晶体管的源极、所述第一金属层和所述遮光层设置在同一层中；
缓冲层，所述缓冲层设置在所述衬底上且覆盖所述金属层；其余所述开关薄膜晶体管膜层设置于所述缓冲层上，其余所述驱动薄膜晶体管膜层设置于所述缓冲层上；
所述薄膜晶体管基板包括像素电极层、第三过孔和第五过孔，所述像素电极层包括第二像素电极和第三像素电极，所述第二像素电极通过所述第三过孔与所述第一金属层和所述驱动薄膜晶体管的有源层电连接，所述第三像素电极通过所述第五过孔和所述驱动薄膜晶体管的有源层和所述遮光层电连接。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述开关薄膜晶体管的源极、所述第一金属层和所述遮光层依次间隔设置。
3.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述薄膜晶体管基板还包括钝化层以及像素电极层，所述钝化层设置在所述缓冲层上，所述像素电极层设置在所述钝化层上。
4.根据权利要求3所述的薄膜晶体管基板，其特征在于，所述薄膜晶体管基板还包括第一过孔和第二过孔，所述像素电极层还包括第一像素电极，所述第一像素电极通过所述第一过孔与所述开关薄膜晶体管的源极和所述开关薄膜晶体管的有源层电连接，所述开关薄膜晶体管的漏极通过所述第二过孔与所述开关薄膜晶体管的有源层电连接。
5.一种如权利要求1至4任一所述的薄膜晶体管基板的制备方法，其特征在于，包括如下步骤：
S100：在衬底层上设置金属层，并对所述金属层图案化，形成开关薄膜晶体管的源极、第一金属层以及遮光层，所述遮光层设置在与驱动薄膜晶体管相对应区域上，且所述开关薄膜晶体管的源极、所述第一金属层和所述遮光层设置在同一层中；
S101：在所述金属层上制备缓冲层，并在所述缓冲层上制备所述开关薄膜晶体管的有源层和驱动薄膜晶体管的有源层，并对所述缓冲层和所述开关薄膜晶体管的有源层和所述驱动薄膜晶体管的有源层图案化处理；
S102：依次沉积绝缘层以及所述驱动薄膜晶体管和所述开关薄膜晶体管的栅极，并对所述绝缘层和所述栅极图案化处理；
S103：沉积钝化层，并在所述钝化层上蚀刻形成过孔结构；
S104：在所述钝化层上沉积像素电极，并完成薄膜晶体管基板的制备。
6.根据权利要求5所述的薄膜晶体管基板的制备方法，其特征在于，所述步骤S100中，所述开关薄膜晶体管的源极、所述第一金属层以及所述遮光层由同一膜层制备形成，所述开关薄膜晶体管的源极、所述第一金属层以及所述遮光层位于同一膜层结构中。
7.根据权利要求5所述的薄膜晶体管基板的制备方法，其特征在于，所述步骤S102中，通过栅极金属电极自对准方法对所述绝缘层进行图案化处理，同时对所述驱动薄膜晶体管和所述开关薄膜晶体管的有源层进行导体化处理。
8.根据权利要求5所述的薄膜晶体管基板的制备方法，其特征在于，所述步骤S103中，所述过孔结构包括第一过孔、第二过孔、第三过孔、第四过孔以及第五过孔。
CN202010532533.XA 2020-06-12 2020-06-12 薄膜晶体管基板及薄膜晶体管基板的制备方法 Active CN111710726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010532533.XA CN111710726B (zh) 2020-06-12 2020-06-12 薄膜晶体管基板及薄膜晶体管基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010532533.XA CN111710726B (zh) 2020-06-12 2020-06-12 薄膜晶体管基板及薄膜晶体管基板的制备方法

Publications (2)

Publication Number Publication Date
CN111710726A CN111710726A (zh) 2020-09-25
CN111710726B true CN111710726B (zh) 2021-10-08

Family

ID=72539839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010532533.XA Active CN111710726B (zh) 2020-06-12 2020-06-12 薄膜晶体管基板及薄膜晶体管基板的制备方法

Country Status (1)

Country Link
CN (1) CN111710726B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038288B (zh) * 2020-11-04 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN113658958B (zh) * 2021-01-28 2023-05-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113437090A (zh) * 2021-06-11 2021-09-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312731A (zh) * 2020-02-28 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000661B (zh) * 2012-12-12 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104241298B (zh) * 2014-09-02 2017-11-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
KR102517127B1 (ko) * 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device
KR102556162B1 (ko) * 2016-08-31 2023-07-19 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312731A (zh) * 2020-02-28 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
CN111710726A (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN111710726B (zh) 薄膜晶体管基板及薄膜晶体管基板的制备方法
CN109273404B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
JP3420135B2 (ja) アクティブマトリクス基板の製造方法
US7916230B2 (en) Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
CN108598089B (zh) Tft基板的制作方法及tft基板
US8426259B2 (en) Array substrate and method for manufacturing the same
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20040007999A (ko) 반사투과형 액정표시장치 및 그의 제조방법
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
US10483405B2 (en) Metal oxide thin-film transistor and manufacturing method for the same
CN110299322B (zh) 一种显示基板及其制作方法、显示装置
CN111710725A (zh) 双栅电极金属氧化物薄膜晶体管及其制备方法
CN114023699B (zh) 阵列基板的制备方法及其阵列基板
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR20070071180A (ko) 유기박막트랜지스터 및 그 제조방법
CN113437090A (zh) 阵列基板及其制备方法、显示面板
KR101948750B1 (ko) 어레이 기판 및 이의 제조방법
CN111029346A (zh) 一种显示面板及其制作方法及电子设备
KR100940566B1 (ko) 배선 구조 및 박막 트랜지스터 기판
CN115236907B (zh) 一种阵列基板、显示面板、显示装置和制作方法
JP2013183156A (ja) ピクセル構造の製造方法及びピクセル構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant