CN111029346A - 一种显示面板及其制作方法及电子设备 - Google Patents
一种显示面板及其制作方法及电子设备 Download PDFInfo
- Publication number
- CN111029346A CN111029346A CN201911183116.2A CN201911183116A CN111029346A CN 111029346 A CN111029346 A CN 111029346A CN 201911183116 A CN201911183116 A CN 201911183116A CN 111029346 A CN111029346 A CN 111029346A
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor layer
- layer
- display panel
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 158
- 238000010586 diagram Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种显示面板及其制作方法及电子设备，该显示面板包括：第一薄膜晶体管，其截面结构包括第一栅极、第一源极、第一漏极以及第一半导体层，所述第一半导体层的两端分别与所述第一源极和所述第一漏极电连接；第二薄膜晶体管，其截面结构包括第二栅极、第二源极、第二漏极以及第二半导体层，所述第二半导体层位于所述第二源极和所述第二漏极上，所述第二半导体层的两端分别与所述第二源极和所述第二漏极电连接。本发明的显示面板及其制作方法及电子设备，能够提高薄膜晶体管的性能和显示效果。
Description
【技术领域】
本发明涉及显示技术领域，特别是涉及一种显示面板及其制作方法及电子设备。
【背景技术】
LTPO(Low Temperature Polycrystalline-Si Oxide)低温多晶氧化物工艺，融合了低温多晶硅(LTPS，Low Temperature Poly Si)和金属氧化物(Oxide)两种工艺，也即是在一个显示面板中同时形成第一薄膜晶体管和第二薄膜晶体管。
然而现有的显示面板的第二薄膜晶体管的第二半导体层容易在制程过程中被金属的蚀刻液腐蚀，从而降低了薄膜晶体管的性能，进而降低了显示效果。
因此，有必要提供一种显示面板及其制作方法及电子设备，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种显示面板及其制作方法及电子设备，能够避免第二半导体层被蚀刻液腐蚀，提高了薄膜晶体管的性能和显示效果。
为解决上述技术问题，本发明提供一种显示面板，包括：
第一薄膜晶体管，其截面结构包括第一栅极、第一源极、第一漏极以及第一半导体层，所述第一半导体层的两端分别与所述第一源极和所述第一漏极电连接；
第二薄膜晶体管，其截面结构包括第二栅极、第二源极、第二漏极以及第二半导体层，所述第二半导体层位于所述第二源极和所述第二漏极上，所述第二半导体层的两端分别与所述第二源极和所述第二漏极电连接。
本发明还提供一种显示面板的制作方法，包括：
在衬底基板上制作第一半导体层；
在所述第一半导体层上分别制作第一栅极和第二栅极；
在所述第一栅极和所述第二栅极上制作第二绝缘层，所述第二绝缘层上设置有多个第一接触孔；
在所述第二绝缘层上分别制作第一源极、第一漏极、第二源极以及第二漏极；
在所述第二源极和所述第二漏极上制作第二半导体层。
本发明还提供一种电子设备，其包括上述显示面板。
本发明的显示面板及其制作方法及电子设备，包括第一薄膜晶体管，其截面结构包括第一栅极、第一源极、第一漏极以及第一半导体层，所述第一半导体层的两端分别与所述第一源极和所述第一漏极电连接；第二薄膜晶体管，其截面结构包括第二栅极、第二源极、第二漏极以及第二半导体层，所述第二半导体层位于所述第二源极和所述第二漏极上，所述第二半导体层的两端分别与所述第二源极和所述第二漏极电连接；由于将第二半导体层制作在第二源极和第二漏极上方，因此可以避免第二金属层蚀刻过程中的蚀刻液对第二半导体层造成腐蚀，提高了薄膜晶体管的性能和显示效果。
【附图说明】
图1为现有显示面板的第一种结构示意图；
图2为现有显示面板的第二种结构示意图；
图3为本发明显示面板的结构示意图；
图4为本发明显示面板的优选结构示意图；
图5为本发明显示面板的制作方法的第一步中第一分步的结构示意图；
图6为本发明显示面板的制作方法的第一步中第二分步的结构示意图；
图7为本发明显示面板的制作方法的第二步中第一分步的结构示意图；
图8为本发明显示面板的制作方法的第二步中第二分步的结构示意图；
图9为本发明显示面板的制作方法的第三步和第四步的结构示意图；
图10为本发明显示面板的制作方法的第五步的结构示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。
如图1所示，现有的显示面板包括衬底基板11、以及依次设于衬底基板11上的缓冲层12、第一半导体层13、第一绝缘层14、第一金属层15、第二绝缘层16、第二半导体层17、第二金属层18、钝化层19、平坦层20以及像素电极21。第一金属层15包括第一栅极151和第二栅极152，第二金属层18包括第一源极181和第一漏极182、第二源极183和第二漏极184；其中第一半导体层13、第一栅极151、第一源极181以及第一漏极182构成低温多晶硅薄膜晶体管。第二栅极152、第二半导体层17、第二源极183以及第二漏极184构成金属氧化物薄膜晶体管。
如图2所示，现有的显示面板包括衬底基板11、以及依次设于衬底基板11上的缓冲层12、第一半导体层13、第一绝缘层14、第一金属层15、第二绝缘层16、第二半导体层17、蚀刻阻挡层17'、第二金属层18以及钝化层19、平坦层20以及像素电极21。
第一金属层15包括第一栅极151和第二栅极152，第二金属层18包括第一源极181和第一漏极182、第二源极183和第二漏极184；
其中第一半导体层13、第一栅极151、第一源极181以及第一漏极182构成低温多晶硅薄膜晶体管。第二栅极152、第二半导体层17、第二源极183以及第二漏极184构成金属氧化物薄膜晶体管。
请参照图3，图3为本发明显示面板的结构示意图。
本实施例的显示面板包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的截面结构包括第一栅极151、第一源极181、第一漏极182以及第一半导体层13，所述第一半导体层13的两端分别与所述第一源极181和所述第一漏极182电连接；也即所述第一半导体层13的一端与所述第一源极181电连接，另一端与所述第一漏极182电连接。
第二薄膜晶体管T2的截面结构包括第二栅极152、第二源极183、第二漏极184以及第二半导体层30，所述第二半导体层30位于所述第二源极183和所述第二漏极184上，所述第二半导体层30的两端分别与所述第二源极183和所述第二漏极184电连接。也即所述第二半导体层30的一端与所述第二源极183电连接，另一端与所述第二漏极184电连接。其中所述第二半导体层30用于形成第二沟道。
相对于图1所示的结构，本实施例的第二半导体层制作在第二源极和第二漏极上方，因此可以避免第二金属层蚀刻过程中的蚀刻液对第二半导体层造成损害，提高了薄膜晶体管的性能和显示效果。此外相对于图2所示的结构，省去了蚀刻阻挡层，因而减小了显示面板的厚度。
请参照图4，图4为本发明显示面板的优选结构示意图。
本实施例的显示面板包括衬底基板11、以及依次设于衬底基板11上的缓冲层12、第一半导体层13、第一绝缘层14、第一金属层15、第二绝缘层16、第二金属层18以及第二半导体层30、此外还可包括第三绝缘层和像素电极21，在一实施方式中第三绝缘层包括钝化层19、平坦层20以及像素电极21。
在一实施方式中，该衬底基板11可为玻璃基板。
第二金属层18包括第一源极181和第一漏极182、第二源极183和第二漏极184；其中第一半导体层13、第一栅极151、第一源极181以及第一漏极182构成第一薄膜晶体管，第一薄膜晶体管可为低温多晶硅薄膜晶体管。
第二栅极152、第二源极183、第二漏极183以及第二半导体层30构成第二薄膜晶体管，第二薄膜晶体管可为金属氧化物薄膜晶体管。
第一金属层15包括第一栅极151和第二栅极152。也即所述第一栅极151和所述第二栅极152位于同一金属层，因此，可以简化制程工艺。可以理解的，在其他实施方式中，第一栅极151和第二栅极152可位于不同的金属层。
第二绝缘层16设于所述第一金属层15和所述第二金属层18之间，所述第二绝缘层16上设置有多个第一接触孔(图中未示出)；所述第一源极181和所述第一漏极182分别通过一第一接触孔与所述第一半导体层13电性连接。
第二金属层18包括第一源极181、所述第一漏极182、所述第二源极183以及所述第二漏极184，也即所述第一源极181、所述第一漏极182、所述第二源极183以及所述第二漏极184位于同一金属层，因此可以简化制程工艺。在其他实施方式中，所述第一源极181、所述第一漏极182、所述第二源极183以及所述第二漏极184可位于不同的金属层。
所述第二半导体层30的两端分别与所述第二源极183和所述第二漏极184抵接。也即所述第二半导体层30与第二源极183和第二漏极184直接接触，因此可以避免制作第二半导体层和第二源漏极之间的接触孔，简化了制程工艺。当然，在其他实施方式中，可以在第二半导体层30和第二源漏极之间设置绝缘层。在一实施方式中，为了提高薄膜晶体管的导电性能，所述第一半导体层13的材料为多晶硅，所述第二半导体层30的材料为金属氧化物。为了提高第二薄膜晶体管的导电性能，所述第二半导体层30的材料可包括IGZO和ITZO中的至少一种。
钝化层19和平坦层20位于所述第二半导体层30上，所述钝化层19和平坦层20上设置有第二接触孔(图中未标出)；所述第二漏极184通过所述第二接触孔与像素电极21连接。可以理解的，第三绝缘层也可为单层结构。
本发明还提供一种显示面板的制作方法，包括：
S101、在衬底基板上制作第一半导体层；
在一实施方式中，以衬底基板11为玻璃基板为例，如图5所示，比如对玻璃基板清洗和预烘烤后，在玻璃基板上沉积缓冲材料，形成缓冲层12，缓冲层12的材料可以包括SiNx和SiO2中的至少一种。之后在缓冲层12上沉积非晶硅a-Si，对a-Si进行快速热退火或者激光结晶，使a-Si(非晶硅)转换成为多晶硅(Poly-Si)，也即得到多晶硅层13＇。如图6所示，之后采用黄光工艺和蚀刻对多晶硅层进处理，定义出半导体层的图案，得到图案化的第一半导体层13。可以理解的，第一半导体层13的材料不限于多晶硅。
S102、在所述第一半导体层上分别制作第一栅极和第二栅极；
如图7所示，在所述第一半导体层13上依次制作第一绝缘层14，第一绝缘层14为单层膜或者多层膜，第一绝缘层14的材料可以包括SiNx和SiO2中的至少一种。在第一绝缘层14上制作光阻层31，对光阻层31进行图案化处理，利用图案化的光阻层31作为遮挡体对光阻层31两侧的第一半导体层13进行离子植入，也即具体对源漏区域的多晶硅进行掺杂(形成n+或者p+重掺杂区域)，从而形成沟道。将光阻层31剥离。如图8所示，之后在第一绝缘层14上沉积作第一金属层15，对所述第一金属层15进行图案化处理得到第一栅极151和第二栅极152。第一金属层15的材料可以包括Mo、Al以及Cu中的至少一种。
S103、在所述第一栅极和所述第二栅极上制作第二绝缘层，所述第二绝缘层上设置有多个第二接触孔；
如图9所示，在所述第一栅极151和所述第二栅极152上制作第二绝缘层16，所述第二绝缘层16上制作有两个第二接触孔(图中未标出)。可以理解的第二接触孔的数量可为两个以上。
S104、在所述第二绝缘层上制作第一源极、第一漏极、第二源极以及第二漏极；
如图9所示，在所述第二绝缘层16上沉积第二金属层18，对所述第二金属层18进行图案化处理得到第一源极181、第一漏极182、第二源极183以及第二漏极184。第二金属层18的材料可以包括Mo、Al以及Cu中的至少一种。
S105、在所述第二源极和所述第二漏极上制作第二半导体层。
如图10所示，在第一源极181、第一漏极182、所述第二源极183和所述第二漏极184上沉积第二半导体层30，并对其进行图案化处理得到所需的图案。第二半导体层30的材料可以是IGZO或者ITZO等等。
所述方法还可包括：
S106、在所述第二半导体层上制作第三绝缘层，所述第三绝缘层上制作有第二接触孔；
例如，返回图4，在所述第二半导体层30上沉积钝化层19和平坦层20，并在钝化层19以及平坦层20上制作第二接触孔。在一实施方式中，第三绝缘层也可为单层结构。
S107、在所述第三绝缘层上以及所述第二接触孔内制作像素电极，所述像素电极通过所述第二接触孔与所述第二漏极连接。
例如，返回图4，在所述平坦层20上以及所述第二接触孔内制作像素电极21，所述像素电极21通过所述第二接触孔与所述第二漏极184连接。
在上一实施例的基础上，由于本实施例的第二半导体层直接制作在第二源极和第二漏极上方，因此可以省去了两者之间的绝缘层，此外避免制作接触孔，因而减小了显示面板的厚度。
本发明还提供一种电子设备，其包括上述任意一种显示面板。该电子设备可以为手机、平板电脑等电子产品。
本发明的显示面板及其制作方法及电子设备，包括第一薄膜晶体管，其截面结构包括第一栅极、第一源极、第一漏极以及第一半导体层，所述第一半导体层的两端分别与所述第一源极和所述第一漏极电连接；第二薄膜晶体管，其截面结构包括第二栅极、第二源极、第二漏极以及第二半导体层，所述第二半导体层位于所述第二源极和所述第二漏极上，所述第二半导体层的两端分别与所述第二源极和所述第二漏极电连接；由于将第二半导体层制作在第二源极和第二漏极上方，因此可以避免第二金属层蚀刻过程中的蚀刻液对第二半导体层造成腐蚀，提高了薄膜晶体管的性能和显示效果。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种显示面板，其特征在于，包括：
第一薄膜晶体管，其截面结构包括第一栅极、第一源极、第一漏极以及第一半导体层，所述第一半导体层的两端分别与所述第一源极和所述第一漏极电连接；
第二薄膜晶体管，其截面结构包括第二栅极、第二源极、第二漏极以及第二半导体层，所述第二半导体层位于所述第二源极和所述第二漏极上，所述第二半导体层的两端分别与所述第二源极和所述第二漏极电连接。
2.根据权利要求1所述的显示面板，其特征在于，
所述第二半导体层的两端分别与所述第二源极和所述第二漏极抵接。
3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
第三绝缘层，位于所述第二半导体层上，所述第三绝缘层上设置有第二接触孔；所述第二漏极通过所述第二接触孔与像素电极连接。
4.根据权利要求1所述的显示面板，其特征在于，
所述第一栅极和所述第二栅极均位于第一金属层。
5.根据权利要求1或4所述的显示面板，其特征在于，
所述第一源极、所述第一漏极、所述第二源极以及所述第二漏极均位于第二金属层。
6.根据权利要求5所述的显示面板，其特征在于，
所述第一栅极和所述第二栅极均位于第一金属层；所述第一源极、所述第一漏极、所述第二源极以及所述第二漏极均位于第二金属层；所述第二金属层设于所述第一金属层上；
所述显示面板还包括：
第二绝缘层，设于所述第一金属层和所述第二金属层之间，所述第二绝缘层上设置有多个第一接触孔；所述第一源极和所述第一漏极分别通过一第一接触孔与所述第一半导体层电性连接。
7.根据权利要求1所述的显示面板，其特征在于，
所述第二半导体层的材料包括IGZO和ITZO中的至少一种。
8.一种显示面板的制作方法，其特征在于，包括：
在衬底基板上制作第一半导体层；
在所述第一半导体层上分别制作第一栅极和第二栅极；
在所述第一栅极和所述第二栅极上制作第二绝缘层，所述第二绝缘层上设置有多个第一接触孔；
在所述第二绝缘层上分别制作第一源极、第一漏极、第二源极以及第二漏极；
在所述第二源极和所述第二漏极上制作第二半导体层。
9.根据权利要求8所述的显示面板的制作方法，其特征在于，所述方法还包括：
在所述第二半导体层上制作第三绝缘层，所述第三绝缘层上设置有第二接触孔；
在所述第三绝缘层上以及所述第二接触孔内制作像素电极，所述像素电极通过所述第二接触孔与所述第二漏极连接。
10.一种电子设备，其特征在于，包括如权利要求1-7中任一所述的显示面板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911183116.2A CN111029346A (zh) | 2019-11-27 | 2019-11-27 | 一种显示面板及其制作方法及电子设备 |
| PCT/CN2019/124434 WO2021103142A1 (zh) | 2019-11-27 | 2019-12-11 | 一种显示面板及其制作方法及电子设备 |
| US16/627,778 US20210335850A1 (en) | 2019-11-27 | 2019-12-11 | Display panel and manufacturing method thereof, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911183116.2A CN111029346A (zh) | 2019-11-27 | 2019-11-27 | 一种显示面板及其制作方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111029346A true CN111029346A (zh) | 2020-04-17 |
Family
ID=70202648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911183116.2A Pending CN111029346A (zh) | 2019-11-27 | 2019-11-27 | 一种显示面板及其制作方法及电子设备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210335850A1 (zh) |
| CN (1) | CN111029346A (zh) |
| WO (1) | WO2021103142A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113433747A (zh) * | 2021-07-12 | 2021-09-24 | 武汉华星光电技术有限公司 | 阵列基板及制作方法、移动终端 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997025A (zh) * | 2009-08-25 | 2011-03-30 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| CN106558593A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN108122991A (zh) * | 2016-11-28 | 2018-06-05 | 昆山工研院新型平板显示技术中心有限公司 | 薄膜晶体管及其制作方法 |
| US20190204668A1 (en) * | 2018-01-02 | 2019-07-04 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method, display panel and display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110211974B (zh) * | 2019-06-12 | 2022-05-24 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
-
2019
- 2019-11-27 CN CN201911183116.2A patent/CN111029346A/zh active Pending
- 2019-12-11 WO PCT/CN2019/124434 patent/WO2021103142A1/zh active Application Filing
- 2019-12-11 US US16/627,778 patent/US20210335850A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997025A (zh) * | 2009-08-25 | 2011-03-30 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| CN106558593A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN108122991A (zh) * | 2016-11-28 | 2018-06-05 | 昆山工研院新型平板显示技术中心有限公司 | 薄膜晶体管及其制作方法 |
| US20190204668A1 (en) * | 2018-01-02 | 2019-07-04 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method, display panel and display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113433747A (zh) * | 2021-07-12 | 2021-09-24 | 武汉华星光电技术有限公司 | 阵列基板及制作方法、移动终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210335850A1 (en) | 2021-10-28 |
| WO2021103142A1 (zh) | 2021-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9478562B2 (en) | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof | |
| JP5650879B2 (ja) | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 | |
| US7768010B2 (en) | Poly crystalline silicon semiconductor device and method of fabricating the same | |
| US7800098B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US7476896B2 (en) | Thin film transistor and method of fabricating the same | |
| EP3089214B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN109860305B (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| TW201705282A (zh) | 薄膜電晶體及其製造方法 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| US20120080677A1 (en) | Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| EP3001460B1 (en) | Thin film transistor and preparation method therefor, display substrate, and display apparatus | |
| US5396083A (en) | Thin film transistor and method of making the same | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100686337B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| CN111029346A (zh) | 一种显示面板及其制作方法及电子设备 | |
| KR101188868B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8823001B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| CN114284299A (zh) | 显示面板及其制备方法、移动终端 | |
| KR101172015B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN106298954B (zh) | 薄膜晶体管及其制作方法 | |
| CN111048593A (zh) | 一种薄膜晶体管及其制造方法 | |
| CN110676267A (zh) | 一种显示面板及其制造方法 | |
| KR100870017B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200417 |
|
| WD01 | Invention patent application deemed withdrawn after publication |