CN111048593A - 一种薄膜晶体管及其制造方法 - Google Patents
一种薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN111048593A CN111048593A CN201911166613.1A CN201911166613A CN111048593A CN 111048593 A CN111048593 A CN 111048593A CN 201911166613 A CN201911166613 A CN 201911166613A CN 111048593 A CN111048593 A CN 111048593A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- oxide semiconductor
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 14
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- -1 argon ions Chemical class 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229910001257 Nb alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制造方法，薄膜晶体管包括栅极、覆盖栅极的栅极绝缘膜、位于栅极绝缘膜上且位于栅极上方的金属氧化物半导体层，还包括覆盖在金属氧化物半导体层上的第一绝缘层、与金属氧化物半导体层同层且分别位于金属氧化物半导体层两端接触的第一氧化物导体和第二氧化物导体、位于第一氧化物导体上的源极、位于第二氧化物导体上的漏极以及第二绝缘层，其中第二绝缘层覆盖第一绝缘层、源极、漏极和栅极绝缘膜。本发明第一氧化物导体和第二氧化物导体为金属氧化物半导体未覆盖第一绝缘层导体化形成，第一绝缘层决定沟道的尺寸L1，这样实现了薄膜晶体管的小型化，避免第二绝缘层形成前氧化物半导体材料处理造成第二金属层的氧化。
Description
技术领域
本发明涉及显示面板的技术领域，尤其涉及一种薄膜晶体管及其制造方法。
背景技术
现有主流显示主要分为液晶显示面板(TFT-LCD)和有机EL(ElectroLuminescence：电致发光)显示装置即OLED或Micro-OLED(目前主要还是OLED) 等。
无论是被动发光的TFT-LCD还是自动电致发光的OLED，都需要作为开关 元件的薄膜晶体管(Thin Film Transistror，简称TFT)，形成TFT基板需要多个 栅极配线、源极配线以及位于交叉部的TFT。TFT有源层目前常用的材料主要分 为三类：非晶硅、低温多晶硅和氧化物半导体。由于氧化物半导体与非晶硅相比， 具有较高迁移率，与低温多晶硅相比，均一性较好，且制造工艺相对简单，因此 比较适用于大面积显示装置如TV和Monitior等。
氧化物半导体TFT器件结构目前主要分为刻蚀阻挡层(Etching Stopper Layer，简称ESL)结构和背沟道刻蚀(Back Channel Etching，简称BCE)型结构。ESL 结构由于在氧化物半导体层图案化以后，会沉积一层刻蚀阻挡层来保护氧化物半 导体层，避免源极和漏极刻蚀时，TFT沟道处由于有刻蚀阻挡层保护，从而TFT 沟道受到损伤较小，TFT器件特性较佳，但TFT沟道的宽度L由刻蚀阻挡层的 刻蚀孔间距决定，缩小范围有限，目前主要为8um，不利于器件小型化和高分辨 率产品开发。
新型背沟道刻蚀(Back Channel Etching，简称BCE)型结构，相比ESL结 构，减少了刻蚀阻挡层，有利于器件小型化。但为了获得好的器件特性，在源极 和漏极图案化以后第一绝缘层成膜前进行高功率等离子处理，高功率等离子处理 易导致源极和漏极金属氧化，影响产品品质和良率。
发明内容
本发明的目的在于提供一种解决传统刻蚀阻挡型结构的尺寸较大、新型背沟 道刻蚀源极和漏极氧化严重的薄膜晶体管及其制造方法。
本发明提供一种薄膜晶体管，其包括栅极、覆盖栅极的栅极绝缘膜、位于栅 极绝缘膜上且位于栅极上方的金属氧化物半导体层，还包括覆盖在金属氧化物半 导体层上的第一绝缘层、与金属氧化物半导体层同层且分别位于金属氧化物半导 体层两端接触的第一氧化物导体和第二氧化物导体、位于第一氧化物导体上的源 极、位于第二氧化物导体上的漏极以及第二绝缘层，其中第二绝缘层覆盖第一绝 缘层、源极、漏极和栅极绝缘膜。
优选地，源极覆盖第一氧化物导体，漏极覆盖第二氧化物导体。
优选地，源极和漏极分别与第一绝缘层的两端之间接触孔。
优选地，源极和漏极分别覆盖第一绝缘层的两端。
本发明还提供一种薄膜晶体管的制造方法，包括如下步骤：
S1：在玻璃基板上沉积第一金属层，涂覆光阻、光刻和刻蚀后形成图案化的 栅极；
S2：在步骤S1的基础上沉积覆盖第一金属层的栅极绝缘膜；
S3：在步骤S2的基础上沉积氧化物半导体材料，对氧化物半导体材料进行 图案化形成氧化物半导体层，氧化物半导体层在第一金属层上的投影超过栅极、 的两端；
S4：在步骤S3的基础上沉积第一绝缘层，对第二绝缘层进行刻蚀仅保留位 于预设沟道内的第一绝缘层，其他区域的第一绝缘层刻蚀去除；
S5：在步骤S4的基础上采用氢气或氩气离子对氧化物半导体层进行处理， 使未被第一绝缘层覆盖的氧化物半导体层被导体化并形成分别位于对氧化物半 导体层两侧的第一氧化物导体和第二氧化物导体；
S6：在步骤S5的基础上沉积第二金属层，涂覆光阻、光刻和刻蚀后形成覆 盖第一氧化物导体的源极和覆盖第二氧化物导体的漏极；
S7：在步骤S6的基础上沉积第二绝缘层，第二绝缘层覆盖第一绝缘层、源 极、漏极和栅极绝缘膜。
优选地，步骤S6中，源极和漏极分别与第一绝缘层的两端之间接触孔。
优选地，步骤S6中，源极和漏极分别覆盖第一绝缘层的两端。
优选地，氧化物半导体材料的厚度为
优选地，第一绝缘层的厚度
优选地，其中，第二金属层的厚度为
本发明第一氧化物导体和第二氧化物导体作为薄膜晶体管的刻蚀阻挡层且 决定沟道的尺寸L1，这样实现了薄膜晶体管的小型化，避免第二绝缘层形成前 氧化物半导体材料处理造成第二金属层的氧化。
附图说明
图1为本发明薄膜晶体管实施例一的制造步骤之一的示意图；
图2为本发明薄膜晶体管实施例一的制造步骤之二的示意图；
图3为本发明薄膜晶体管实施例一的制造步骤之三的示意图；
图4为本发明薄膜晶体管实施例一的制造步骤之四的示意图；
图5(a)和图5(b)为本发明薄膜晶体管实施例一的制造步骤之五的示意 图；
图6为本发明薄膜晶体管实施例一的制造步骤之六的示意图；
图7为本发明薄膜晶体管实施例一的制造步骤之七的示意图；
图8为本发明薄膜晶体管实施例二的结构示意图；
图9为图7所示薄膜晶体管的俯视图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于 说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员 对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不 代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相 同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。 在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明揭示一种薄膜晶体管的制造方法，包括如下步骤：
S1：如图1所示，在玻璃基板上沉积第一金属层，涂覆光阻、光刻和刻蚀后 形成图案化的栅极10和第一金属配线(图未示)；
其中，第一金属层的材料为钼铌合金和铜的组合层，其厚度约
S2：如图2所示，在步骤S1的基础上沉积覆盖第一金属层的栅极绝缘膜30；
其中，栅极绝缘膜30采用氮化硅和氧化硅的组合层，其厚度为
S3：如图3所示，在步骤S2的基础上沉积氧化物半导体材料，对氧化物半 导体材料进行图案化形成氧化物半导体层40，氧化物半导体层40在第一金属层 上的投影超过栅极10的两端；
其中，氧化物半导体材料为IGZO，厚度为
S4：如图4所示，在步骤S3的基础上沉积第一绝缘层50，对第二绝缘层50 进行刻蚀仅保留位于预设沟道内的第一绝缘层50，其他区域的第一绝缘层刻蚀 去除；
其中，第一绝缘层50采用氮化硅或氧化硅，第一绝缘层50的厚度 
S5：如图5(a)和图(b)所示，在步骤S4的基础上采用氢气或氩气等离 子对氧化物半导体层40进行处理，使未被第一绝缘层50覆盖的氧化物半导体层 40被导体化并形成分别位于对氧化物半导体层40两侧的第一氧化物导体41和 第二氧化物导体42；
S6：如图6所示，在步骤S5的基础上沉积第二金属层，涂覆光阻、光刻和 刻蚀后形成覆盖第一氧化物导体41的源极61、覆盖第二氧化物导体42的漏极 62和第二金属配线(图未示)，且源极61和漏极62分别与第一绝缘层50的两 端之间接触孔；
其中，第二金属层采用钼铌合金和铜的组合层，其厚度为
S7：如图7所示，在步骤S6的基础上沉积第二绝缘层70，第二绝缘层70 覆盖第一绝缘层50、源极61、漏极62、第一氧化物导体41、第二氧化物导体 42和栅极绝缘膜30。
图8为本发明薄膜晶体管的第二实施例，即步骤S6中，源极61和漏极62 分别覆盖第一绝缘层50的两端，第二绝缘层70覆盖第一绝缘层50、源极61、 漏极62和栅极绝缘膜30。
通过上述方法形成薄膜晶体管。
如图9所示，本发明通过新增一层第一绝缘层50，阻挡源极61和漏极62 形成时对氧化物半导体层40的损伤，沟道由第一绝缘层50覆盖氧化物半导体层 40的长度决定，从而避免第二绝缘层70形成前高功率等离子对氧化物半导体材 料处理造成第二金属层的氧化。
第一氧化物导体41和第二氧化物导体42是n+金属氧化物，作为薄膜晶体 管的刻蚀阻挡层且决定沟道的尺寸L1，这样实现了薄膜晶体管的小型化，避免 第二绝缘层形成前氧化物半导体材料处理造成第二金属层的氧化。
以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式 中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种 等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。
Claims (10)
1.一种薄膜晶体管，其包括栅极、覆盖栅极的栅极绝缘膜、位于栅极绝缘膜上且位于栅极上方的金属氧化物半导体层，其特征在于，还包括覆盖在金属氧化物半导体层上的第一绝缘层、与金属氧化物半导体层同层且分别位于金属氧化物半导体层两端接触的第一氧化物导体和第二氧化物导体、位于第一氧化物导体上的源极、位于第二氧化物导体上的漏极以及第二绝缘层，其中第二绝缘层覆盖第一绝缘层、源极、漏极和栅极绝缘膜。
2.根据权利要求1所述的薄膜晶体管，其特征在于，源极覆盖第一氧化物导体，漏极覆盖第二氧化物导体。
3.根据权利要求1所述的薄膜晶体管，其特征在于，源极和漏极分别与第一绝缘层的两端之间接触孔。
4.根据权利要求1所述的薄膜晶体管，其特征在于，源极和漏极分别覆盖第一绝缘层的两端。
5.一种薄膜晶体管的制造方法，其特征在于，包括如下步骤：
S1：在玻璃基板上沉积第一金属层，涂覆光阻、光刻和刻蚀后形成图案化的栅极；
S2：在步骤S1的基础上沉积覆盖第一金属层的栅极绝缘膜；
S3：在步骤S2的基础上沉积氧化物半导体材料，对氧化物半导体材料进行图案化形成氧化物半导体层，氧化物半导体层在第一金属层上的投影超过栅极、的两端；
S4：在步骤S3的基础上沉积第一绝缘层，对第二绝缘层进行刻蚀仅保留位于预设沟道内的第一绝缘层，其他区域的第一绝缘层刻蚀去除；
S5：在步骤S4的基础上采用氢气或氩气离子对氧化物半导体层进行处理，使未被第一绝缘层覆盖的氧化物半导体层被导体化并形成分别位于对氧化物半导体层两侧的第一氧化物导体和第二氧化物导体；
S6：在步骤S5的基础上沉积第二金属层，涂覆光阻、光刻和刻蚀后形成覆盖第一氧化物导体的源极和覆盖第二氧化物导体的漏极；
S7：在步骤S6的基础上沉积第二绝缘层，第二绝缘层覆盖第一绝缘层、源极、漏极和栅极绝缘膜。
6.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于，步骤S6中，源极和漏极分别与第一绝缘层的两端之间接触孔。
7.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于，步骤S6中，源极和漏极分别覆盖第一绝缘层的两端。
8.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于，氧化物半导体材料的厚度为
9.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于，第一绝缘层的厚度
10.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于，其中，第二金属层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166613.1A CN111048593A (zh) | 2019-11-25 | 2019-11-25 | 一种薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166613.1A CN111048593A (zh) | 2019-11-25 | 2019-11-25 | 一种薄膜晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111048593A true CN111048593A (zh) | 2020-04-21 |
Family
ID=70233354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911166613.1A Withdrawn CN111048593A (zh) | 2019-11-25 | 2019-11-25 | 一种薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048593A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451414A (zh) * | 2020-06-18 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 一种薄膜晶体管器件及其制备方法 |
-
2019
- 2019-11-25 CN CN201911166613.1A patent/CN111048593A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451414A (zh) * | 2020-06-18 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 一种薄膜晶体管器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US8329523B2 (en) | Array substrate for dislay device and method of fabricating the same | |
| US9455324B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| EP2546884A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101454190B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| CN102263111A (zh) | 阵列基板及制造该阵列基板的方法 | |
| US9553176B2 (en) | Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same | |
| US10510558B2 (en) | Electronic device, thin film transistor, array substrate and manufacturing method thereof | |
| KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20090115474A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| CN111129033B (zh) | 阵列基板及其制备方法 | |
| CN111048593A (zh) | 一种薄膜晶体管及其制造方法 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN110676267A (zh) | 一种显示面板及其制造方法 | |
| US20130200374A1 (en) | Thin Film Transistor, Thin Film Transistor Substrate and Method for Manufacturing the Same | |
| KR20100055127A (ko) | 어레이 기판의 제조방법 | |
| KR102142477B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US20130056766A1 (en) | Semiconductor device, and method for producing same | |
| KR950011024B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| CN117936551A (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200827 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Applicant before: Nanjing East China Electronic Information Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200421 |
|
| WW01 | Invention patent application withdrawn after publication |