CN110211974B - 一种阵列基板、显示面板及阵列基板的制造方法 - Google Patents

一种阵列基板、显示面板及阵列基板的制造方法 Download PDF

Info

Publication number
CN110211974B
CN110211974B CN201910507078.5A CN201910507078A CN110211974B CN 110211974 B CN110211974 B CN 110211974B CN 201910507078 A CN201910507078 A CN 201910507078A CN 110211974 B CN110211974 B CN 110211974B
Authority
CN
China
Prior art keywords
active layer
source
layer
drain contact
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910507078.5A
Other languages
English (en)
Other versions
CN110211974A (zh
Inventor
袁永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201910507078.5A priority Critical patent/CN110211974B/zh
Publication of CN110211974A publication Critical patent/CN110211974A/zh
Priority to US16/701,179 priority patent/US11107839B2/en
Priority to US17/402,610 priority patent/US20210376029A1/en
Application granted granted Critical
Publication of CN110211974B publication Critical patent/CN110211974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板、显示面板以及阵列基板的制造方法。本发明提供的阵列基板包括依次形成的衬底基板；第一薄膜晶体管的第一有源层，第一有源层包括沟道区和位于沟道区两侧的源漏接触区；第一绝缘层；第一金属层，第一金属层包括第一连接部，第一连接部与第一有源层的一源漏接触区交叠；成第二薄膜晶体管的第二有源层，第二有源层包括沟道区和位于沟道区两侧的源漏接触区；第一连接部与第一有源层的一源漏接触区交叠；第一有源层的源漏接触区与第二有源层的源漏接触区交叠并通过第一绝缘层上的过孔和第一连接部电连接。通过本发明可以简化制作工艺，还可以节省更多的电路空间。

Description

一种阵列基板、显示面板及阵列基板的制造方法
技术领域
本申请涉及显示技术领域，具体涉及阵列基板和包含其的显示面板以及阵列基板的制造方法。
背景技术
现有技术中，平面显示器从驱动方式分为有源矩阵显示器和无源矩阵显示器。有源矩阵显示器和无源矩阵显示器的区别在于有源矩阵显示器的电路结构中设置有有源元件，通常有源元件为薄膜品体管。有源矩阵显示器通过薄膜品体管控制显示器的像素等区域工作。
但是电路结构中需要多个薄膜品体管共同作用实现控制像素发光，电路结构较为复杂，器件繁多。因此，如何简化电路结构成为亟待解决的问题。
发明内容
有鉴于此，本发明提供一种阵列基板、包含该阵列基板的显示面板以及阵列基板的制造方法。
本发明提供了一种阵列基板，包括：
衬底基板；
位于所述衬底基板上的用于形成第一薄膜晶体管的第一有源层，所述第一有源层包括沟道区和位于所述沟道区两侧的源漏接触区；
位于所述第一有源层上的第一绝缘层；
位于所述第一绝缘层上的第一金属层，所述第一金属层包括第一连接部，所述第一连接部与所述第一有源层的一源漏接触区交叠；
位于所述第一绝缘层和所述第一连接部上的用于形成第二薄膜晶体管的第二有源层，所述第二有源层包括沟道区和位于所述沟道区两侧的源漏接触区，所述第一连接部与所述第一有源层的一源漏接触区交叠；
其中，所述第一有源层的源漏接触区与所述第二有源层的源漏接触区交叠并通过所述第一绝缘层上的过孔和所述第一连接部电连接。
本发明还提供了一种包含该阵列基板的显示面板。
本发明还包括阵列基板的制造方法，包括：
提供衬底基板；
在所述衬底基板一侧形成第一薄膜晶体管的第一有源层，所述第一有源层包括沟道区和位于所述沟道区两侧的源漏接触区；
在所述第一有源层远离所述衬底基板一侧形成第一绝缘层，在所述第一绝缘层上形成暴露所述第一有源层的一源漏接触区的第一过孔；
在所述第一绝缘层远离所述衬底基板一侧形成第一金属层；
图案化所述第一金属层至少形成第一连接部，所述第一连接部与所述第一有源层的一源漏接触区交叠并通过所述第一过孔与所述第一有源层的源漏接触区接触；
在所述第一金属层远离所述衬底基板一侧形成用于形成第二薄膜晶体管的第二有源层，所述第二有源层包括沟道区和位于所述沟道区两侧的源漏接触区，所述第一连接部与所述第一有源层的一源漏接触区交叠。
通过本发明可以简化制作工艺，还可以节省更多的电路空间。
附图说明
图1为现有技术中的一种阵列基板的结构示意图；
图2为本申请实施例提供的一种阵列基板结构图；
图3为本申请实施例提供的又一种阵列基板结构图；
图4为本申请实施例提供的一种显示面板结构图；
图5为本申请实施例提供的又一种阵列基板结构图；
图6为本申请实施例提供的又一种阵列基板结构图；
图7为本申请实施例提供的又一种阵列基板结构图；
图8到图12为本发明实施例提供的阵列基板的制作过程示意图；
图13为本发明实施例提供的阵列基板的又一制作过程示意图；
图14到图17为本发明实施例提供的阵列基板的又一制作过程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系，某些部位的层厚采用了夸示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。本申请中各实施例的附图沿用了相同的附图的标记。此外，各实施例彼此相同之处不再赘述。
如图1所示，图1为现有技术中的一种阵列基板的结构示意图，电路结构包括多个薄膜晶体管。具体的，阵列基板包括多个电路结构，电路结构包括两个电连接的薄膜晶体管07和08。发明人经过研究发现，由于这两个薄膜晶体管的有源层01和05位于不同层，因此如果需要将这两个薄膜晶体管的有源层01和05电连接的话，需要设置跨桥02。具体的，需要设置暴露有源层01的过孔03，以及暴露有源层05的过孔06，然后通过跨桥02将分别被过孔03和06暴露的有源层01和05电连接起来。但是，由于设置过孔和跨桥需要占用一定的空间，尤其需要分别设置两个过孔分别暴露不同薄膜晶体管的有源层，这样会使阵列基板中的可用空间更加紧张。
有鉴于此，本发明提供一种阵列基板。图2为本申请实施例提供的一种阵列基板结构图，可以理解的该结构图为阵列基板的截面图，所述截面垂直于阵列基板所在的平面。
如图2所示，阵列基板100包括：
衬底基板101；具体的，衬底101可以由诸如玻璃、聚酰亚胺(PI)、聚碳酸酯(PC)、聚醚砜(PES)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、多芳基化合物(PAR)或玻璃纤维增强塑料(FRP)等聚合物材料形成。衬底110可以是透明的、半透明的或不透明的。本发明实施例中的衬底101还可以为柔性基板，由厚度较薄的聚合物形成，例如聚酰亚胺。衬底基板101还可以包括缓冲层，缓冲层可以包括多层无机、有机层层叠结构，以阻挡氧和湿气，防止湿气或杂质通过基板扩散，并且在基板的上表面上提供平坦的表面，具体结构本发明不再赘述。
阵列基板100还包括阵列层，阵列层包括多个薄膜晶体管(Thin FilmTransistor，TFT)以及由薄膜晶体管够构成像素电路，用于控制有机发光器件。本发明实施例以顶栅型的薄膜晶体管为例进行的结构说明。
具体的，阵列层包括位于衬底基板101上(可选的，形成于的衬底基板101的缓冲层一侧上)的用于形成第一薄膜晶体管110的第一有源层111。第一有源层111包括沟道区和位于沟道区两侧的源漏接触区；具体的，有源层包括通过掺杂N型杂质离子或P型杂质离子而形成的源极接触区和漏极接触区，以及位于源极接触区和漏极接触区之间区沟道区域。
位于第一有源层111上的第一绝缘层130。
位于第一绝缘层130上的第一金属层200，第一金属层200包括第一连接部210，第一连接部210与第一有源层111的一源漏接触区交叠。
可选的，第一金属层200的材料可以为Mo、Ti、Al中的一种或多种组合。
阵列基板100还包括位于第一绝缘层130和第一连接部210上的用于形成第二薄膜晶体管120的第二有源层121。
第二有源层121包括沟道区和位于沟道区两侧的源漏接触区，其中，第二有源层121与上述对第一有源层111的描述的相同之处不再赘述。
可选的，第一连接部210与第一有源层111的两个源漏接触区之一交叠。换句话说，第一连接部210在阵列基板100所在平面的正投影与第一薄膜晶体管110的第一有源层111的源极接触区在阵列基板100所在平面的正投影交叠，或者，第一连接部210在阵列基板100所在平面的正投影与第一薄膜晶体管110的第一有源层111的漏极接触区在阵列基板100所在平面的正投影交叠。
可选的，第一连接部210与第二有源层121的一个源漏接触区交叠并直接接触。即，第二有源层121的漏极接触区覆盖并接触第一连接部210，或者，第二有源层121的源极接触区覆盖并接触第一连接部210。
可选的，第一有源层111的一个源漏接触区与第二有源层121的一个源漏接触区交叠，并通过第一绝缘层130上的过孔131与第一连接部210电连接。
换句话说，第一有源层111的一个源漏接触区、第二有源层121的一个源漏接触区以及第一连接部210，三者在阵列基板100所在平面的正投影同时交叠；第一连接部210填充于贯穿第一绝缘层130的过孔131，从而将第一有源层111的一个源漏接触区与第二有源层121的一个源漏接触区电连接。
可以理解的，本实施例中，第二源漏极不直接与第一有源层接触，而是通过第一连接部间接将第二源漏极与第一有源层连接。
需要说明的，本申请中所述过孔由其上覆盖的导电材料填充，后续不再赘述。
通过本申请，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层111的一个源漏接触区、第二有源层121的一个源漏接触区以及第一连接部210，三者在阵列基板100所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化，在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
继续参考图2，在本申请的一些可选实施例中，阵列基板100的第一薄膜晶体管110还包括与第一有源层111的沟道区交叠的第一栅极112，第一栅极112位于第一绝缘层130上。第一栅极112的材料可以为Mo、Ti、Al中的一种或多种组合。
可选的，第一栅极112与第一连接部210绝缘但同层同材料。也就是说，第一连接部210和第一薄膜晶体管110的第一栅极112均位于第一金属层200；二者通过第一金属层200的金属材料在同一图案化制程(例如刻蚀)中形成彼此间隔或绝缘的导电图案：第一栅极112和第一连接部210。这样可以减少阵列层中膜层的层数，有利于阵列基板的薄型化。
可选的，阵列基板100还包括位于第二有源层121上的第二绝缘层140。可以理解的，本申请中的绝缘层：例如第一绝缘层130、第二绝缘层140，可以为栅极绝缘层或层间绝缘层，可以由氧化硅或氮化硅等的绝缘无机层形成，亦或可选择地，可以由绝缘有机层形成。
可选的，在本申请的一些可选实施例中，第二绝缘层130还包括沿着垂直于阵列基板所在平面的方向层叠第一子层和第二子层，以及位于第一子层和第二子层之间的第二薄膜晶体管120的第二栅极122。可选的，第二栅极122与第二有源层121的沟道区交叠，第二栅极122为金属材料，可以为Mo、Ti、Al中的一种或多种组合；第二栅极122其他与第一栅极112相同之处不再赘述。
可以理解的，本申请第二薄膜晶体管为顶栅结构，当然，在本申请其他可选实施例中，第二栅极可以位于第二有源层朝向衬底基板的一侧，即第二薄膜晶体管形成为底栅结构。此外，第一薄膜晶体管同理不再赘述。
可选的，阵列基板100还包括位于第二绝缘层140上的第二金属层400，第二金属层400包括与第二有源层121的至少一源漏接触区交叠的第二源/漏极420；第二源/漏极通过第二绝缘层140上的过孔141与第二有源层121的源漏接触区电连接。
具体的，位于第二绝缘层130上的第二金属层400包括图案化得到的彼此间隔的第二薄膜晶体管120的源极和漏极。以下简称第二薄膜晶体管120的源极和漏极分别为第二源极和第二漏极。第二源极在阵列基板100所在平面的正投影与第二有源层121的源极接触区在阵列基板100所在平面的正投影交叠，第二漏极在阵列基板100所在平面的正投影与第二有源层121的漏极接触区在阵列基板100所在平面的正投影交叠。其中，至少一个过孔141贯穿第二绝缘层140，并暴露第二有源层121的漏极接触区，使第二漏极与第二有源层121的漏极接触区接触；至少另一个过孔141贯穿第二绝缘层140暴露，并暴露第二有源层121的源极接触区，使第二源极与第二有源层121的源极接触区接触。
可选的，第二金属层400的材料可以为Mo、Ti、Al中的一种或多种组合。
可选的，第二源/漏极420与第一连接部210交叠，第二源/漏极420通过第二有源层121的源漏接触区上的过孔与第一连接部210电连接。
具体的，第二源极和第二漏极中的一者在阵列基板100所在平面的正投影与第一连接部210在阵列基板100所在平面的正投影交叠。第一连接部210与第二源极和第二漏极中的一者交叠，同时，第一连接部210被贯穿覆盖在其上的第二有源层121的源漏接触区的过孔暴露，从而使第一连接部210与与之交叠的第二源极和第二漏极中的一者实现接触。
可以理解的，第一连接部210具体是与第二源极和第二漏极中的哪一个交叠或连接，取决于第一连接部被第二有源层121的漏极接触区覆盖还是被第二有源层121的源极接触区覆盖。如果第一连接部被第二有源层121的漏极接触区覆盖，则第一连接部210与第二漏极交叠，如果第一连接部被第二有源层121的源极接触区覆盖，则第一连接部210与第二源极交叠。当然，在本申请其他可选实施例中，上述情况本申请并不限定。
可以理解的，第一薄膜晶体管的源漏极中哪一者与第二薄膜晶体管的源漏极中哪一者电连接本申请并不限定，可以根据需要进行设置。例如：第一薄膜晶体管的源极、第二薄膜晶体管的漏极、第一薄膜晶体管的源极接触区、第二薄膜晶体管的漏极接触区、第一连接部五者在阵列基板所在平面的正投影交叠。第一薄膜晶体管的源极和第二薄膜晶体管的漏极通过第一连接部连接，第一薄膜晶体管的源极和第二薄膜晶体管的漏极可选的位于第二金属层，同时，二者之间间隔，即具有空余空间。(上述漏极、源极可以根据需要调换。
可选的，在本申请的一些可选实施例中，第二金属层还包括与第一有源层的至少一源漏接触区交叠的第一源/漏极；第一源/漏极通过第二绝缘层上的过孔与第一有源层的源漏接触区电连接。
具体的，第二金属层400还包括与第一有源层111的至少一源漏接触区交叠的第一源/漏极410；第一源/漏极410通过第二绝缘层140上的过孔141以及第一绝缘层130上的过孔与第一有源层111的源漏接触区电连接。具体的，位于第二绝缘层130上的第二金属层400包括图案化的到的彼此间隔的第一薄膜晶体管110的源极和漏极，以下分别简称为第一源极和第一漏极，其中与第二薄膜晶体管结构的相同之处不再赘述。
可以理解的，本实施例中第一薄膜晶体管的源极和漏极可以与第二薄膜晶体管的源极和漏极位于同一膜层，即第二金属层。这样可以减少阵列层中膜层的层数，有利于阵列基板的薄型化。
当然，在本申请的其他可选实施例中，第一薄膜晶体管的源极和漏极可以与第二薄膜晶体管的源极和漏极位于不同的膜层。
可选的，在本申请的一些可选实施例中，阵列层还包括钝化层，位于薄膜晶体管上。具体的，钝化层位于源电极和漏电极上。钝化层可以由氧化硅或氮化硅等的无机层形成或者由有机层形成。
可以理解的，第一薄膜晶体管的源漏极中哪一者与第二薄膜晶体管的源漏极中哪一者电连接本申请并不限定，可以根据需要进行设置。例如：第一薄膜晶体管的源极、第二薄膜晶体管的漏极、第一薄膜晶体管的源极接触区、第二薄膜晶体管的漏极接触区、第一连接部五者在阵列基板100所在平面的正投影交叠。第一薄膜晶体管的源极和第二薄膜晶体管的漏极通过第一连接部连接，第一薄膜晶体管的源极和第二薄膜晶体管的漏极可选的位于第二金属层，同时，二者之间间隔，即具有空余空间。(上述漏极、源极可以根据需要调换。
通过本申请，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层111的一个源漏接触区、第二有源层121的一个源漏接触区以及第一连接部210，三者在阵列基板100所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化。此外，第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极在实现电连接的，同时第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极之间还可以间隔一定空余空间，这些空余空间一方面可以避免导电部件过近造成串扰，另一方面可以为其他走线或设计提供空间，以及为工艺偏差预留空间。因此，本身在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
可选的，在本申请的一些可选实施例中，第一有源层和第二有源层所采用的材料不同，第一有源层为低温多晶硅，第二有源层为氧化物半导体。
具体的，第一有源层111可采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，第二有源层121可采用氧化物半导体来制作。LTPS适合用于制作高分辨率的面板驱动，并且它可以将驱动电路直接集成在玻璃基板上，使得面板具有耗电低，开口率高，高分辨率，高亮度等优点。而以铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)为代表的氧化物半导体虽然迁移率比LTPS的低，但氧化物半导体材料绝大多数是透明的，均匀性要好，可以制作在柔性基板上。在实际应用中，兼顾LTPS的稳定性和氧化物半导体的均匀性优点，可以在适合的位置采用不同的材料制作形成TFT。除此之外，也可采用其它材料或同种材料来制作上述的第一有源层和第二有源层，例如，第一有源层和第二有源层可均采用氧化物半导体制作，本发明实施例不对有源层的材料选择进行具体限定。
可选的，第二有源层可以为IGZO、ITZO、IGZTO、IGO、IAZO中的任意一种或几种的组合。
需要说明的是，由于LTPS的制作温度较高，因此为了不影响氧化物半导体的制作，一般情况下将LTPS形成于底层，而将氧化物半导体形成于LTPS之上。具体来说，在位于下层的第一有源层的材料为低温多晶硅半导体时，第二有源层121采用氧化物半导体制作在第一有源层上的一些膜层中，即制作在第一有源层的制程之后。
可选的，第一薄膜晶体管(即第一有源层为低温多晶硅所在的薄膜晶体管)用于作为驱动晶体管与显示面板中的显示元件连接，以向显示元件提供驱动信号。
通过本申请，将两个不同类型的薄膜晶体管的源漏极电连接，同时，由于两个不同类型的薄膜晶体管的有源层不同，因此分别位于不同膜层，因此如上分析，不仅有利于电路设计、驱动显示，同时可以实现第一有源层的一个源漏接触区、第二有源层的一个源漏接触区以及第一连接部，三者在阵列基板所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化。此外，第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极在实现电连接的，同时第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极之间还可以间隔一定空余空间，这些空余空间一方面可以避免导电部件过近造成串扰，另一方面可以为其他走线或设计提供空间，以及为工艺偏差预留空间。因此，本身在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
此外，发明人发现如果直接在第二绝缘层形成后制作对应第一有源层、第二有源层交叠的源漏接触区位置的过孔，贯穿第二有源层，暴露第一有源层的源漏接触区，将第二源漏极直接与第一有源层的源漏接触区接触，那么，一方面，由于第二源漏极还需要经过第二有源层，而第二有源层因为是氧化物半导体材料，因此是耐刻蚀物质，如果增大刻蚀强度，把氧化物半导体层刻穿，则对应连接第一有源层和第一源漏极的过孔会出现过刻；另一方面，需要用酸处理过孔对应的有源层，即过孔路径中的氧化物半导体材料，氧化物半导体层对酸特别敏感，因此形成的开孔会比目标孔径大，即贯穿氧化物半导体层的孔的孔径大于贯穿第一、二绝缘层的孔的孔径，导致第二源漏极无法接触到第二有源层，出现电路连接问题。而本实施例通过第一连接部的衔接，并且第一连接部位于第二有源层朝向第一有源层的一侧，即第一连接部先制作，第二有源层后制作，而不是直接通过第二源漏极贯穿第二有源层，可以避免过刻问题，同时避免上述电路连接问题。
如图3所示，图3为本申请实施例提供的又一种阵列基板结构图。可选的，在本申请的一些可选实施例中，第二绝缘层140不再对应第一有源层111中的需要与第二薄膜晶体管120电连接的源漏接触区设置过孔。需要与第一薄膜晶体管110的该源极或漏极电连接的其他元件直接与第二薄膜晶体管120对应的源极或漏极电连接。
也就是说，第二源漏极420不直接与第一源漏极410接触，而是通过第一连接部131间接连接，并且，第一源漏极410复用做第二源漏极420。
通过本申请，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层111的一个源漏接触区、第二有源层121的一个源漏接触区以及第一连接部210，三者在阵列基板100所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化。
此外，第一源漏极410复用做第二源漏极420，第二绝缘层140、第一绝缘层130无需再额外占用空间设置连接第一源漏极410与第一有源层111的过孔，并且由于接第一源漏极410与第一有源层111的过孔需要同时贯穿第二绝缘层140、第一绝缘层130，相较于连接第二有源层与第二源漏极420的过孔，贯穿的膜层更多、更厚，因此过孔占用面积更大。
通过本申请，一方面，通过第一连接部将第二源漏极420与第一有源层间接连接，可以减小一个膜层需要填充的过孔深度，减小过孔占用面积；另一方面，第一源漏极复用做第二源漏极，省去了第一薄膜晶体管的一个源极或漏极以及连接有源层与该源漏极的过孔，为阵列基板省出大面积的空余空间。这些空余空间一方面可以避免导电部件过近造成串扰，另一方面可以为其他走线或设计提供空间，以及为工艺偏差预留空间。因此，本身在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
此外，由于第一有源层为低温多晶硅，需要对其源漏接触区做HF酸处理时，具体的，形成暴露第一有源层的源漏接触区的过孔(为简化制程本实施例中该过孔用于连接源漏极与源漏接触区)，然后对过孔暴露的源漏接触区进行HF酸处理。发明人发现，如果将第一连接部制作在第二有源层之后，则形成第二有源层之后才进行刻孔暴露第一有源层的源漏接触区，由于在形成第一连接部之前会进行HF酸处理，第二有源层会被刻蚀掉，导致电路问题。
本实施例通过第一连接部的衔接，并且第一连接部位于第二有源层朝向第一有源层的一侧，即第一连接部先制作，第二有源层后制作，避免导电膜层电学性能被其他膜层的制程影响的问题。
如图4所示，图4为本申请实施例提供的一种显示面板结构图。显示面板900包括本申请所述阵列基板100。
可选的，显示面板900还包括位于阵列基板100的源漏极或者钝化层上的平坦化层102。具体的，平坦化层102可以包括压克力、聚酰亚胺(PI)或苯并环丁烯(BCB)等的有机层，平坦化层102具有平坦化作用。
可选的，显示面板900为有机发光显示面板，还包括位于阵列基板100远离衬底基板101一侧的显示功能层。具体的，显示功能层位于平坦化层102上，显示功能层包括像素定义层150以及像素定义层150的开口限定的有机发光器件160。具体的，有机发光器件160包括沿远离衬底基板101的方向依次设置的阳极161、有机发光材料162以及阴极163，其中，阳极161包括与像素单元一一对应的阳极图案，阳极161中的阳极图案通过平坦化层102上的过孔与薄膜晶体管的源电极或漏电极连接。
可选的，本实施例中的显示面板900还可以包括：封装层170(即薄膜封装层，TFE)，位于显示功能层远离阵列基板100的一侧，并完全覆盖有机发光器件160，用于密封有机发光器件160。
可选的，封装层170位于阴极上，包括沿远离衬底的方向依次设置的第一无机封装层171、第一有机封装层172以及第二无机封装层173。当然，在本发明其他可选实施例中，封装层根据需要可以包括任意数量层叠的有机材料和无机材料，但至少包括一层有机材料和至少一层无机材料交替沉积，且最下层与最上层为无机材料构成。
当然，在本申请的一些可选实施例中，显示面板可以为液晶显示面板。显示面板还包括与本申请提供的阵列基板相对设置的彩膜基板，以及位于阵列基板与彩膜基板的液晶层等。
如图5所示，图5为本申请实施例提供的又一种阵列基板结构图。其中，本实施例与上述实施例相同之处不再赘述。
不同的，阵列基板100还包括位于第一有源层111上的栅极绝缘层；第一栅极112位于栅极绝缘层上，并与第一有源层111的沟道区交叠。
位于第一栅极112远离衬底基板101一侧的第一绝缘层130；
位于第一绝缘层130上的第一金属层200，第一金属层200包括第一连接部210，第一连接部210与第一有源层111的一源漏接触区交叠。
阵列基板100还包括位于第一绝缘层130和第一连接部210上的用于形成第二薄膜晶体管120的第二有源层121。
换句话说，沿着远离衬底基板101的方向依次堆叠第一有源层111、栅极绝缘层、第一栅极112、第一绝缘层130、第一金属层200、第二有源层121、第二绝缘层140的第一子层、第二栅极122、第二绝缘层140的第二子层、第二金属层400。
可选的，阵列基板100还包括位于第一绝缘层130上的电容电极180，电容电极180与第一连接部210绝缘但同层同材料。
也就是说，电容电极180位于位于第一金属层200，通过第一金属层200的金属材料在同一图案化制程(例如刻蚀)中形成彼此间隔或绝缘的导电图案：电容电极180和第一连接部210。这样可以减少阵列层中膜层的层数，有利于阵列基板的薄型化。
可选的，本实施例中，电容电极180与第一栅极112，二者在在阵列基板100所在平面的正投影交叠，从而形成电容。
可以理解的，电容电极180为阵列基板100中的电路的电容中的一个电极，该电容的另一电极可以与阵列基板100中的其他导电层同层，例如，栅极层、源漏极层等，本申请不做限定。
如图6所示，图6为本申请实施例提供的又一种阵列基板结构图。
第一金属层200还包括第二连接部230，第二连接部230与第一有源层111的至少一源漏接触区交叠，并通过第一绝缘层130的过孔与第一有源层111的源漏接触区电连接。
具体的，通过第一金属层200的金属材料在同一图案化制程(例如刻蚀)中形成彼此间隔或绝缘的导电图案：第二连接部230和第一连接部210。可选的，第二连接部230包括多个。
可选的，阵列基板100还包括位于第二有源层121上的第二绝缘层140。
可选的，阵列基板100还包括与第一有源层111的至少一源漏接触区交叠的第一源/漏极410。可选的，第一源/漏极410与第二源漏极420同层同材料，即位于第二绝缘层130上的第二金属层400包括图案化的到的彼此间隔的第一薄膜晶体管110的源极和漏极，以下分别简称为第一源极和第一漏极。第二绝缘层140上的多个过孔141分别暴露对应源极接触区的第二连接部230和对应漏极接触区的第二连接部230。第一源极、第一漏极分别通过第二绝缘层140上不同的过孔141分别与对应源极接触区的第二连接部230和对应漏极接触区的第二连接部230接触，从而通过第二连接部230分别与第一有源层111的源极接触区和第一有源层111的漏极接触区实现电连接。
可选的，第一薄膜晶体管110的第一栅极112也位于第一金属层200。可选的，在平行于阵列基板100所在的平面的方向上，分别与第二源漏极连接的两个第二连接部230分别位于第一栅极112的两侧。
可选的，第一有源层和第二有源层所采用的材料不同，第一有源层为低温多晶硅，第二有源层为氧化物半导体。
通过本申请，一方面，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层的一个源漏接触区、第二有源层的一个源漏接触区以及第一连接部，三者在阵列基板所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化。此外，第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极在实现电连接的，同时第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极之间还可以间隔一定空余空间，这些空余空间一方面可以避免导电部件过近造成串扰，另一方面可以为其他走线或设计提供空间，以及为工艺偏差预留空间。因此，本身在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
另一方面，由于第一有源层为低温多晶硅，需要对其源漏接触区做HF酸处理时，具体的，形成暴露第一有源层的源漏接触区的过孔(为简化制程本实施例中该过孔用于连接源漏极与源漏接触区)，然后对过孔暴露的源漏接触区进行HF酸处理。发明人发现，如果将第一连接部制作在第二有源层之后，则形成第二有源层之后才进行刻孔暴露第一有源层的源漏接触区，由于在形成第一连接部之前会进行HF酸处理，第二有源层会被刻蚀掉，导致电路问题。
本实施例通过在第二有源层形成之前先形成第二连接部，通过第二连接部衔接第一有源层的源漏接触区与源漏极，避免第二有源层被其他膜层的制程影响的问题，由于第二连接部与第一连接部同层同材料，在提高第一薄膜晶体管的连接性能(尤其电性接触性能)的同时，不会增加膜层，简化了工艺。
如图7所示，图7为本申请实施例提供的又一种阵列基板结构图。其中，本实施例与上述实施例相同之处不再赘述。
不同的，沿着远离衬底基板101的方向依次堆叠第一有源层111、栅极绝缘层、第一栅极112、第一绝缘层130、第一金属层200、第二有源层121、第二绝缘层140的第一子层、第二栅极122、第二绝缘层140的第二子层、第二金属层400。
第一金属层200还包括第二连接部230，第二连接部230与第一有源层111的至少一源漏接触区交叠，并通过第一绝缘层130的过孔和栅极绝缘层的过孔，实现与第一有源层111的源漏接触区电连接。
可选的，阵列基板100还包括位于第一绝缘层130上的电容电极(图7中未示出，可以结合参考图7与图5所示结构)，电容电极180与第一连接部210绝缘但同层同材料。也就是说，电容电极180位于位于第一金属层200，通过第一金属层200的金属材料在同一图案化制程(例如刻蚀)中形成彼此间隔或绝缘的导电图案：电容电极180和第一连接部210。这样可以减少阵列层中膜层的层数，有利于阵列基板的薄型化。
可选的，电容电极也位于第一金属层。可选的，在平行于阵列基板所在的平面的方向上，分别与第二源漏极连接的两个第二连接部分别位于电容电极的两侧。
当然，在本申请的其他可选实施例中，可选的，第二连接部位于其他导电层，只要第二连接部位于氧化物半导体有源层前制作即可。
通过本申请，一方面，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层的一个源漏接触区、第二有源层的一个源漏接触区以及第一连接部，三者在阵列基板所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化。此外，第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极在实现电连接的，同时第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极之间还可以间隔一定空余空间，这些空余空间一方面可以避免导电部件过近造成串扰，另一方面可以为其他走线或设计提供空间，以及为工艺偏差预留空间。因此，本身在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
另一方面，由于第一有源层为低温多晶硅，需要对其源漏接触区做HF酸处理时，具体的，形成暴露第一有源层的源漏接触区的过孔(为简化制程本实施例中该过孔用于连接源漏极与源漏接触区)，然后对过孔暴露的源漏接触区进行HF酸处理。发明人发现，如果将第一连接部制作在第二有源层之后，则形成第二有源层之后才进行刻孔暴露第一有源层的源漏接触区，由于在形成第一连接部之前会进行HF酸处理，第二有源层会被刻蚀掉，导致电路问题。
本实施例通过在第二有源层形成之前先形成第二连接部，通过第二连接部衔接第一有源层的源漏接触区与源漏极，避免第二有源层被其他膜层的制程影响的问题，由于第二连接部与第一连接部同层同材料，在提高第一薄膜晶体管的连接性能(尤其电性接触性能)的同时，不会增加膜层，简化了工艺。
参考图2-图7中任意实施例，在本申请的一些可选实施例中，第一金属层还包括第一辅助部220。可选的，第一辅助部220与第二有源层121的没有与第一连接部210接触的源漏接触区交叠并直接接触。
具体的，第一辅助部220与第一连接部210均位于第一金属层200；二者通过第一金属层200的金属材料在同一图案化制程(例如刻蚀)中形成彼此间隔或绝缘的导电图案：一辅助部220与第一连接部210。这样可以减少阵列层中膜层的层数，有利于阵列基板的薄型化。
其中，第二有源层121的漏极接触区与源极接触区中的一者覆盖并接触第一连接部210，第二有源层121的漏极接触区与源极接触区中的另一者覆盖并接触第一辅助部220。
可选的，第二有源层121的漏极接触区与源极接触区一者包括暴露第一辅助部220的过孔，另一者包括暴露第一连接部210的过孔。第二源极和第二漏极中的一者通过第二有源层121的源漏接触区上的过孔与第一连接部210电连接，另一者通过第二有源层121的源漏接触区上的过孔与第一辅助部220电连接。
通过本申请，一方面，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层的一个源漏接触区、第二有源层的一个源漏接触区以及第一连接部，三者在阵列基板所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化。此外，第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极在实现电连接的，同时第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极之间还可以间隔一定空余空间，这些空余空间一方面可以避免导电部件过近造成串扰，另一方面可以为其他走线或设计提供空间，以及为工艺偏差预留空间。因此，本身在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
此外，通过设置第一辅助部，将第二源漏极通过第二有源层的源漏接触区上的过孔与第一辅助部电连接，可以替代IGZO导电化处理，改善源漏极与有源层的接触性能，提高第二薄膜晶体管的电学性能。由于第一辅助部与第一连接部同层同材料，在提高第二薄膜晶体管的连接性能(尤其电性接触性能)的同时，不会增加膜层，简化了工艺。
可以理解的，本实施例中，第一连接部210与第二源漏极420也通过第二有源层121的过孔直接电连接。
如图1、图8到图12所示，图8到图12为本发明实施例提供的阵列基板的制作过程示意图。通过该制作过程至少可以制作本发明实施例提供的一种阵列基板。其中，本发明已经描述过的步骤及材料，或与现有技术相同的步骤，此处不再赘述。
本实施例提供的制作过程包括：
首先，如图8所示，提供衬底基板101；在衬底基板101一侧形成第一薄膜晶体管的第一有源层111。第一有源层111包括沟道区和位于沟道区两侧的源漏接触区。其中，图中沟道区和位于沟道区两侧的源漏接触区填充图案不同。
在第一有源层111远离衬底基板101一侧形成第一绝缘层130，在第一绝缘层130上形成暴露第一有源层111的一源漏接触区的第一过孔133。也就是说，第一过孔133贯穿第一绝缘层130暴露第一有源层111的源极接触区和漏极接触区中的一者。
然后，如图9所示，在第一绝缘层130远离衬底基板101一侧形成上第一金属层200；
图案化第一金属层200至少形成第一连接部210，第一连接部210与第一有源层111的一源漏接触区交叠，并通过第一过孔133与第一有源层111的源漏接触区接触。
可选的，图案化第一金属层200还包括同时形成第一栅极112。第一栅极112位于第一绝缘层130上，并与第一有源层111的沟道区交叠。这样可以减少阵列层中膜层的层数，有利于阵列基板的薄型化。
可选的，第一金属层20的材料可以为Mo、Ti、Al中的一种或多种组合。
接着，如图10所示，在第一金属层200远离所述衬底基板一侧形成用于形成第二薄膜晶体管的第二有源层121，第二有源层121包括沟道区和位于所述沟道区两侧的源漏接触区，其中，图中沟道区和位于沟道区两侧的源漏接触区填充图案不同。
可选的，第一连接部210与第一有源层121的一源漏接触区交叠并接触。
然后，可选的，如图11所示，在第二有源层121远离衬底基板101一侧形成第二绝缘层140，在第二绝缘层140上形成暴露第二有源层121的一源漏接触区的第二过孔141-2。
可选的，第二绝缘层130还包括沿着垂直于阵列基板所在平面的方向层叠第一子层和第二子层，以及位于第一子层和第二子层之间的第二薄膜晶体管120的第二栅极122。可选的，第二栅极122与第二有源层121的沟道区交叠，第二栅极122为金属材料，可以为Mo、Ti、Al中的一种或多种组合；第二栅极122其他与第一栅极112相同之处不再赘述。
可选的，第二过孔141-2的同时，还可以形成分别暴露第一有源层121的源漏接触区、以及第二有源层121的另一源漏接触区的过孔141。
如图12所示，可选的，在形成所述第二过孔141-2后，在第二有源层121的被第二过孔141-2暴露的区域形成暴露第一连接部210的第五过孔(第二过孔141-2和第五过孔在垂直于阵列基板的方向上贯通)；
形成第二源/漏极420后，第二源/漏极420通过第二过孔141-2和第五过孔与第一连接部210接触连接。
通过本申请，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层111的一个源漏接触区、第二有源层121的一个源漏接触区以及第一连接部210，三者在阵列基板100所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化，在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
此外通过设置第五过孔，将第二源漏极通过第二有源层的源漏接触区的过孔与第一连接部电连接，第一连接部可以替代IGZO导电化处理，改善源漏极与有源层的接触性能，提高第二薄膜晶体管的电学性能。
然后，如图1所示，在第二绝缘层140远离衬底基板101一侧形第二金属层400；
图案化第二金属层400至少形成与第二有源层121的至少一源漏接触区交叠的第二源/漏极420；第二源/漏极420通过第二过孔141-2与第二有源层111的源漏接触区电连接。
可选的，图案化第二金属层400还包括形成与第一有源层111的至少一源漏接触区交叠的第一源/漏极410；第一源/漏极410通过第二绝缘层140上的过孔141以及第一绝缘层130上的过孔与第一有源层111的源漏接触区电连接。具体的，位于第二绝缘层130上的第二金属层400包括图案化的到的彼此间隔的第一薄膜晶体管110的源极和漏极。
结合图5和图13所示，图13为本发明实施例提供的阵列基板的又一制作过程示意图。可选的，沿着远离衬底基板101的方向依次堆叠第一有源层111、栅极绝缘层、第一栅极112、第一绝缘层130、第一金属层200、第二有源层121、第二绝缘层140的第一子层、第二栅极122、第二绝缘层140的第二子层、第二金属层400。
可选的，阵列基板100还包括位于第一绝缘层130上的电容电极180，电容电极180与第一连接部210绝缘但同层同材料。
通过第一金属层200的金属材料在同一图案化制程(例如刻蚀)中形成彼此间隔或绝缘的导电图案：电容电极180和第一连接部210。这样可以减少阵列层中膜层的层数，有利于阵列基板的薄型化。
如图14到权17所示，图14到图17为本发明实施例提供的阵列基板的又一制作过程示意图。其中，本实施例与上述实施例的制作相同之处不再赘述。
不同的，如图14所示，在第一有源层111远离衬底基板101一侧形成第一绝缘130层后，在第一绝缘层130上形成暴露所述第一有源层111的一源漏接触区的第三过孔132；
具体的，在第一有源层111远离衬底基板101一侧形成第一绝缘层130，在第一绝缘层130上形成暴露第一有源层111的一源漏接触区的第一过孔133。同时，在形成第一过孔133的制程中同时形成第三过孔132。
可选的，第一有源层111为低温多晶硅，所述第二有源层121为氧化物半导体；
形成第一金属层200之前还包括使用氢氟酸处理第一有源层111。
然后，如图15所示，在第一绝缘层130远离衬底基板101一侧形成上第一金属层200；
图案化第一金属层200至少形成第一连接部210，第一连接部210与第一有源层111的一源漏接触区交叠，并通过第一过孔133与第一有源层111的源漏接触区接触。同时，图案化第一金属层200还包括形成第二连接部230，第二连接部230与第一有源层111的至少一源漏接触区交叠，并通过所述第三过孔132与第一有源层111的源漏接触区电连接。
然后，如图16所示，可选的，第一绝缘层130和第一金属层200上形成第二有源层121、第二绝缘层140。
在第二绝缘层140上形成暴露第二连接部230的第四过孔141-1；
接着，如图17所示，在第二绝缘层140远离衬底基板101一侧形第二金属层400；
图案化第二金属层400至少形成与第二有源层121的至少一源漏接触区交叠的第二源/漏极420；同时，形成与第一有源层111的至少一源漏接触区交叠的第一源/漏410极。其中，第二源/漏极420通过第二过孔141-2与第二有源层111的源漏接触区电连接；第一源/漏极410通过所述第四过孔141-1和第二连接部230与第一有源层111的源漏接触区电连接。
通过本申请，一方面，将两个薄膜晶体管的源漏极电连接，同时，由于第一有源层的一个源漏接触区、第二有源层的一个源漏接触区以及第一连接部，三者在阵列基板所在平面的正投影同时交叠，因此用于连接两个薄膜晶体管的连接导电部件(即第一连接部)不需要占用阵列基板额外的面积。并且连接部直接被第二有源层覆盖，中间无需增加其他膜层，有利于阵列基板的薄型化。此外，第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极在实现电连接的，同时第一薄膜晶体管的源漏极和第二薄膜晶体管的源漏极之间还可以间隔一定空余空间，这些空余空间一方面可以避免导电部件过近造成串扰，另一方面可以为其他走线或设计提供空间，以及为工艺偏差预留空间。因此，本身在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
另一方面，由于第一有源层为低温多晶硅，需要对其源漏接触区做HF酸处理时，具体的，形成暴露第一有源层的源漏接触区的过孔(为简化制程本实施例中该过孔用于连接源漏极与源漏接触区)，然后对过孔暴露的源漏接触区进行HF酸处理。发明人发现，如果将第一连接部制作在第二有源层之后，则形成第二有源层之后才进行刻孔暴露第一有源层的源漏接触区，由于在形成第一连接部之前会进行HF酸处理，第二有源层会被刻蚀掉，导致电路问题。
本实施例通过在第二有源层形成之前先形成第二连接部，通过第二连接部衔接第一有源层的源漏接触区与源漏极，避免第二有源层被其他膜层的制程影响的问题，由于第二连接部与第一连接部同层同材料，在提高第一薄膜晶体管的连接性能(尤其电性接触性能)的同时，不会增加膜层，简化了工艺。此外，本实施例通过第一连接部的衔接，并且第一连接部位于第二有源层朝向第一有源层的一侧，即第一连接部先制作，第二有源层后制作，而不是直接通过第二源漏极贯穿第二有源层，可以避免过刻问题，同时避免上述电路连接问题。此外，通过设置第一辅助部，将第二源漏极通过第二有源层的源漏接触区上的过孔与第一辅助部电连接，可以替代IGZO导电化处理，改善源漏极与有源层的接触性能，提高第二薄膜晶体管的电学性能。由于第一辅助部与第一连接部同层同材料，在提高第二薄膜晶体管的连接性能(尤其电性接触性能)的同时，不会增加膜层，简化了工艺。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (15)

1.一种阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板上的用于形成第一薄膜晶体管的第一有源层，所述第一有源层包括沟道区和位于所述沟道区两侧的源漏接触区；
位于所述第一有源层上的第一绝缘层；
位于所述第一绝缘层上的第一金属层，所述第一金属层包括第一连接部，所述第一连接部与所述第一有源层的一源漏接触区交叠；
位于所述第一绝缘层和所述第一连接部上的用于形成第二薄膜晶体管的第二有源层，所述第二有源层包括沟道区和位于所述沟道区两侧的源漏接触区，所述第一连接部与所述第一有源层的一源漏接触区交叠；
其中，所述第一有源层的源漏接触区与所述第二有源层的源漏接触区交叠并通过所述第一绝缘层上的过孔和所述第一连接部电连接；
所述第二有源层位于所述第一连接部背离所述衬底基板的一侧，所述第一连接部与所述第二有源层接触；
所述第二薄膜晶体管的第二源/漏极通过贯穿所述第二有源层的过孔与所述第一连接部接触。
2.如权利要求1所述的阵列基板，其特征在于，
所述第一有源层为低温多晶硅，所述第二有源层为氧化物半导体。
3.如权利要求1所述的阵列基板，其特征在于，
所述第一薄膜晶体管还包括与所述第一有源层的沟道区交叠的第一栅极；
其中，所述第一栅极与所述第一连接部绝缘但同层同材料。
4.如权利要求1所述的阵列基板，其特征在于，还包括：
位于所述第一绝缘层上的电容电极，所述电容电极与所述第一连接部绝缘但同层同材料。
5.如权利要求1所述的阵列基板，其特征在于，还包括：
位于所述第二有源层上的第二绝缘层，位于所述第二绝缘层上的第二金属层，所述第二金属层包括与所述第二有源层的至少一源漏接触区交叠的第二源/漏极；所述第二源/漏极通过所述第二绝缘层上的过孔与所述第二有源层的源漏接触区电连接；
其中，所述第二源/漏极与所述第一连接部交叠，并通过所述源漏接触区的过孔与所述第一连接部电连接。
6.如权利要求1至5中任意一项所述的阵列基板，其特征在于，
所述第一金属层还包括第二连接部，所述第二连接部与所述第一有源层的至少一源漏接触区交叠，并通过所述一绝缘层的过孔与所述第一有源层的源漏接触区电连接。
7.如权利要求5所述的阵列基板，其特征在于，
所述第二金属层还包括与所述第一有源层的至少一源漏接触区交叠的第一源/漏极；所述第一源/漏极通过所述第二绝缘层上的过孔与所述第一有源层的源漏接触区电连接。
8.一种显示面板，其特征在于，包括：
权利要求1-7中任意一项所述的阵列基板。
9.一种阵列基板的制作方法，其特征在于，
提供衬底基板；
在所述衬底基板一侧形成第一薄膜晶体管的第一有源层，所述第一有源层包括沟道区和位于所述沟道区两侧的源漏接触区；
在所述第一有源层远离所述衬底基板一侧形成第一绝缘层，在所述第一绝缘层上形成暴露所述第一有源层的一源漏接触区的第一过孔；
在所述第一绝缘层远离所述衬底基板一侧形成第一金属层；
图案化所述第一金属层至少形成第一连接部，所述第一连接部与所述第一有源层的一源漏接触区交叠并通过所述第一过孔与所述第一有源层的源漏接触区接触；
在所述第一金属层远离所述衬底基板一侧形成用于形成第二薄膜晶体管的第二有源层，所述第二有源层包括沟道区和位于所述沟道区两侧的源漏接触区，所述第一连接部与所述第一有源层的一源漏接触区交叠；
所述第二有源层位于所述第一连接部背离所述衬底基板的一侧，所述第一连接部与所述第二有源层接触；
所述第二薄膜晶体管的第二源/漏极通过贯穿所述第二有源层的过孔与所述第一连接部接触。
10.如权利要求9所述的阵列基板的制造方法，其特征在于，
图案化所述第一金属层还包括：形成所述第一薄膜晶体管的栅极，和/或，形成电容电极。
11.如权利要求9所述的阵列基板的制造方法，其特征在于，还包括：
在所述第二有源层远离所述衬底基板一侧形成第二绝缘层，在所述第二绝缘层上形成暴露所述第二有源层的一源漏接触区的第二过孔；
在所述第二绝缘层远离所述衬底基板一侧形第二金属层；
图案化所述第二金属层至少形成与所述第二有源层的至少一源漏接触区交叠的第二源/漏极；所述第二源/漏极通过所述第二过孔与所述第二有源层的源漏接触区电连接。
12.如权利要求11所述的阵列基板的制造方法，其特征在于，还包括：
在形成所述第二过孔后，在被所述第二过孔暴露的第二有源层中形成暴露所述第一连接部的第五过孔；
形成所述第二源/漏极后，所述第二源/漏极通过所述第二过孔和所述第五过孔与所述第一连接部接触连接。
13.如权利要求9所述的阵列基板的制造方法，其特征在于，
在所述第一有源层远离所述衬底基板一侧形成第一绝缘层后，在所述第一绝缘层上形成暴露所述第一有源层的一源漏接触区的第三过孔；
图案化所述第一金属层还包括形成第二连接部，所述第二连接部与所述第一有源层的至少一源漏接触区交叠，并通过所述第三过孔与所述第一有源层的源漏接触区电连接。
14.如权利要求13所述的阵列基板的制造方法，其特征在于，
所述第一有源层为低温多晶硅，所述第二有源层为氧化物半导体；
形成所述第一金属层之前包括使用氢氟酸处理所述第一有源层。
15.如权利要求14所述的阵列基板的制造方法，其特征在于，
在所述第二有源层远离所述衬底基板一侧形成第二绝缘层后，在所述第二绝缘层上形成暴露所述第二连接部的第四过孔；
图案化所述第二金属层还包括形成与所述第一有源层的至少一源漏接触区交叠的第一源/漏极；所述第一源/漏极通过所述第四过孔和所述第二连接部与所述第一有源层的源漏接触区电连接。
CN201910507078.5A 2019-06-12 2019-06-12 一种阵列基板、显示面板及阵列基板的制造方法 Active CN110211974B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910507078.5A CN110211974B (zh) 2019-06-12 2019-06-12 一种阵列基板、显示面板及阵列基板的制造方法
US16/701,179 US11107839B2 (en) 2019-06-12 2019-12-03 Array substrate and manufacturing method thereof, and display panel
US17/402,610 US20210376029A1 (en) 2019-06-12 2021-08-15 Array substrate and manufacturing method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910507078.5A CN110211974B (zh) 2019-06-12 2019-06-12 一种阵列基板、显示面板及阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN110211974A CN110211974A (zh) 2019-09-06
CN110211974B true CN110211974B (zh) 2022-05-24

Family

ID=67792309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910507078.5A Active CN110211974B (zh) 2019-06-12 2019-06-12 一种阵列基板、显示面板及阵列基板的制造方法

Country Status (2)

Country Link
US (1) US11107839B2 (zh)
CN (1) CN110211974B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210376029A1 (en) * 2019-06-12 2021-12-02 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate and manufacturing method thereof, and display panel
US11380798B2 (en) * 2019-06-14 2022-07-05 Wuhan Tianma Micro-Electronics Co., Ltd. Thin-film device
CN110581144B (zh) * 2019-09-19 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111029346A (zh) * 2019-11-27 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法及电子设备
CN111028687B (zh) * 2019-12-16 2021-10-15 厦门天马微电子有限公司 一种显示面板及显示装置
CN111081723B (zh) * 2019-12-31 2022-04-29 厦门天马微电子有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
KR20210152101A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치
KR20220022519A (ko) * 2020-08-18 2022-02-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112436054B (zh) * 2020-11-17 2022-07-29 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
KR20220068299A (ko) 2020-11-18 2022-05-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN114868240B (zh) * 2020-11-20 2023-07-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112530977B (zh) * 2020-11-30 2022-11-04 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112599571B (zh) * 2020-12-08 2022-11-25 武汉华星光电半导体显示技术有限公司 显示面板
WO2023013039A1 (ja) * 2021-08-06 2023-02-09 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法
TWI833109B (zh) * 2021-08-20 2024-02-21 美商Ｖ 福尼提公司 顯示面板及其製造方法
CN114122016A (zh) * 2021-11-15 2022-03-01 昆山国显光电有限公司 阵列基板及其制备方法和显示面板
CN114156285B (zh) * 2021-11-30 2023-08-22 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN116941037A (zh) * 2022-01-28 2023-10-24 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
GB2624278A (en) * 2022-11-14 2024-05-15 Lg Display Co Ltd Display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176321A (zh) * 2011-12-26 2013-06-26 乐金显示有限公司 平面显示装置的阵列基板及其制造方法
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
TW201603128A (zh) * 2014-04-18 2016-01-16 半導體能源研究所股份有限公司 半導體裝置及電子裝置
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW595002B (en) * 2003-04-16 2004-06-21 Au Optronics Corp Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US20180197974A1 (en) * 2015-07-10 2018-07-12 Sharp Kabushiki Kaisha Oxide semiconductor film etching method and semiconductor device manufacturing method
KR20180025354A (ko) * 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN107068694B (zh) * 2017-04-26 2019-10-01 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
CN107845674B (zh) * 2017-10-27 2020-07-03 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板
CN108376672B (zh) * 2018-03-15 2020-12-04 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
CN103176321A (zh) * 2011-12-26 2013-06-26 乐金显示有限公司 平面显示装置的阵列基板及其制造方法
TW201603128A (zh) * 2014-04-18 2016-01-16 半導體能源研究所股份有限公司 半導體裝置及電子裝置
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US11107839B2 (en) 2021-08-31
CN110211974A (zh) 2019-09-06
US20200105799A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
CN110211974B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US8633490B2 (en) Organic electroluminescence display and manufacturing method thereof
TWI602306B (zh) 陣列基板結構與顯示裝置
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
CN109378326B (zh) 显示面板及其制作方法
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN110534577B (zh) 一种薄膜晶体管及制备方法
US6850000B1 (en) Thin film transistor organic light emitting diode structure
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
JP7359882B2 (ja) 半導体装置
CN109545836B (zh) 一种oled显示装置及其制作方法
US20150179681A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
US6646308B2 (en) Flat panel display device
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
US11695020B2 (en) Active matrix substrate and method for manufacturing same
KR20150087617A (ko) 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
US20210376029A1 (en) Array substrate and manufacturing method thereof, and display panel
KR101978789B1 (ko) 표시장치용 어레이 기판 및 그의 제조 방법
JP7234380B2 (ja) アレイ基板及びその製造方法
CN107611163B (zh) 一种oled显示基板及其制作方法和显示装置
CN114667504A (zh) 显示基板及其制备方法、显示装置
KR20140141459A (ko) 유기발광표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant