CN107845674B - 薄膜晶体管及其制备方法和阵列基板 - Google Patents

薄膜晶体管及其制备方法和阵列基板 Download PDF

Info

Publication number
CN107845674B
CN107845674B CN201711027663.2A CN201711027663A CN107845674B CN 107845674 B CN107845674 B CN 107845674B CN 201711027663 A CN201711027663 A CN 201711027663A CN 107845674 B CN107845674 B CN 107845674B
Authority
CN
China
Prior art keywords
conductive pattern
drain electrode
electrode
source electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711027663.2A
Other languages
English (en)
Other versions
CN107845674A (zh
Inventor
陈琳
钱海蛟
杨成绍
栾梦雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711027663.2A priority Critical patent/CN107845674B/zh
Publication of CN107845674A publication Critical patent/CN107845674A/zh
Priority to US15/988,805 priority patent/US10535781B2/en
Application granted granted Critical
Publication of CN107845674B publication Critical patent/CN107845674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

本发明公开了一种薄膜晶体管及其制备方法和阵列基板，包括：设置于衬底基板上的栅极、第一有源层、第二有源层、第一源极、第一漏极、第二源极和第二漏极，第一有源层位于栅极朝向衬底基板的一侧，第二有源层位于栅极背向第一有源层的一侧，第一源极与第一漏极位于第一有源层背向栅极的一侧且均与第一有源层连接，第二源极与第二漏极位于第二有源层背向栅极的一侧且均与第二有源层连接；第一漏极和第二漏极的平行于衬底基板的截面形状均为环形，第一漏极环绕第一源极，第二漏极环绕第二源极；第一源极与第二源极电连接，第一漏极与第二漏极电连接。本发明的技术方案可在减小薄膜晶体管的尺寸的同时，还能提升薄膜晶体管在饱和区输出电流的稳定性。

Description

薄膜晶体管及其制备方法和阵列基板
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法和阵列基板。
背景技术
在通过电流驱动图像显示的显示装置中，驱动电路中薄膜晶体管(Thin FilmTransistor，简称TFT)漏极输出电流稳定性会直接影响显示装置的显示效果。
利用TFT在饱和区的电流特性可以获得稳定的输出电流，此时薄膜晶体管输出的电流与源漏电压的大小无关(TFT的输出电阻是无限大)，与栅源电压以及TFT的沟道宽长比相关。然而，当薄膜晶体管的漏极电压达到一定程度时，沟道中会出现夹断区域，即沟道的长度会减小，沟道宽长比发生变化。此时，沟道宽长比变化会导致TFT输出的电流发生较大波动，进而影响显示装置的显示效果。
此外，现有的TFT尺寸较大，当其应用于显示装置中时，会导致像素开口率较小。根据行业标准，显示器的发光亮度要达到一定值，所以当开口率较小时，就意味着单位面积的开口区必须发出更高的亮度来弥补。但是，提高单元面积开口区的发光亮度会大大加速发光材料的寿命的衰减。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管及其制备方法和阵列基板。
为实现上述目的，本发明提供了一种薄膜晶体管，包括：设置于衬底基板上的栅极、第一有源层、第二有源层、第一源极、第一漏极、第二源极和第二漏极，所述第一有源层位于所述栅极朝向所述衬底基板的一侧，所述第二有源层位于所述栅极背向所述第一有源层的一侧，所述第一源极与所述第一漏极位于所述第一有源层背向所述栅极的一侧且均与所述第一有源层连接，所述第二源极与所述第二漏极位于所述第二有源层背向所述栅极的一侧且均与所述第二有源层连接；
所述第一漏极和所述第二漏极的平行于所述衬底基板的截面形状均为环形，所述第一漏极环绕所述第一源极，所述第二漏极环绕所述第二源极；
所述第一源极与所述第二源极电连接，所述第一漏极与所述第二漏极电连接。
可选地，还包括：第一导电图形和第二导电图形；
所述第一导电图形位于所述第一源极背向所述第一有源层的一侧，所述第一导电图形与所述第一有源层之间形成有第一绝缘层，所述第一绝缘层上形成有第一过孔，所述第一源极和所述第一导电图形通过所述第一过孔连接，所述第一导电图形延伸至所述第一漏极所限定的区域外；
所述第二导电图形位于所述第二源极背向所述第二有源层的一侧，所述第二导电图形与所述第二有源层之间形成有第二绝缘层，所述第二绝缘层上形成有第二过孔，所述第二源极和所述第二导电图形通过所述第二过孔连接，所述第二导电图形延伸至所述第二漏极所限定的区域外；
所述第一导电图形位于所述第一漏极所限定的区域外的部分与所述第二导电图形位于所述第二漏极所限定的区域外的部分连接。
可选地，还包括：第三导电图形和第四导电图形；
所述第三导电图形与所述第一漏极同层设置且与所述第一漏极连接；
所述第四导电图形与所述第二漏极同层设置且与所述第二漏极连接；
所述第三导电图形与所述第四导电图形连接。
可选地，还包括：第五导电图形，所述第五导电图形与所述第一导电图形同层设置；
所述第三导电图形搭接在所述第五导电图形上。
可选地，还包括：第六导电图形，所述第六导电图形与所述第二导电图形同层设置；
所述第六导电图形搭接在所述第四导电图形上。
可选地，所述第一漏极和所述第二漏极的平行于所述衬底基板的截面形状均为圆环形；
所述第一源极和所述第二源极的平行于所述衬底基板的截面形状均为圆形。
为实现上述目的，本发明还提供了一种阵列基板，包括如上述的薄膜晶体管。
为实现上述目的，本发明还提供了一种薄膜晶体管的制备方法，包括：
在衬底基板上形成第一源极和第一漏极，所述第一漏极的平行于所述衬底基板的截面形状为环形，所述第一漏极环绕所述第一源极；
在第一源极和第一漏极背向衬底基板的一侧形成第一有源层，所述第一源极和所述第一漏极均与所述第一有源层连接；
在所述第一有源层背向所述衬底基板的一侧形成栅极；
在所述栅极背向所述衬底基板的一侧形成第二有源层；
在所述第二有源层背向所述衬底基板的一侧形成第二源极和第二漏极，所述第二漏极的平行于所述衬底基板的截面形状为环形，所述第二漏极环绕所述第二源极，所述第二源极和所述第二漏极均与所述第二有源层连接，所述第二源极与所述第一源极电连接，所述第二漏极与所述第一漏极电连接。
可选地，所述在衬底基板上形成第一源极和第一漏极的步骤之前还包括：
在衬底基板上形成第一导电图形，所述第一导电图形延伸至后序形成的所述第一漏极所限定的区域外；
在第一导电图形背向所述衬底基板的一侧形成第一绝缘层，所述第一绝缘层上形成有第一过孔，以供后序形成的第一源极通过所述第一过孔与所述第一导电图形连接；
所述在所述第二有源层背向所述衬底基板的一侧形成第二源极和第二漏极的步骤之后还包括：
在所述第二源极和所述第二漏极背向所述衬底基板的一侧形成第二绝缘层，所述第二绝缘层上形成有第二过孔；
在所述第二绝缘层背向所述衬底基板的一侧形成第二导电图形，所述第二导电图形通过所述第二过孔与所述第二源极连接，所述第二导电图形延伸至所述第二漏极所限定的区域外，所述第二导电图形位于所述第二漏极所限定的区域外的部分与所述第一导电图形位于所述第一漏极所限定的区域外的部分连接；
所述在衬底基板上形成第一源极和第一漏极的步骤的同时还包括：
形成与所述第一漏极同层设置的第三导电图形，所述第三导电图形与所述第一漏极连接；
所述在所述第二有源层背向所述衬底基板的一侧形成第二源极和第二漏极的步骤的同时还包括：
形成与所述第二漏极同层设置的第四导电图形，所述第四导电图形与所述第二漏极连接，所述第四导电图形与所述第三导电图形连接。
可选地，所述在衬底基板上形成第一导电图形的步骤的同时还包括：
形成与所述第一导电图形同层设置的第五导电图形，后续形成的所述第三导电图形搭接在所述第五导电图形上；
所述在所述第二绝缘层背向所述衬底基板的一侧形成第二导电图形的步骤的同时还包括：
形成与所述第二导电图形同层设置的第六导电图形，所述第六导电图形搭接在所述第四导电图形上。
本发明具有以下有益效果：
本发明提供了一种薄膜晶体管及其制备方法和阵列基板，可在减小薄膜晶体管的尺寸的同时，还能提升薄膜晶体管在饱和区输出电流的稳定性，从而能提升显示装置的使用寿命和显示效果。
附图说明
图1为本发明实施例一提供的一种薄膜晶体管的俯视图；
图2为图1中A-A向的截面示意图；
图3为本发明中第一源极、第一漏极和第一有源层仰视图
图4a为常规薄膜晶体管的输出特性曲线图；
图4b为具有卡比诺结构的薄膜晶体管的输出特性曲线图；
图5为本发明实施例二提供的一种薄膜晶体管的制备方法的流程图；
图6为本发明实施例三提供的一种薄膜晶体管的制备方法的流程图；
图7a～图7j为采用图6所示制备方法制备薄膜晶体管的中间结构俯视图；
图8a～图8j为对应于图7a～图7j所示薄膜晶体管的中间结构中B-B向截面示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种薄膜晶体管及其制备方法和阵列基板进行详细描述。
图1为本发明实施例一提供的一种薄膜晶体管的俯视图，图2为图1中A-A向的截面示意图，如图1和图2所示，该薄膜晶体管包括：设置于衬底基板21上的栅极1、第一有源层6、第二有源层7、第一源极4、第一漏极2、第二源极5和第二漏极3，第一有源层6位于栅极1朝向衬底基板21的一侧，第二有源层7位于栅极1背向第一有源层6的一侧，第一源极4与第一漏极2位于第一有源层6背向栅极1的一侧且均与第一有源层6连接，第二源极5与第二漏极3位于第二有源层7背向栅极1的一侧且均与第二有源层7连接；
第一漏极2和第二漏极3的平行于衬底基板21的截面形状均为环形，第一漏极2环绕第一源极4，第二漏极3环绕第二源极5；
第一源极4与第二源极5电连接，第一漏极2与第二漏极3电连接。
需要说明的是，本实施例中栅极1与第一有源层6之间设置有第一栅绝缘层15，栅极1与第二有源层7之间设置有第二栅绝缘层16，第二源极5和第二漏极3与第二有源层7之间设置有保护层18(通过过孔连接，当然也可以不设置保护层18)。
在本实施例中，双有源层的设计，相当于在沟道长度不变(假定第一有源层6和第二有源层7中的沟道长度相等)的情况下增加了一倍的沟道宽度，在栅源电压不变的情况下，薄膜晶体管饱和区电流大小翻倍。即，在发光元件所需最大驱动电流一定的情况下，第一/第二有源层7上沟道区的宽度可以减小一半，整个薄膜晶体管所占面板可以缩小一般。薄膜晶体管尺寸的减小，可有效提升像素开口率，而像素开口率的提升可有效降低单位面板发光材料的发光量，进而可减小发光材料寿命的衰减，提升器件寿命。作为一种优选方案，第一漏极2和第二漏极3在衬底基板21上的正投影完全重叠，第一源极4和第二源极5在衬底基板21上的正投影重叠，此时最有利于薄膜晶体管的小型化。
与此同时，通过将第一漏极2和第二漏极3的平行于衬底基板21的截面设计为环形，且使得第一漏极2环绕第一源极4，第二漏极3环绕第二源极5，此时第一有源层6上的沟道区的宽长比为沟道尺寸的对数函数，第二有源层7上的沟道区的宽长比为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢。与现有技术相比，本发明的技术方案可以减小薄膜晶体管输出电流的波动浮动，提高薄膜晶体管在饱和区输出电流的稳定性，从而减小了驱动电流变化对显示装置显示效果的影响。
通过上述内容可见，本发明的技术方案可在减小薄膜晶体管的尺寸的同时，还能提升薄膜晶体管在饱和区输出电流的稳定性，从而能提升显示装置的使用寿命和显示效果。
作为本实施例中的一种优选方案，第一漏极2和第二漏极3的平行于衬底基板21的截面形状均为圆环形，第一源极4和第二源极5的平行于衬底基板21的截面形状均为圆形，且第一漏极2的圆心与第一源极4的圆心重叠，第二漏极3的圆心与第一源极4的圆形重叠。
图3为本发明中第一源极、第一漏极和第一有源层俯视图，如图3所示，以第一源极4、第一漏极2和第一有源层6为例，三者构成卡比诺(Corbino)结构，此时第一有源层6上的沟道部分(第一有源层6上对应于第一源极4和第一漏极2之间的部分)存在卡比诺效应。
图4a为常规薄膜晶体管的输出特性曲线图，图4b为具有卡比诺结构的薄膜晶体管的输出特性曲线图，如图4a和4b所示，薄膜晶体管的饱和区输出电流IDS：
Figure GDA0002479503250000071
其中，K为常量(与有源层相关)，
Figure GDA0002479503250000072
为有源层的沟道宽长比，Vgs为栅源电压(假定为10V)，Vth为薄膜晶体管的阈值电压。
常规薄膜晶体管输出的驱动电流与沟道的宽长比呈线性变化关系，沟道长度的变化会使得漏极电流出现较大波动。
而具有卡比诺结构的薄膜晶体管的沟道宽度W是有关沟道长度L的函数。其中，假定第一源极4的半径为R1，第一漏极2的内圆半径为R2，则薄膜晶体管的沟道宽度：
Figure GDA0002479503250000073
即，薄膜晶体管的沟道宽长比：
Figure GDA0002479503250000074
由此可见，当沟道被夹断时，由于沟道长度发生变化会使得沟道的宽度也发生变化，则沟道宽长比变化缓慢，驱动电流波动幅度较小。
此外，本实施例提供的薄膜晶体管在弯曲状态下，其电学特性稳定性强。具体地，同心环电极组成的薄膜晶体管结构，其外圈的第一漏极2电极与内圈的第一源极4需要消耗更多的电子，所以在漏极相同偏压条件，相较于传统薄膜晶体管，饱和状态下具有卡比诺结构的薄膜晶体管的沟道电荷更少。因此，很少的电子会因为自然应力效应被诱捕，具有卡比诺结构的薄膜晶体管的阈值电压变化小。另一方面，机械弯曲应变导致半导体层中的原子距离增大，会使原子间的成键和反键轨道的分裂能级有效的减少。这是因为当更多电子被激发到半导体的反键轨道时，费米函数值将会发生变化，而沟道导电性的增强在薄膜晶体管转移特性上表现为阈值电压负漂移，具有卡比诺结构的薄膜晶体管不受弯曲方向限制，在机械弯曲应变中表现出很好的稳定性。
基于上述相同原理，当第二漏极3的平行于衬底基板21的截面形状均为圆环形，第二源极5的平行于衬底基板21的截面形状均为圆形时，其也可能保证薄膜晶体管的输出电流稳定性以及在弯曲状态时电学特性稳定性。
需要说明的是，上述第一漏极2和第二漏极3的平行于衬底基板21的截面形状均为圆环形，第一源极4和第二源极5的平行于衬底基板21的截面形状均为圆形的情况，为本实施例中的优选实施方案，可在保证薄膜晶体管的输出电流稳定性的同时，还能提升薄膜晶体管在弯曲状态时电学特性稳定性，该技术手段不会对本发明的技术方案产生限制。在本发明中，还可以使得第一漏极2和第二漏极3的平行于衬底基板21的截面形状均为椭圆环形，且第一源极4和第二源极5的平行于衬底基板21的截面形状均为圆形、圆环形、椭圆形或椭圆环形(第一漏极2的中心与第一源极4的中心重叠或不重叠均可，第二漏极3的中心与第二源极5的中心重叠或不重叠均可)；或者，第一漏极2和第二漏极3的平行于衬底基板21的截面形状均为圆环形，且第一源极4和第二源极5的平行于衬底基板21的截面形状均为圆环形、椭圆形或椭圆环形。具体情况，此处不再一一举例说明。
本领域技术人员应该理解的是，本发明中仅需使得第一漏极2和第二漏极3的平行于衬底基板21的截面形状均为环形，且第一漏极2环绕第一源极4，第二漏极3环绕第二源极5，即可有效改善薄膜晶体管的输出电流稳定性。
作为本实施例中实现第一源极4与第二源极5电连接的一种具体可选实施方案。该薄膜晶体管还包括：第一导电图形8和第二导电图形9；第一导电图形8位于第一源极4背向第一有源层6的一侧，第一导电图形8与第一有源层6之间形成有第一绝缘层14，第一绝缘层14上形成有第一过孔19，第一有源层6和第一导电图形8通过第一过孔19连接，第一导电图形8延伸至第一漏极2所限定的区域外；第二导电图形9位于第二源极5背向第二有源层7的一侧，第二导电图形9与第二有源层7之间形成有第二绝缘层17，第二绝缘层17上形成有第二过孔20，第二有源层7和第二导电图形9通过第二过孔20连接，第二导电图形9延伸至第二漏极3所限定的区域外；第一导电图形8位于第一漏极2所限定的区域外的部分与第二导电图形9位于第二漏极3所限定的区域外的部分连接。
需要说明的是，上述通过设置与第一源极4连接且与第一源极4异层设置的第一导电图形8、设置与第二源极5连接且与第二源极5异层设置的第一导电图形8，且第一导电图形8和第二导电图形9在第一/第二漏极3所限定区域外搭接，以使得第一源极4和第二源极5电连接的技术手段，为本实施例中的一种可选技术手段。本领域技术人员应该知晓的是，本实施例中还可以采用其他方式来使得第一源极4和第二源极5电连接，其均应属于本发明的保护范围。
作为本实施例中实现第一漏极2与第二漏极3电连接的一种具体可选实施方案。该薄膜晶体管还包括：第三导电图形10和第四导电图形11；第三导电图形10与第一漏极2同层设置且与第一漏极2连接，第四导电图形11与第二漏极3同层设置且与第二漏极3连接；第三导电图形10与第四导电图形11连接。
第三导电图形10与第一漏极2同层设置，因而可通过一次构图工艺同时制备第三导电图形10和第一漏极2。
需要说明的是，上述通过设置与第一漏极2连接且与第一漏极2异层设置的第三导电图形10、设置与第二漏极3连接且与第二漏极3异层设置的第四导电图形11，且第三导电图形10和第四导电图形11在第一/第二漏极3所限定区域外搭接，以使得第一漏极2和第二漏极3电连接的技术手段，为本实施例中的一种可选技术手段。本领域技术人员应该知晓的是，本实施例中还可以采用其他方式来使得第一漏极2和第二漏极3电连接，其均应属于本发明的保护范围。
优选地，该薄膜晶体管还包括：第五导电图形12，第五导电图形12与第一导电图形8同层设置,第三导电图形10搭接在第五导电图形12上。在实际生产工艺中发现，在形成第三导电图形10过程中，第三导电图形10会从第一绝缘层14的上表面顺着第一绝缘层14的边缘延伸到衬底基板21的上表面(第三导电图形10部分搭接与第一绝缘层14的上表面)，由于第一绝缘层14的厚度相对较厚，此时第三导电图形10容易出现断裂，且第四导电图形11上对应于第一绝缘层14侧面的部分难以与第三导电图形10搭接。为解决该技术问题，本实施例中，通过在衬底基板21上设置第五导电图形12，该第五导电图形12与第一绝缘层14的构成阶梯状，可有效避免第三导电图形10出现断裂，以及便于第四导电图形11上对应于第一绝缘层14侧面的部分与第三导电图形10进行搭接。与此同时，第五导电图形12还能与第三导电图形10构成并联，从而能有效减小最终成型的薄膜晶体管的漏极(第一漏极2、第二漏极3、第三导电图形10、第四导电图形11、第五导电图形12)的等效电阻。
需要说明的是，由于第五导电图形12与第一导电图形8同层设置，因为可采用一次构图工艺来同时制备第一导电图形8和第五导电图形12，从而能缩短生产周期。
优选地，该薄膜晶体管还包括：第六导电图形13，第六导电图形13与第二导电图形9同层设置；第六导电图形13搭接在第四导电图形11上。通过设置第六导电图形13，该第六导电图形13与第四导电图形11构成并联，从而能有效减小最终成型的薄膜晶体管的漏极(第一漏极2、第二漏极3、第三导电图形10、第四导电图形11、第五导电图形12、第六导电图形13)的等效电阻。需要说明的是，由于第六导电图形13与第二导电图形9同层设置，因为可采用一次构图工艺来同时制备第二导电图形9和第六导电图形13，从而能缩短生产周期。
本发明实施例一提供了一种薄膜晶体管，可在减小薄膜晶体管的尺寸的同时，还能提升薄膜晶体管在饱和区输出电流的稳定性，从而能提升显示装置的使用寿命和显示效果。
图5为本发明实施例二提供的一种薄膜晶体管的制备方法的流程图，用于制备上述实施例一中的薄膜晶体管，该制备方法包括：
步骤S101、在衬底基板上形成第一源极和第一漏极，第一漏极的平行于衬底基板的截面形状均为环形，第一漏极环绕第一源极；
步骤S102、在第一源极和第一漏极背向衬底基板的一侧形成第一有源层，第一源极和第一漏极均与第一有源层连接。
步骤S103、在第一有源层背向衬底基板的一侧形成栅极。
步骤S104、在栅极背向衬底基板的一侧形成第二有源层。
步骤S105、在第二有源层背向衬底基板的一侧形成第二源极和第二漏极，第二漏极的平行于衬底基板的截面形状均为环形，第二漏极环绕第二源极，第二源极和第二漏极均与第二有源层连接，第二源极与第一源极电连接，第二漏极与第一漏极电连接。
其中，第一源极和第二源极共同构成该薄膜晶体管的源极，第一漏极和第二漏极共同构成该薄膜晶体管的漏极。
在本实施例中，双有源层的设计有利于薄膜晶体管的小型化，与此同时，第一漏极和第二漏极的平行于衬底基板的截面设计为环形，可有效提高薄膜晶体管在饱和区输出电流的稳定性。
图6为本发明实施例三提供的一种薄膜晶体管的制备方法的流程图，图7a～图7j为采用图6所示制备方法制备薄膜晶体管的中间结构俯视图，图8a～图8j为对应于图7a～图7j所示薄膜晶体管的中间结构中B-B向截面示意图，如图6至图8j所示，该制备方法用于制备图1(图2)中所示的薄膜晶体管，该制备方法包括：
步骤S201、在衬底基板上形成第一导电图形和第五导电图形。
参见图7a和图8a所示，在步骤S201中，在衬底基板21上形成第一导电材料薄膜，然后对第一导电材料薄膜进行一次构图工艺，以得到第一导电图形8和第五导电图形12；其中，第一导电图形8延伸至后序形成的第一漏极2所限定的区域外，第五导电图形12位于后续形成的第一绝缘层14的边缘的外侧。
需要说明的是，本发明的构图工艺具体是指包含光刻胶涂布、曝光、显影、膜层刻蚀、光刻胶剥离等工艺。
可选地，第一导电材料为金属材料。
步骤S202、在第一导电图形背向衬底基板的一侧形成第一绝缘层，第一绝缘层上形成有第一过孔。
参见图7b和图8b所示，在步骤S202中，在第一导电图形8背向衬底基板21的一侧形成第一绝缘材料薄膜，然后对第一绝缘材料薄膜进行一次构图工艺，以得到第一绝缘层14的图形，第一绝缘层14上形成有第一过孔19，第一绝缘层14的侧面与第五导电图形12侧面接触。
步骤S203、在第一绝缘层背向衬底基板的一侧形成第一源极、第一漏极和第三导电图形。
参见图7c和图8c所示，在步骤S203中，在第一绝缘层14背向衬底基板21的一侧形成第一源漏材料薄膜，然后对第一源漏材料薄膜进行一次构图工艺，以得到第一源极4、第一漏极2和第三导电图形10。其中，第一漏极2的平行于衬底基板21的截面形状均为环形，第一漏极2环绕第一源极4，第一源极4通过第一绝缘层14上的第一过孔19与第一导电图形8连接，第三导电图形10与第一漏极2连接。
可选地，第一源漏材料为金属材料。
步骤S204、在第一源极背向衬底基板的一侧形成第一有源层。
参见图7d和图8d所示，在步骤S204中，在第一源极4背向衬底基板21的一侧形成第一有源材料薄膜，然后对第一有源材料薄膜进行一次构图工艺，以得到第一有源层6的图形。
步骤S205、在第一有源层背向衬底基板的一侧依次形成第一栅绝缘层、栅极、第二栅绝缘层。
参见图7e和图8e所示，在步骤S205中，通过三次构图工艺，在远离衬底基板21的方向上依次分别形成第一栅绝缘层15、栅极1和第二栅绝缘层16的图形。
步骤S206、在第二栅绝缘层背向衬底基板的一侧形成第二有源层。
参见图7f和图8f所示，在步骤S206中，在第二栅绝缘层16背向衬底基板21的一侧形成第二有源材料薄膜，然后对第二有源材料薄膜进行一次构图工艺，以得到第二有源层7的图形。
步骤S207、在第二有源层背向衬底基板的一侧形成保护层，保护层上形成有第二过孔和第三过孔。
参见图7g和图8g所示，在步骤S207中，在第二有源层7背向衬底基板21的一侧形成保护材料包括，然后对保护材料薄膜进行一次构图工艺，以得到保护层18的图形。其中，保护层18上形成有第三过孔和第四过孔。
需要说明的是，该保护层18的功能和作用与现有技术中底栅型薄膜晶体管内的保护层18的作用相同，这里不再赘述。当然，本发明中也可以无需设置保护层18，即在步骤S206之后直接进行步骤S208。
步骤S208、在保护层背向衬底基板的一侧形成第二源极、第二漏极和第四导电图形。
参见图7h和图8h所示，在步骤S208中，在保护层18背向衬底基板21的一侧形成第二源漏材料薄膜，然后对第二源漏材料薄膜进行一次构图工艺，以得到第二源极5、第二漏极3和第四导电图形11的图形。
其中，第二漏极3的平行于衬底基板21的截面形状均为环形，第二漏极3环绕第二源极5，第二源极5通过保护层18上的第三过孔与第二有源层7连接，第二漏极3通过保护层18上的第四过孔与第二有源层7连接，第四导电图形11与第二漏极3连接且与第三导电图形10搭接。
优选地，第一漏极2和第二漏极3在衬底基板21上的正投影完全重叠，第一源极4和第二源极5在衬底基板21上的正投影重叠，此时最有利于薄膜晶体管的小型化。
步骤S209、在第二源极和第二漏极背向衬底基板的一侧形成第二绝缘层，第二绝缘层上形成有第二过孔。
参见图7i和图8i所示，在步骤S209中，在第一导电图形8背向衬底基板21的一侧形成第二绝缘材料薄膜，然后对第二绝缘材料薄膜进行一次构图工艺，以得到第二绝缘层17的图形，第二绝缘层17上形成有第二过孔20。
步骤S210、在第二绝缘层背向衬底基板的一侧形成第二导电图形和第六导电图形。
参见图7j和图8j所示，在步骤S210中，在第二绝缘层17背向衬底基板21的一侧形成第二导电材料薄膜，然后对第二导电材料薄膜进行一次构图工艺，以得到第二导电图形9和第六导电图形13；第六导电图形13通过第二绝缘层17上的第二过孔20与第二源极5连接，第二导电图形9延伸至第二漏极3所限定的区域外，第六导电图形13搭接于第四导电图形11上。
通过上述步骤S201～步骤S210即可制备出图1(图2)所示的薄膜晶体管。
本发明实施例四提供了一种阵列基板，该阵列基板包括薄膜晶体管，该薄膜晶体管采用上述实施例一中的薄膜晶体管，具体内容可参见上述实施例一中的相应描述，此处不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种薄膜晶体管，其特征在于，包括：设置于衬底基板上的栅极、第一有源层、第二有源层、第一源极、第一漏极、第二源极和第二漏极，所述第一有源层位于所述栅极朝向所述衬底基板的一侧，所述第二有源层位于所述栅极背向所述第一有源层的一侧，所述第一源极与所述第一漏极位于所述第一有源层背向所述栅极的一侧且均与所述第一有源层连接，所述第二源极与所述第二漏极位于所述第二有源层背向所述栅极的一侧且均与所述第二有源层连接；
所述第一漏极和所述第二漏极的平行于所述衬底基板的截面形状均为环形，所述第一漏极环绕所述第一源极，所述第二漏极环绕所述第二源极；
所述第一源极与所述第二源极电连接，所述第一漏极与所述第二漏极电连接；
薄膜晶体管还包括：第三导电图形、第四导电图形和第五导电图形；
所述第三导电图形与所述第一漏极同层设置且与所述第一漏极连接；
所述第四导电图形与所述第二漏极同层设置且与所述第二漏极连接；
所述第三导电图形与所述第四导电图形连接；所述第三导电图形搭接在所述第五导电图形上。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：第一导电图形和第二导电图形；
所述第一导电图形位于所述第一源极背向所述第一有源层的一侧，所述第一导电图形与所述第一有源层之间形成有第一绝缘层，所述第一绝缘层上形成有第一过孔，所述第一源极和所述第一导电图形通过所述第一过孔连接，所述第一导电图形延伸至所述第一漏极所限定的区域外；
所述第二导电图形位于所述第二源极背向所述第二有源层的一侧，所述第二导电图形与所述第二有源层之间形成有第二绝缘层，所述第二绝缘层上形成有第二过孔，所述第二源极和所述第二导电图形通过所述第二过孔连接，所述第二导电图形延伸至所述第二漏极所限定的区域外；
所述第一导电图形位于所述第一漏极所限定的区域外的部分与所述第二导电图形位于所述第二漏极所限定的区域外的部分连接。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第五导电图形与所述第一导电图形同层设置。
4.根据权利要求2所述的薄膜晶体管，其特征在于，还包括：第六导电图形，所述第六导电图形与所述第二导电图形同层设置；
所述第六导电图形搭接在所述第四导电图形上。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一漏极和所述第二漏极的平行于所述衬底基板的截面形状均为圆环形；
所述第一源极和所述第二源极的平行于所述衬底基板的截面形状均为圆形。
6.一种阵列基板，其特征在于，包括如上述权利要求1-5中任一所述的薄膜晶体管。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成第一源极和第一漏极，所述第一漏极的平行于所述衬底基板的截面形状为环形，所述第一漏极环绕所述第一源极；
在第一源极和第一漏极背向衬底基板的一侧形成第一有源层，所述第一源极和所述第一漏极均与所述第一有源层连接；
在所述第一有源层背向所述衬底基板的一侧形成栅极；
在所述栅极背向所述衬底基板的一侧形成第二有源层；
在所述第二有源层背向所述衬底基板的一侧形成第二源极和第二漏极，所述第二漏极的平行于所述衬底基板的截面形状为环形，所述第二漏极环绕所述第二源极，所述第二源极和所述第二漏极均与所述第二有源层连接，所述第二源极与所述第一源极电连接，所述第二漏极与所述第一漏极电连接；
所述在衬底基板上形成第一源极和第一漏极的步骤的同时还包括：
形成与所述第一漏极同层设置的第三导电图形，所述第三导电图形与所述第一漏极连接；
所述在所述第二有源层背向所述衬底基板的一侧形成第二源极和第二漏极的步骤的同时还包括：
形成与所述第二漏极同层设置的第四导电图形，所述第四导电图形与所述第二漏极连接，所述第四导电图形与所述第三导电图形连接；
所述在衬底基板上形成第一源极和第一漏极的步骤之前还包括：
在衬底基板上形成第五导电图形，所述第三导电图形搭接在所述第五导电图形上。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述在衬底基板上形成第一源极和第一漏极的步骤之前还包括：
在衬底基板上形成第一导电图形，所述第一导电图形延伸至后序形成的所述第一漏极所限定的区域外；
在第一导电图形背向所述衬底基板的一侧形成第一绝缘层，所述第一绝缘层上形成有第一过孔，以供后序形成的第一源极通过所述第一过孔与所述第一导电图形连接；
所述在所述第二有源层背向所述衬底基板的一侧形成第二源极和第二漏极的步骤之后还包括：
在所述第二源极和所述第二漏极背向所述衬底基板的一侧形成第二绝缘层，所述第二绝缘层上形成有第二过孔；
在所述第二绝缘层背向所述衬底基板的一侧形成第二导电图形，所述第二导电图形通过所述第二过孔与所述第二源极连接，所述第二导电图形延伸至所述第二漏极所限定的区域外，所述第二导电图形位于所述第二漏极所限定的区域外的部分与所述第一导电图形位于所述第一漏极所限定的区域外的部分连接。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述第一导电图形与所述第五导电图形同层设置；
所述在所述第二绝缘层背向所述衬底基板的一侧形成第二导电图形的步骤的同时还包括：
形成与所述第二导电图形同层设置的第六导电图形，所述第六导电图形搭接在所述第四导电图形上。
CN201711027663.2A 2017-10-27 2017-10-27 薄膜晶体管及其制备方法和阵列基板 Active CN107845674B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711027663.2A CN107845674B (zh) 2017-10-27 2017-10-27 薄膜晶体管及其制备方法和阵列基板
US15/988,805 US10535781B2 (en) 2017-10-27 2018-05-24 Thin film transistor and fabricating method thereof, and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711027663.2A CN107845674B (zh) 2017-10-27 2017-10-27 薄膜晶体管及其制备方法和阵列基板

Publications (2)

Publication Number Publication Date
CN107845674A CN107845674A (zh) 2018-03-27
CN107845674B true CN107845674B (zh) 2020-07-03

Family

ID=61681737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711027663.2A Active CN107845674B (zh) 2017-10-27 2017-10-27 薄膜晶体管及其制备方法和阵列基板

Country Status (2)

Country Link
US (1) US10535781B2 (zh)
CN (1) CN107845674B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473447B (zh) * 2018-10-18 2021-02-26 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置
CN109346008A (zh) * 2018-12-17 2019-02-15 武汉华星光电半导体显示技术有限公司 有机发光二极管显示装置
CN109686794B (zh) 2019-01-02 2021-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置
CN110211974B (zh) * 2019-06-12 2022-05-24 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN111081160B (zh) * 2019-12-31 2022-01-04 上海天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN111584640B (zh) * 2020-05-13 2021-11-23 深圳市华星光电半导体显示技术有限公司 晶体管结构、goa电路及显示面板
CN111584641A (zh) * 2020-05-19 2020-08-25 京东方科技集团股份有限公司 一种薄膜晶体管结构及显示器件
CN112701084B (zh) * 2020-12-29 2023-02-03 北京大学深圳研究生院 柔性薄膜晶体管阵列的结构及其制造方法
US20230067672A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2693034A1 (fr) * 1992-06-30 1993-12-31 Gold Star Co Transistor à couche mince et son procédé de fabrication.
CN1870296A (zh) * 2005-04-28 2006-11-29 Lg.菲利浦Lcd株式会社 薄膜晶体管及使用其的液晶显示器件
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615236B1 (ko) * 2004-08-05 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
TW201611298A (zh) * 2014-09-12 2016-03-16 中華映管股份有限公司 雙薄膜電晶體及其製造方法
CN108400139B (zh) * 2017-02-08 2020-12-01 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2693034A1 (fr) * 1992-06-30 1993-12-31 Gold Star Co Transistor à couche mince et son procédé de fabrication.
CN1870296A (zh) * 2005-04-28 2006-11-29 Lg.菲利浦Lcd株式会社 薄膜晶体管及使用其的液晶显示器件
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN107845674A (zh) 2018-03-27
US10535781B2 (en) 2020-01-14
US20190131461A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
CN107845674B (zh) 薄膜晶体管及其制备方法和阵列基板
US10263211B2 (en) Organic light emitting display device and method of manufacturing the same
US20190259967A1 (en) Flexible display panel and method for manufacturing same
CN107527940B (zh) 背板及其制造方法
CN109585511A (zh) 显示面板及其制造方法
US8149188B2 (en) EL display device
CN110648629A (zh) 显示面板及其制作方法、显示装置
US7615922B2 (en) Electro-luminescent display device and method for fabricating the same
CN108428704B (zh) 显示装置
TW201705574A (zh) 有機發光顯示裝置及製造有機發光顯示裝置之方法
KR101344980B1 (ko) 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크
CN109950420B (zh) 阵列基板及其制作方法、显示面板及显示装置
US20200203494A1 (en) Thin film transistor and manufacturing method thereof, display substrate and manufacturing method thereof, and display device
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
WO2022111087A1 (zh) 显示基板及其制作方法、显示装置
TWI546954B (zh) 電激發光顯示面板之畫素結構及其製作方法
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR20070037093A (ko) 유기 전계 발광 표시장치 및 그의 제조방법
CN109817816B (zh) 显示面板及制造方法
KR101143356B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
CN109473447B (zh) 阵列基板及采用该阵列基板的显示装置
KR100477104B1 (ko) 발광효율이 개선된 평판표시장치 및 그의 제조방법
US20200066766A1 (en) Array substrate and manufacturing method thereof
KR20220081455A (ko) 표시 장치 및 그 제조 방법
CN113327989B (zh) 薄膜晶体管、阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant