CN109950420B - 阵列基板及其制作方法、显示面板及显示装置 - Google Patents

Abstract

本申请涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板的制作方法、显示面板及显示装置。该阵列基板可包括衬底基板及多个在所述第一方向上排布的像素单元，所述衬底基板具有第一端和与所述第一端在第一方向上相对的第二端，所述第一端靠近驱动芯片，所述第二端远离所述驱动芯片，所述像素单元包括依次设置在所述衬底基板上的第一电极层、发光层和第二电极层，以及环绕所述发光层设置的像素界定层，所述第一电极层及所述第二电极层均能够与所述驱动芯片耦接；其中，不同所述像素单元的所述第一电极层相互独立，且不同所述像素单元的所述第二电极层相互独立。该方案能够提升显示亮度的均一性，从而提高显示效果。

Description

阵列基板及其制作方法、显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板的制作方法、显示面板及显示装置。

背景技术

在显示领域中，OLED(Organic Light Emitting Diode，有机发光二极管)显示面板凭借其低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，逐渐成为显示领域的主流，可以广泛应用于智能手机、平板电脑、电视等终端产品。

在相关技术中，OLED显示面板包括多个像素，各像素包括阳极层、阴极层及位于阳极层与阴极层之间的发光层。其中，在实际制作过程中，可采用单独排版的方式制作各像素的阳极层，以使各像素的阳极层相互独立，并采用高精度金属掩膜板(Fine Metal Mask，简称：FMM)蒸镀的方式在阳极层上制作发光层，然后以整面蒸镀的方式制作阴极层，使得各像素的阴极层整体连接，这样会导致离驱动芯片远的像素的亮度比离驱动芯片近的像素的亮度低不少，从而造成显示面板的亮度均一性较差。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本申请的目的在于提供一种阵列基板、阵列基板的制作方法、显示面板及显示装置，能够提升显示亮度的均一性，从而提高显示效果。

本申请第一方面提供了一种阵列基板，其包括：

衬底基板，所述衬底基板具有第一端和与所述第一端在第一方向上相对的第二端，所述第一端靠近驱动芯片，所述第二端远离所述驱动芯片；

多个在所述第一方向上排布的像素单元，所述像素单元包括依次设置在所述衬底基板上的第一电极层、发光层和第二电极层，以及环绕所述发光层设置的像素界定层，所述第一电极层及所述第二电极层均能够与所述驱动芯片耦接；

其中，不同所述像素单元的所述第一电极层相互独立，且不同所述像素单元的所述第二电极层相互独立。

在本申请的一种示例性实施例中，所述多个像素单元中靠近所述第一端的像素单元的宽度小于远离所述第一端的像素单元的宽度，所述宽度为所述像素单元在所述第一方向上的尺寸。

在本申请的一种示例性实施例中，所述像素界定层位于所述第一电极层与所述第二电极层之间；

其中，相邻所述像素单元的像素界定层之间形成有隔断槽，所述隔断槽延伸至相邻所述像素单元的第二电极层之间，以使相邻所述像素单元的第二电极层相互独立。

在本申请的一种示例性实施例中，所述隔断槽的槽壁在所述阵列基板的厚度方向上延伸。

本申请第二方面提供了一种阵列基板的制作方法，其包括：

形成衬底基板，所述衬底基板具有第一端和与所述第一端在第一方向上相对的第二端，所述第一端靠近驱动芯片，所述第二端远离所述驱动芯片；

在所述衬底基板上形成多个在所述第一方向上排布的像素单元，所述像素单元包括依次设置在所述衬底基板上的第一电极层、发光层和第二电极层，以及环绕所述发光层设置的像素界定层，所述第一电极层及所述第二电极层均能够与所述驱动芯片耦接；

其中，不同所述像素单元的所述第一电极层相互独立，且不同所述像素单元的所述第二电极层相互独立。

在本申请的一种示例性实施例中，所述在所述衬底基板上形成多个在所述第一方向上排布的像素单元，包括：

在所述衬底基板上形成多个在所述第一方向上排布且相互独立的第一电极层；

形成覆盖所述第一电极层及所述衬底基板的像素界定薄膜；

在所述像素界定薄膜上形成多个在所述第一方向上间隔排布的隔断槽，以将所述像素界定薄膜划分成多个像素界定层，所述像素界定层在所述衬底基板上的正投影覆盖所述第一电极层在所述衬底基板上的正投影；

在各所述像素界定层上形成像素开口区，所述像素开口区与所述第一电极层对应并露出所述第一电极层；

在各所述像素开口区处形成发光层，以使所述发光层形成在所述第一电极层上；

形成多个在所述第一方向上排布且相互独立的第二电极层，相邻所述第二电极层通过所述隔断槽断开，且所述第二电极层覆盖所述像素界定层及所述发光层，以形成多个像素单元。

在本申请的一种示例性实施例中，所述在所述像素界定薄膜上形成多个在所述第一方向上间隔排布的隔断槽，包括：

采用干刻工艺对所述像素界定薄膜进行干刻，以在所述像素界定薄膜上形成多个在所述第一方向上间隔排布的隔断槽。

在本申请的一种示例性实施例中，所述隔断槽的槽壁在所述阵列基板的厚度方向上延伸。

在本申请的一种示例性实施例中，所述形成多个在所述第一方向上排布且相互独立的第二电极层，包括：

通过蒸镀工艺在所述像素界定层及所述发光层上背离所述衬底基板的一侧蒸镀第二电极材料，所述第二电极材料在所述隔断槽处断开以形成多个在所述第一方向上排布且相互独立的第二电极层。

在本申请的一种示例性实施例中，所述多个像素单元中靠近所述第一端的像素单元的宽度小于远离所述第一端的像素单元的宽度，所述宽度为所述像素单元在所述第一方向上的尺寸。

本申请第三方面提供了一种显示面板，其包括驱动芯片和上述任一项所述的阵列基板，各所述像素单元的第一电极层及第二电极层均与所述驱动芯片耦接。

本申请第四方面提供了一种显示装置，其包括上述所述的显示面板。

本申请提供的技术方案可以达到以下有益效果：

本申请所提供的阵列基板、阵列基板的制作方法、显示面板及显示装置，该阵列基板包括衬底基板及多个像素单元，该衬底基板具有与驱动芯片相邻的第一端和与第一端在第一方向上相对的第二端；各像素单元在第一方向上排布，且像素单元包括依次设置在衬底基板上的第一电极层、发光层和第二电极层，以及环绕发光层设置的像素界定层，其中，不同像素单元的第一电极层相互独立，且不同像素单元的第二电极层相互独立，这样可阻断电流从远离驱动芯片的像素单元流经至靠近驱动芯片的像素单元，然后流至驱动芯片的情况，即：可阻断电流在第一方向上流通的情况，从而可改善各像素单元之间的压降差别，使得离驱动芯片远的像素单元的亮度与离驱动芯片近的像素单元的亮度基本一致，继而提升了显示亮度的均一性，从而提高了显示效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了相关技术中OLED显示面板的结构示意图；

图2示出了OLED的驱动电路示意图；

图3示出了驱动薄膜晶体管的特性曲线示意图；

图4示出了相关技术中OLED显示面板中电流的流向情况；

图5示出了本申请一实施例所述的阵列基板的结构示意图；

图6示出了本申请一实施例所述的显示面板中电流的流向情况；

图7示出了本申请另一实施例所述的阵列基板的部分结构示意图；

图8示出了本申请一实施例所述的阵列基板的制作方法的流程图；

图9示出了图8中步骤S1202的流程图；

图10示出了完成步骤S12020的流程图；

图11示出了完成步骤S12022的流程图；

图12示出了完成步骤S12023的流程图；

图13示出了完成步骤S12024的流程图。

附图标记：

图1和图4中：10、显示区；110、阳极；111、阴极；112、空穴传输层；113、发光薄膜；114、电子传输层；11、驱动芯片。

图5、图6、图10至图13中；20、衬底基板；201、第一端；202；第二端；203、基底；204、PI胶层；205、缓冲层；2061a、第一有源层；2061b、第二有源层；2062、第一栅极绝缘层；2063a、第一栅极层；2063b、第二栅极层；2064、第二栅极绝缘层；2065、第三栅极层；2066、层间介质层；2067a、源极；2067b、漏极；2067c、第二原漏极层；2068、平坦层；21、像素单元；211、第一电极层；212、第二电极层；213、空穴传输层；214、发光薄膜；215、电子传输层；216、像素界定层；2160、像素开口区；22、隔断槽；30、驱动芯片。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。

在相关技术中，如图1所示，OLED显示面板可包括多个OLED，各OLED包括阳极110、阴极111及位于阳极与阴极之间的发光层，此发光层可包括空穴传输层112、发光薄膜113及电子传输层114。其中，在实际制作过程中，可采用单独排版的方式制作各像素的阳极110，以使各像素的阳极110相互独立，并采用高精度金属掩膜板(Fine Metal Mask，简称：FMM)蒸镀的方式在阳极上制作发光层，然后以整面蒸镀的方式制作阴极111，使得各像素的阴极111整体连接。

其中，图2示出了OLED的驱动电路示意图，在图2中，驱动薄膜晶体管T的第一端与电源信号端子VDD连接，驱动薄膜晶体管T的第二端可与OLED的阳极连接，而OLED的阴极可与电源信号端子VSS连接，也就是说，OLED的驱动电流受驱动薄膜晶体管T的控制。

图3示出了驱动薄膜晶体管的特性曲线示意图；在理想情况下，当源漏压差Vds增加到某值后，源漏电流Ids达到饱和，但实际应用中，TFT受沟道效应的影响，工作于饱和区(饱和区为图3中虚线的右侧所示)的驱动薄膜晶体管，源漏电流Ids随源漏压差Vds的增加会略微的有所增加，如图3所示。

图4示出了相关技术中OLED显示面板中电流的流向情况。根据图4中可以看到，当电流从显示区10上的一像素点(OLED)流出时，该电流可在纵向(如图3中所示的Y方向)流动，即：该电流可从远离驱动芯片11的OLED的阴极流经至靠近驱动芯片11的OLED的阴极，然后流至驱动芯片11；或者该电流可横向(如图3中所示的X方向)流过各OLED的阴极，然后流到显示区两侧的阴极走线(图中未示出)，再通过阴极走线流入驱动芯片11。需要说明的是，图3中虚线箭头表示的是电流的流动方向。

但在显示面板发光时，远离驱动芯片的OLED的阴极上面的压降会远大于靠近驱动芯片的OLED的阴极上面的压降；从而会导致与靠近驱动芯片的OLED连接的驱动薄膜晶体管上面的压降大于与远离驱动芯片的OLED连接的驱动薄膜晶体管上面的压降，然后根据图2示出的驱动薄膜晶体管的特性曲线可知，与靠近驱动芯片的OLED连接的驱动薄膜晶体管的电流大于与远离驱动芯片的OLED连接的驱动薄膜晶体管的电流，继而会导致离驱动芯片远的OLED的亮度比离驱动芯片近的OLED的亮度低不少，使得显示面板的亮度均一性较差。

相关技术中，为解决显示面板的亮度均一性较差的问题，主要采用以下两种方式：

第一种方式，通过在金属阴极上做透明导电氧化物以降低阴极的电阻，这样可以降低在阴极上面的压差，从而改善亮度均一性。但由于做透明导电氧化物需要使用CVD(Chemical Vapor Deposition，化学气相淀积)工艺，此工艺所需温度较高，但大部分OLED材料的Tg(玻璃化)温度较低，只有100多摄氏度；因此这种方式对OLED材料要求非常高，制约了其使用范围。

第二种方式，通过增加阴极的厚度来降低阴极电阻，但是这样会导致显示面板的功耗增加，并且存在色偏变差的风险。

而本实施例为解决显示面板的亮度均一性较差的问题，提供了一种新型的阵列基板。如图5和图6所示，该阵列基板可包括衬底基板20及多个像素单元21。具体地：

该衬底基板20可具有第一端201和与第一端201在第一方向上相对的第二端202，此第一端201靠近驱动芯片，第二端202远离驱动芯片。

而各像素单元21可在第一方向(如图5和图6中所示的Y方向)上排布，其中，图5中虚线两侧为不同的像素单元21。该像素单元21可包括依次设置在衬底基板20上的第一电极层211、发光层和第二电极层212，以及环绕发光层设置的像素界定层216，该第一电极层211及第二电极层212均能够与驱动芯片30耦接。举例而言，该第一电极层211可为阳极层，第二电极层212可为阴极层，但不限于此，也可第一电极层211为阴极层，第二电极层212为阳极层。

其中，在第一电极层211为阳极层，第二电极层212为阴极层时，该发光层可包括形成在阳极层上的空穴传输层213、形成在空穴传输层213上的发光薄膜214及形成在发光薄膜214上的电子传输层215。

此外，如图5和图6所示，像素界定层216可位于第一电极层211与第二电极层212之间，且相邻像素单元21的像素界定层216之间可形成有隔断槽22，此隔断槽22能够延伸至相邻像素单元21的第二电极层212之间，以使相邻像素单元21的第二电极层212相互独立，也就是说，在后续加工第二电极层212时，由于相邻像素单元21的像素界定层216之间形成有隔断槽22，因此，使得相邻像素单元21的第二电极层212在此隔断槽22处断开，从而使得相邻像素单元21的第二电极层212相互独立。

其中，为了使得相邻像素单元21的第二电极层212能够彻底断开，在加工隔断槽22时，可使隔断槽22的槽壁在阵列基板的厚度方向(如图5中所示的Z方向)上延伸。

基于前述可知，本实施例中不同像素单元21的第一电极层211相互独立，且不同像素单元21的第二电极层212相互独立，也就是说，不同像素单元21的第一电极层211相互断开，并分别与驱动芯片30耦接，且不同像素单元21的第二电极层212相互断开，并分别与驱动芯片30耦接，如图6所示，这样可阻断电流从远离驱动芯片30的像素单元21流经至靠近驱动芯片30的像素单元21，然后流至驱动芯片30的情况，即：可阻断电流在第一方向上流通的情况，此时，各像素单元21中的电流可沿着第二方向(如图6中所示的X方向)流通，并通过走线流至驱动芯片30，从而可改善各像素单元21之间的压降差别，使得离驱动芯片30远的像素单元21的亮度与离驱动芯片30近的像素单元21的亮度基本一致，继而提升了显示亮度的均一性，从而提高了显示效果。

应当理解的是，本实施例中提到的像素单元21可包括至少一行在第二方向上排列的子像素，各子像素包括阳极、发光部及阴极。其中，每个像素单元21中不同子像素的阳极可相互独立；每个像素单元21中不同子像素的阴极可整面设置，也就是说，每个像素单元21中不同子像素的阴极可相互连接形成一整层结构；而每个像素中各子像素的发光部的四周均环绕有像素界定层216，也就是说，每个像素单元21中的像素界定层216可包括多个间隔设置的像素开口区2160，如图7所示，各子像素的发光部可位于像素开口区2160。

需要说明的是，在每个像素单元21包括多个子像素时，前述提到第一电极层211和第二电极层212中的一者可包括每个像素单元21中各子像素的阳极，另一者包括每个像素单元21中各子像素的阴极，该第一发光层可包括每个像素单元21中各子像素的发光部。

举例而言，在第一电极层211包括每个像素单元21中各子像素的阳极、第二电极层212包括每个像素单元21中各子像素的阴极时，第一电极层211可被定义为阳极层，第二电极层212可被定义为阴极层；而在第一电极层211包括每个像素单元21中各子像素的阴极、第二电极层212包括每个像素单元21中各子像素的阳极时，第一电极层211可被定义为阴极层，第二电极层212可被定义为阳极层。

在一实施例中，如图5至图7所示，第一电极层211为阳极层，第二电极层212为阴极层；而衬底基板20可包括具有显示区和非显示区的基底203、形成在显示区上的驱动电路层及形成在非显示区的多条阴极走线(图中未示出)，驱动电路层可包括多个像素驱动单元，像素驱动单元及阴极走线均能够与驱动芯片30连接；其中，不同像素单元21的阳极层与不同像素驱动单元连接，不同像素单元21的阴极层与不同阴极走线连接。

需要说明的是，在每个像素单元21包括多个子像素时，每个子像素的阳极可与一像素驱动单元连接，且每个子像素的阴极可与一阴极走线连接，但不限于此，视具体情况而定。

举例而言，如图7所示，本实施例的像素驱动单元可包括间隔设置在基底203上的第一有源层2061a及第二有源层2061b，覆盖基底、第一有源层2061a及第二有源层2061b的第一栅极绝缘层2062，形成在第一栅极绝缘层2062上且间隔设置的第一栅极层2063a及第二栅极层2063b，覆盖第一栅极绝缘层2062、第一栅极层2063a及第二栅极层2063b的第二栅极绝缘层2064，形成在第二栅极绝缘层2064上并与第二栅极层2063b相对的第三栅极层2065，覆盖第二栅极绝缘层2064及第三栅极层2065的层间介质层2066，形成在层间介质层2066且间隔设置的第一源漏极层及第二源漏极层2067c，以及覆盖层间介质层2066、第一源漏极层及第二源漏极层2067c的平坦层2068。

具体地，如图5所示，第一源漏极层可包括设置在第一栅极层2063a两侧的源极2067a和漏极2067b，该源极2067a和漏极2067b别与第一有源层2061a耦接，且此源极2067a或漏极2067b中的一者与第一电极层211耦接。

其中，该第一有源层2061a、第一栅极层2063a及第一源漏极层按照图5的排布方式可构成像素驱动单元的驱动薄膜晶体管；而第二有源层2061b、第二栅极层2063b、第三栅极层2065及第二源漏极层2067c按照图5的排布方式可构成像素驱动单元的电容。

可选地，如图7至图10所示，本实施例的阵列基板还可包括设置在驱动电路层与基底203之间的PI(Polyimide；聚酰亚胺)胶层204及缓冲层205，增加阵列基板的缓冲性能。

需要说明的是，该阵列基板的结构不限于上述形式，也可为其他形式，视具体情况而定。

由于与靠近第一端的阴极走线(即：与靠近第一端的像素单元21的阴极层耦接的阴极走线)的长度比远离第一端的阴极走线(即：与远离第一端的像素单元21的阴极层耦接的阴极走线)的长度短，因此，靠近第一端的阴极走线上的压降小于远离第一端的阴极走线上的压降，也会对显示亮度的均一性造成影响，因此，为了克服这一问题，本实施例中，如图5和图6所示，可使多个像素单元21中靠近第一端的像素单元21的宽度小于远离第一端的像素单元21的宽度，此宽度为像素单元21在第一方向上的尺寸。参考上述内容，此处可理解为，每个像素单元21中在第一方向上排布的子像素个数不同，越靠近第一端的像素单元21在第一方向上的子像素个数越少，根据方块电阻原理，这样导致靠近第一端的像素单元21的电阻大于远离第一端的像素单元21的电阻，从而导致靠近第一端的像素单元21消耗的电压大于远离第一端的像素单元21消耗的电压，可以进一步地平衡各像素单元21的压降，使得离驱动芯片30远的像素单元21的亮度与离驱动芯片30近的像素单元21的亮度基本一致，提升了显示亮度的均一性。由前述可知，本实施例中不同像素单元21的阳极层相互独立，且不同像素单元21的阴极层相互独立，以阻断电流在第一方向上流动的情况，相比于图4中所示的电流能够在第一方向上流动的方案，相当于增加了整个阵列基板的阴极电阻，这样可能导致阵列基板的工作电压会小幅度升高，从而使得能耗增加，为解决这一问题，本实施例可通过加宽阴极走线的方式，以减小整体电阻，从而保证功耗不受影响。

本申请一实施例还提供了一种阵列基板的制作方法，用于制作前述任一实施例所描述的阵列基板。具体地，如图8所示，该阵列基板的制作方法包括步骤S1200及步骤S1202，其中：

在步骤S1200中，形成衬底基板20，如图5所示，此衬底基板20具有第一端201和与第一端201在第一方向上相对的第二端202，第一端201靠近驱动芯片，第二端202远离驱动芯片。

需要说明的是，此衬底基板20的结构可如图7所示，由于前述实施例已经对该衬底基板20的结构做了详细描述，此处不再重复赘述。至于该衬底基板20的具体制作方法，本实施例对此不作详细限定，只要能够加工出如图7所示的衬底基板20即可。

在步骤S1202中，在衬底基板20上形成多个在第一方向上排布的像素单元21，该像素单元21可包括依次设置在衬底基板20上的第一电极层211、发光层和第二电极层，以及环绕发光层设置的像素界定层216，第一电极层211及第二电极层212均能够与驱动芯片耦接；其中，不同像素单元21的第一电极层211相互独立，且不同像素单元21的第二电极层212相互独立。

举例而言，如图9所示，步骤S1202具体可包括步骤S12020、步骤S12021、步骤S12022、步骤S12023、步骤S12024、步骤S12025，其中：

在步骤S12020中，在衬底基板20上形成多个在第一方向上排布且相互独立的第一电极层211，如图10所示。举例而言，可以采用磁控溅射、蒸镀或化学气相沉积等方法在衬底基板20上沉积一层具有一定厚度的第一电极材料，以形成第一电极膜层，然后通过一次构图工艺对第一电极膜层进行处理得到多个在第一方向上排布且相互独立的第一电极层211。其中，一次构图工艺可以包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等。

在步骤S12021中，形成覆盖第一电极层211及衬底基板20的像素界定薄膜。举例而言，可采用涂布等方式在第一电极层211及衬底基板20上裸露的部分上涂布像素界定薄膜。

在步骤S12022中，在像素界定薄膜上形成多个在第一方向上间隔排布的隔断槽22，以将像素界定薄膜划分成多个像素界定层216，如图11所示，虚线两侧为不同的像素界定层216。其中，像素界定层216在衬底基板20上的正投影可覆盖第一电极层211在衬底基板20上的正投影。举例而言，可采用干刻工艺对像素界定薄膜进行干刻工艺，以在像素界定薄膜上形成多个在第一方向上间隔排布的隔断槽22。其中，采用干刻工艺加工的隔断槽22的槽壁可在阵列基板的厚度方向上延伸。此隔断槽22的槽深大约为15000A，隔断槽22的宽度(此宽度为隔断槽22在第一方向上的尺寸)与位于相邻发光部之间像素界定部的宽度的比值大约低于百分之二十，且隔断槽22的长度(此长度为隔断槽22在第二方向上的此处)可为阵列基板上显示区的一侧至另一侧的距离，也就是说，该隔断槽22可从显示区的一侧延伸至另一侧。但该隔断槽22的尺寸不限于此，只要能够使相邻像素单元21的第二电极层212在此隔断槽22处断开即可。

在步骤S12023中，在各像素界定层216上形成像素开口区2160，像素开口区2160与第一电极层211对应并露出第一电极层211，如图12所示。举例而言，通过一次构图工艺对各像素界定层216进行处理以得到像素开口。其中，一次构图工艺可以包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等。

在步骤S12024中，在各像素开口区2160处形成发光层，以使发光层形成在第一电极层211上。举例而言，可采用蒸镀等方式将发光材料蒸镀在像素开口区2160，以在第一电极层211上形成发光层。

其中，该发光层可为多层结构，在第一电极层211为阳极层，第二电极层212为阴极层时，该发光层可包括形成在阳极层上的空穴传输层213、形成在空穴传输层213上的发光薄膜214及形成在发光薄膜214上的电子传输层215，如图13所示。

在步骤S12025中，形成多个在第一方向上排布且相互独立的第二电极层212，相邻第二电极层212通过隔断槽22断开，且第二电极层212覆盖像素界定层216及发光层，以形成多个像素单元21，如图5所示。举例而言，像素单元21中发光层和第二电极层212的总厚度一般在3000A，其中，第二电极层212的厚度大约为150A，由于相对于隔断槽22的槽深，第一电极层211较薄，且隔断槽22的槽壁在阵列基板的厚度方向上延伸，因此，在通过蒸镀工艺在像素界定层216及发光层上背离衬底基板20的一侧蒸镀第二电极材料，该第二电极材料在隔断槽22处会断开以形成多个在第一方向上排布且相互独立的第二电极层212，也就是说，隔断槽22两侧的第二电极层212不能直接导通，这意味着从隔断槽22一侧的第二电极层212流出的电流不能通过另一侧的第二电极层212流到驱动芯片30处。这样可改善各像素单元21之间的压降差别，使得离驱动芯片远的像素单元21的亮度与离驱动芯片近的像素单元21的亮度基本一致，继而提升了显示亮度的均一性，从而提高了显示效果。

进一步地，本申请实施例还提供了一种显示面板，如图6所示，可包括驱动芯片30和前述任一实施例所描述的阵列基板20，其中，阵列基板20中各像素单元21的第一电极层211及第二电极层212均与驱动芯片30耦接。

需要说明的是，本申请中提到的耦接可以是电连接或信号连接，且该耦接可以是间接连接或直接连接。

此外，本申请实施例还提供了一种显示装置，包括前述提到的显示面板，该显示装置可为手机、平板电脑等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。

Claims (7)

1.一种阵列基板，其特征在于，包括：

衬底基板，所述衬底基板具有第一端和与所述第一端在第一方向上相对的第二端，所述第一端靠近驱动芯片，所述第二端远离所述驱动芯片；

多个在所述第一方向上排布的像素单元，所述像素单元包括依次设置在所述衬底基板上的第一电极层、发光层和第二电极层，以及环绕所述发光层设置的像素界定层，所述第一电极层及所述第二电极层均能够与所述驱动芯片耦接；

其中，不同所述像素单元的所述第一电极层相互独立，且不同所述像素单元的所述第二电极层相互独立；

所述像素界定层位于所述第一电极层与所述第二电极层之间；

其中，相邻所述像素单元的像素界定层之间形成有隔断槽，所述隔断槽延伸至相邻所述像素单元的第二电极层之间，以使相邻所述像素单元的第二电极层相互独立；

其中，所述多个像素单元中靠近所述第一端的像素单元的宽度小于远离所述第一端的像素单元的宽度，所述宽度为所述像素单元在所述第一方向上的尺寸；

所述像素单元包括在第二方向上配列的子像素，每个所述像素单元中不同子像素的第一电极层相互独立；每个所述像素单元中不同子像素的第二电极层整面设置；

所述衬底基板包括具有显示区和非显示区的基底、形成在所述显示区上的驱动电路层及形成在所述非显示区的多条阴极走线，所述驱动电路层包括多个像素驱动单元，所述像素驱动单元及所述阴极走线均能够与所述驱动芯片连接：其中，不同像素单元的所述第一电极层与不同所述像素驱动单元连接，不同所述像素单元的所述第二电极层与不同所述阴极走线连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述隔断槽的槽壁在所述阵列基板的厚度方向上延伸。

3.一种阵列基板的制作方法，其特征在于，包括：

形成衬底基板，所述衬底基板具有第一端和与所述第一端在第一方向上相对的第二端，所述第一端靠近驱动芯片，所述第二端远离所述驱动芯片；

在所述衬底基板上形成多个在所述第一方向上排布的像素单元，所述像素单元包括依次设置在所述衬底基板上的第一电极层、发光层和第二电极层，以及环绕所述发光层设置的像素界定层，所述第一电极层及所述第二电极层均能够与所述驱动芯片耦接；

其中，不同所述像素单元的所述第一电极层相互独立，且不同所述像素单元的所述第二电极层相互独立；所述像素单元包括在第二方向上配列的子像素，每个所述像素单元中不同子像素的第一电极层相互独立；每个所述像素单元中不同子像素的第二电极层整面设置；

其中，所述在所述衬底基板上形成多个在所述第一方向上排布的像素单元，包括：

在所述衬底基板上形成多个在所述第一方向上排布且相互独立的第一电极层；

形成覆盖所述第一电极层及所述衬底基板的像素界定薄膜；

在所述像素界定薄膜上形成多个在所述第一方向上间隔排布的隔断槽，以将所述像素界定薄膜划分成多个像素界定层，所述像素界定层在所述衬底基板上的正投影覆盖所述第一电极层在所述衬底基板上的正投影；

在各所述像素界定层上形成像素开口区，所述像素开口区与所述第一电极层对应并露出所述第一电极层；

在各所述像素开口区处形成发光层，以使所述发光层形成在所述第一电极层上；

形成多个在所述第一方向上排布且相互独立的第二电极层，相邻所述第二电极层通过所述隔断槽断开，且所述第二电极层覆盖所述像素界定层及所述发光层，以形成多个像素单元；

所述在所述像素界定薄膜上形成多个在所述第一方向上间隔排布的隔断槽，包括：

采用干刻工艺对所述像素界定薄膜进行干刻，以在所述像素界定薄膜上形成多个在所述第一方向上间隔排布的隔断槽；

其中，所述多个像素单元中靠近所述第一端的像素单元的宽度小于远离所述第一端的像素单元的宽度，所述宽度为所述像素单元在所述第一方向上的尺寸；

其中，所述衬底基板包括具有显示区和非显示区的基底、形成在所述显示区上的驱动电路层及形成在所述非显示区的多条阴极走线，所述驱动电路层包括多个像素驱动单元，所述像素驱动单元及所述阴极走线均能够与所述驱动芯片连接：其中，不同像素单元的所述第一电极层与不同所述像素驱动单元连接，不同所述像素单元的所述第二电极层与不同所述阴极走线连接。

4.根据权利要求3的阵列基板的制作方法，其特征在于，所述隔断槽的槽壁在所述阵列基板的厚度方向上延伸。

5.根据权利要求4的阵列基板的制作方法，其特征在于，所述形成多个在所述第一方向上排布且相互独立的第二电极层，包括：

通过蒸镀工艺在所述像素界定层及所述发光层上背离所述衬底基板的一侧蒸镀第二电极材料，所述第二电极材料在所述隔断槽处断开以形成多个在所述第一方向上排布且相互独立的第二电极层。

6.一种显示面板，其特征在于，包括驱动芯片和权利要求1至2中任一项所述的阵列基板，各所述像素单元的第一电极层及第二电极层均与所述驱动芯片耦接。

7.一种显示装置，其特征在于，包括权利要求6所述的显示面板。

Images