JP7234380B2 - アレイ基板及びその製造方法 - Google Patents

アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP7234380B2
JP7234380B2 JP2021538805A JP2021538805A JP7234380B2 JP 7234380 B2 JP7234380 B2 JP 7234380B2 JP 2021538805 A JP2021538805 A JP 2021538805A JP 2021538805 A JP2021538805 A JP 2021538805A JP 7234380 B2 JP7234380 B2 JP 7234380B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
gate
gate insulating
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021538805A
Other languages
English (en)
Other versions
JP2022543939A (ja
Inventor
吉祥 ▲コン▼
毅先 張
文旭 鮮于
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010580236.2A external-priority patent/CN111755462B/zh
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of JP2022543939A publication Critical patent/JP2022543939A/ja
Application granted granted Critical
Publication of JP7234380B2 publication Critical patent/JP7234380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Description

本発明は、表示技術分野に関し、特にアレイ基板及びその製造方法に関する。
現在、表示技術分野では、液晶ディスプレイ(Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ)や有機発光ダイオードディスプレイ(ＯｒｇａｎｉｃＬｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ)が例えば、携帯電話やテレビなどの日常生活に広く適用されている。
現在、ほとんどのＯＬＥＤディスプレイには、ＬＴＰＳ(Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－ｓｉｌｉｃｏｎ低温ポリシリコン)ＴＦＴ(Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ)のパネル技術が採用されている。過去数年の改良により、ＬＴＰＳ表示パネルは市場から歓迎されているが、生産コストが高く、消費電力が大きいという欠点を有するため、技術者は、ＬＴＰＯ(Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ、低温多結晶酸化物)表示パネル技術、すなわち、ＬＴＰＳ表示パネル技術とＯｘｉｄｅ表示パネル技術とが組み合わさったＬＴＰＯ表示パネルを開発した。ＬＴＰＯ表示パネルの画素領域回路ＴＦＴ部分は、主にＴＦＴを駆動するためのＬＴＰＳ ＴＦＴと、主にリーク電流を低減させるためのＩＧＺＯ ＴＦＴとの二種類に分類される。図１に示すように、ＬＴＰＳの第１ＴＦＴ１０１とＯｘｉｄｅの第２ＴＦＴ１０２とを含む従来のＬＴＰＯ表示パネルのアレイ基板構造が図示されている。第１ＴＦＴと第２ＴＦＴは、同一層に位置せずに、いずれもＴｏｐｇａｔｅ(トップゲート)構造である。そして、第１アクティブ層２１、第１ゲート絶縁層２２、第１ゲート２３、絶縁層２５、第２アクティブ層３１、第２ゲート絶縁層３２及び第２ゲート３３などについては、それぞれ異なるフォトマスクにより形成する必要があるため、膜層の数が多くなり、必要とされるフォトマスク及び製造プロセスの数が多くなる。
本願の態様によれば、従来、ＬＴＰＳ ＴＦＴとＯｘｉｄｅ ＴＦＴが同一層に位置せずに、ＬＴＰＯアレイ基板のフォトマスク及び製造プロセスの数が多くなる問題を解決するためのアレイ基板及びその製造方法が提供される。
本発明のある態様によれば、
ベースと、
前記ベースに設けられる第１ＴＦＴであって、前記ベースに設けられる第１アクティブ層と、前記第１アクティブ層を覆うように前記ベース及び前記第１アクティブ層に設けられる第１ゲート絶縁層と、前記第１ゲート絶縁層に設けられる第１ゲートと、を含む第１ＴＦＴと、
前記第１ゲート絶縁層に設けられる第２ＴＦＴであって、前記第１ゲート絶縁層に設けられる第２アクティブ層と、前記第２アクティブ層に設けられる第２ゲート絶縁層と、前記第２ゲート絶縁層に設けられる第２ゲートと、を含む第２ＴＦＴと、を含み、
前記第１ゲート及び前記第２アクティブ層は、材料が同じであり、かつ一体成形される成形構造であるアレイ基板が提供される。
本発明の態様に係るアレイ基板において、前記ベースは、基板と、前記基板に設けられる多機能金属層と、前記多機能金属層を覆うように前記基板及び前記多機能金属層に設けられるバッファ層と、を含み、
前記多機能金属層は、前記基板に設けられる信号サブ層を含み、
前記第１ゲート絶縁層には、前記信号サブ層と並列に接続される信号線が設けられる。
本願発明の態様に係るアレイ基板において、前記信号サブ層には、前記バッファ層及び前記第１ゲート絶縁層を貫通する少なくとも二つの並列ビアホールが形成され、
前記信号線は、各前記並列ビアホールをそれぞれ貫通して前記信号サブ層と並列に接続される。
本発明の態様に係るアレイ基板において、前記第１ゲート、前記第１アクティブ層及び前記信号線は、材料が同じであり、かつ一体成形される成形構造である。
本発明の態様に係るアレイ基板において、前記多機能金属層は、前記基板に設けられるコンデンササブ層をさらに含み、
前記第１ゲート絶縁層には、前記コンデンササブ層に対応する第１コンデンサ電極が設けられ、
前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ、前記信号線及び前記第１コンデンサ電極には、前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ、前記信号線及び前記第１コンデンサ電極を覆う層間絶縁層が設けられ、
前記層間絶縁層には、前記第１コンデンサ電極に対応する第２コンデンサ電極が設けられる。
本発明の態様に係るアレイ基板において、前記第１コンデンサ電極及び前記第２ゲートは、材料が同じであり、かつ一体成形される成形構造である。
本発明の態様に係るアレイ基板において、前記第１ＴＦＴは、前記層間絶縁層に設けられる第１ソースドレインを含み、
前記第２ＴＦＴは、前記層間絶縁層に設けられる第２ソースドレインを含み、
前記第１ソースドレイン、前記第２ソースドレイン及び前記第２コンデンサ電極は、材料が同じであり、かつ一体成形される成形構造である。
本発明の態様に係るアレイ基板において、前記第２アクティブ層はＩＧＺＯである。
本発明の他の態様に係るによれば、
ベースを提供することと、
前記ベースに設けられる第１アクティブ層と、前記第１アクティブ層を覆うように前記ベース及び前記第１アクティブ層に設けられる第１ゲート絶縁層と、前記第１ゲート絶縁層に設けられる第１ゲートと、を含む第１ＴＦＴを前記ベースに形成することと、
前記第１ゲート絶縁層に設けられる第２アクティブ層と、前記第２アクティブ層に設けられる第２ゲート絶縁層と、前記第２ゲート絶縁層に設けられる第２ゲートと、を含む第２ＴＦＴを前記第１ゲート絶縁層に形成することと、を含み、
前記第１ゲート及び前記第２アクティブ層は、材料が同じであり、かつ一体成形される成形構造であるアレイ基板の製造方法が提供される。
本発明の態様に係るアレイ基板の製造方法において、前記ベースを提供することは、
基板を提供することと、
前記基板に多機能金属層を形成し、前記基板及び前記多機能金属層に前記多機能金属層を覆うバッファ層を形成することと、を含み、
前記多機能金属層は、前記基板に設けられる信号サブ層を含み、
前記第１ゲート絶縁層には、前記信号サブ層と並列に接続される信号線が設けられ、
前記信号サブ層には、前記バッファ層及び前記第１ゲート絶縁層を貫通する少なくとも二つの並列ビアホールが形成され、
前記信号線は、各前記並列ビアホールをそれぞれ貫通して前記信号サブ層と並列に接続される。
本発明の態様によれば、第１ＴＦＴの第１ゲートと第２ＴＦＴの第２アクティブ層とを同一層に設け、かつ同じ材料を両者に使用し、両者が一体成形される成形構造により、第１ゲートと第２アクティブ層とを一つのフォトマスクによって製造するとともに、第１ゲートと第２アクティブ層との間の絶縁層を省略することができるため、フォトマスク及び製造プロセスの数を減少させることができる。
実施例又は従来技術における技術的手段をより明確に説明するために、以下は、実施例又は従来技術の説明に使用する必要のある図面を簡単に紹介する。明らかに、以下の説明の図面は、発明のいくつかの実施例に過ぎず、当業者にとっては、創造的な労力を払わずに、これらの図面に基づいて他の図面を得ることができる。
従来技術に係るアレイ基板の構造を示す概略図である。 本願の実施例１に係るアレイ基板の構造を示す概略図である。 本願の実施例２に係るアレイ基板の部分構造を示す概略図である。 本願の実施例２に係るアレイ基板に並列に接続される信号線の構造を示す概略図である。 本願の実施例３に係るアレイ基板の部分構造を示す概略図である。 本願の実施例４に係るアレイ基板の部分構造を示す概略図である。 本願の一実施例に係るアレイ基板の製造方法を示すフローチャートである。
以下の各実施例の説明は、本発明を実施することができる特定の実施例を例示するために添付の図面を参照する。本発明で言及される方向用語、例えば、上、下、前、後、左、右、内、外、側面などは、図面の方向のみを参照する。したがって、使用される方向用語は、本発明を説明及び理解するためのものであり、本発明を制限するものではない。図において、構造が類似するユニットは、同じ符号で示される。
なお、本願の説明において、「中心」、「縦方向」、「横方向」、「長さ」、「幅」、「厚み」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」、「時計回り」、「反時計回り」などの用語で示される方位又は位置関係は、図面に示される方位又は位置関係に基づいており、本願の説明及び説明の簡略化の便宜のためであり、示された装置又は部品が特定の方位を有し、特定の方位で構築及び操作されなければならないことを指示又は暗示するものではないため、本願を制限するものと理解することができない。また、「第１」及び「第２」という用語は、説明目的にのみ使用され、相対的な重要性を指示若しくは暗示し、又は指示された技術的特徴の数を暗黙的に明示するものと理解することができない。これにより、「第１」及び「第２」で限定された特徴には、一つ又はより多くの前記特徴が明示的又は暗黙的に含まれてもよい。本願の説明において、「複数」は、特に明記しない限り、二つ又は二つ以上を意味する。
なお、本願の説明において、特に断りのない限り、「取付」、「接続」、「連結」といった用語は、広く理解されるべきであり、例えば、固定接続であっても、取り外し可能な接続又は一体接続であってもよいし、機械的接続であっても、電気的接続又は相互に通信可能であってもよいし、直接接続であっても、中間媒体を介して間接的に接続するものであってもよく、二つの部品内部の連通又は二つの部品の相互作用関係であってもよい。当業者にとって、本願における上記用語の具体的な意味は、具体的な状況に基づいて理解することができる。
本願において、特に断りのない限り、第１特徴が第２特徴の「上」又は「下」にあることは、第１及び第２特徴が直接接触することを含んでもよく、第１及び第２特徴が直接接触するのではなく、それらの間の別の特徴を介して接触することを含んでもよい。また、第１特徴が第２特徴の「上」、「上方」及び「上面」にあることは、第１特徴が第２特徴の真上及び斜め上にあることを含み、又は単に第１特徴が第２特徴よりも水平高さが高いことを示す。第１特徴が第２特徴の「下」、「下方」及び「下面」にあることは、第１特徴が第２特徴の真下及び斜め下にあることを含み、又は単に第１特徴が第２特徴よりも水平高さが低いことを示す。
以下の開示によれば、本願の異なる構造を実現するための多くの異なる実施形態又は例が提供される。本願の開示を簡略化するために、以下では、特定の実施例の部材及び設置について説明する。もちろん、これらは単なる例示であり、本願を制限する目的ではない。また、本願では、異なる例において参照番号及び／又は参照文字を繰り返すことができ、このような繰り返しは、簡略化及び明確化を目的とし、それ自体が議論される種々の実施形態及び／又は設置間の関係を示すものではない。また、本願では、様々な特定の工程及び材料の例が提供されるが、当業者は、他の工程及び／又は他の材料の使用を意識することができる。
次に、本願の技術的手段を具体的な実施例と組み合わせて説明する。
（実施例１）
図２に示すように、アレイ基板は、ベース１０と、（ａ）領域内に位置するように前記ベースに設けられる第１ＴＦＴ１０１であって、前記ベースに設けられる第１アクティブ層２１、前記第１アクティブ層２１を覆うように前記ベース１０及び前記第１アクティブ層２１に設けられる第１ゲート絶縁層２２、及び、前記第１ゲート絶縁層２２に設けられる第１ゲート２３を含む第１ＴＦＴ１０１と、（ｂ）領域内に位置するように前記第１ゲート絶縁層２２に設けられる第２ＴＦＴ１０２であって、前記第１ゲート絶縁層２２に設けられる第２アクティブ層３１、前記第２アクティブ層３１に設けられる第２ゲート絶縁層３２、及び、前記第２ゲート絶縁層３２に設けられる第２ゲート３３を含む第２ＴＦＴ１０２と、を含む。
ここで、前記第１ゲート２３及び前記第２アクティブ層３１は、材料が同じであり、かつ一体成形される成形構造である。前記第２アクティブ層３１の材料は、酸化物半導体を含むが、これに限定されず、具体的には、酸化インジウムガリウム亜鉛(Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ)や酸化亜鉛(ＺｎＯ)などの材質であってもよい。前記第１ゲート２３は、前記第２アクティブ層３１が形成されると同時に形成される。前記第１ゲート２３の形成方法は、まず酸化物半導体膜層の全面を形成し、次に露光、エッチングなどの工程によりパターン化される前記第１ゲート２３及び前記第２アクティブ層３１を同時に形成することを含むが、これに限定されない。他の実施例において、材料が酸化物半導体である前記第１ゲート２３の抵抗値を低減させるために、Ｐｌａｓｍａ処理、例えば、Ｎ２、Ｈｅ、Ｎ２Ｏ、Ｈ２など又はそれらの混合ガスのＰｌａｓｍａ処理によって第１ゲート２３を導体化されるようにしてもよい。
図２に示すように、他の実施例において、前記ベース１０は、基板１１と、前記基板１１に設けられる多機能金属層１２と、前記多機能金属層１２を覆うように前記多機能金属層１２及び前記基板１１に設けられるバッファ層１３と、をさらに含んでもよい。前記多機能金属層１２は、第１アクティブ層２１の下方に設けられてもよい。前記基板１１に垂直する方向の前記多機能金属層１２の正投影は、前記基板１１に垂直する方向の第１アクティブ層２１の正投影を覆う。このとき、前記多機能金属層１２は、前記第１ＴＦＴ１０１の特性を向上させるように、光線が前記第１ＴＦＴ１０１へ入り込むことを遮蔽する遮光層金属１２１を含む。他の実施例において、前記遮光層金属１２１は、選択的に設けられなくてもよい。他の実施例において、前記基板１１は、Ｇｌａｓｓであってもよい。他の実施例において、前記基板１１は、ＰＩなどの可撓性材料であってもよい。他の実施例において、前記基板１１は、ＰＩなどの可撓性材料及びバリア層を含み、バリア層が無機材料であってもよい。ここでは、前記基板１１の設置方式は、限定されない。
本実施例において、前記第１ＴＦＴの第１ゲートと第２ＴＦＴの第２アクティブ層とを同一層に設け、かつ同じ材料を両者に使用し、両者が一体成形される成形構造により、第１ゲートと第２アクティブ層とを一つのフォトマスクによって製造するとともに、第１ゲートと第２アクティブ層との間の絶縁層を省略することができるため、フォトマスク及び製造プロセスの数を減少させることができる。
（実施例２）
図３を参照して、本実施例と実施例１とは、同一であり又は類似するが、以下の点で相違する。
前記アレイ基板は、（ｃ）領域内に位置する信号サブ線２３２をさらに含む。前記信号サブ線２３２は、前記第１ゲート２３及び前記第２アクティブ層３１と材料が同じであり、かつ一体成形される成形構造である。具体的には、前記信号サブ線２３２は、前記第２アクティブ層３１及び前記第１ゲート２３が形成されると同時に形成される。前記信号サブ線２３２の形成方法は、まず酸化物半導体膜層の全面を形成し、次に露光、エッチングなどの工程によりパターン化される前記第１ゲート２３、前記第２アクティブ層３１及び前記信号サブ線２３２を同時に形成することを含むが、これに限定されない。他の実施例において、材料が酸化物半導体である前記第１ゲート２３及び前記信号サブ線２３２の抵抗値を低減させるために、Ｐｌａｓｍａ処理、例えば、Ｎ２、Ｈｅ、Ｎ２Ｏ、Ｈ２など又はそれらの混合ガスのＰｌａｓｍａ処理によって第１ゲート２３及び前記信号サブ線２３２を導体化されるようにしてもよい。
図３及び図４を参照して、さらに、前記多機能金属層１２は、信号サブ層１２２をさらに含む。前記信号サブ層１２２には、前記バッファ層及び前記第１ゲート絶縁層１２２を貫通する少なくとも二つの並列ビアホールが形成される。前記信号サブ線２３２は、各前記並列ビアホールをそれぞれ貫通して信号サブ層１２２と並列に接続されるため、前記信号サブ線２３２の抵抗値をさらに低下させることができる。このとき、並列に接続される信号線２２２が形成されるように、前記信号サブ線２３２と前記信号サブ層１２２とが並列に接続される。
本実施例において、前記信号サブ線２３２又は並列構造の前記信号線２２２は、前記アレイ基板において配線又は電極として広く用いられ、ここでは限定されない。例えば、走査信号線（Ｓｃａｎ線）、発光制御信号（Ｅｍｉｔ線）などとして用いられる。
ここで、他の実施例において、導体化の過程では、前記第２アクティブ層３１の導体化に加えて、前記第１ゲート２３及び／又は信号サブ線２３２を導体化してもよい。
本実施例において、前記第１ＴＦＴの第１ゲートと前記第２ＴＦＴの第２アクティブ層とを同一層に設けることにより、フォトマスク及び製造プロセスの数を減少させることができる。第１ゲート及び第２アクティブ層と同層の信号線が同時に設けられ、さらに並列に接続される信号線を設けることができ、信号配線を設ける製造プロセスの数を減少させ、又はアレイ基板の信号配線のレイアウトスペースを節約することができる。
（実施例３）
図５を参照して、本実施例と実施例１及び実施例２とは、同一であり又は類似するが、以下の点で相違する。
前記多機能金属層１２は、前記基板１１に位置するコンデンササブ層１２３をさらに含む。前記第１ゲート絶縁層２２には、前記コンデンササブ層１２３に対応する第１コンデンサ電極３３１が設けられる。前記第１ゲート絶縁層２２、前記第１ゲート２３、前記第２ＴＦＴ１０２及び前記第１コンデンサ電極３３１には、前記第１ゲート絶縁層２２、前記第１ゲート２３、前記第２ＴＦＴ１０２及び前記第１コンデンサ電極３３１を覆う層間絶縁層４１が設けられる。前記層間絶縁層４１には、前記第１コンデンサ電極３３１に対応する第２コンデンサ電極５３１が設けられる。
前記第１コンデンサ電極３３１及び前記第２ゲート３３は、材料が同じであり、かつ一体成形される成形構造である。具体的には、前記第１コンデンサ電極３３１及び前記第２ゲート３３の形成方法は、まず第１コンデンサ電極３３１及び第２ゲート３３の全面塗布を形成し、次に露光、エッチングなどの工程によりパターン化される前記第１コンデンサ電極３３１及び前記第２ゲート３３を同時に形成することを含むが、これに限定されない。
前記第１ＴＦＴ１０１は、前記層間絶縁層４１に設けられる第１ソースドレイン５２を含む。前記第２ＴＦＴ１０２は、前記層間絶縁層４１に設けられる第２ソースドレイン６２を含む。前記第１ソースドレイン５２、前記第２ソースドレイン６２及び前記第２コンデンサ電極５３１は、材料が同じであり、かつ一体成形される成形構造である。具体的には、前記第１ソースドレイン５２、前記第２ソースドレイン６２及び前記第２コンデンサ電極５３１の形成方法は、まず第１ソースドレイン５２、第２ＴＦＴ１０２及び第２コンデンサ電極５３１の全面塗布を形成し、次に露光、エッチングなどの工程によりパターン化される第１ソースドレイン５２、第２ＴＦＴ１０２及び第２コンデンサ電極５３１を同時に形成することを含むが、これに限定されない。三層構造によって形成されるコンデンサにより、蓄積電荷量が設計上必要な範囲内に維持されるようにコンデンサが高い電荷蓄積量を有する。
本実施例において、前記第１ＴＦＴの第１ゲートと前記第２ＴＦＴの第２アクティブ層とを同一層に設けることにより、フォトマスク及び製造プロセスの数を減少させることができる。三層コンデンサ電極のコンデンサが同時に設けられるため、コンデンサ電極を設ける製造プロセスの数を減少させ、又はアレイ基板のコンデンサ電極のレイアウトスペースを節約することができる。
（実施例４）
図６を参照して、本実施例と実施例１～３とは、同一であり又は類似するが、以下の点で相違する。
前記アレイ基板は、（ａ）領域内に位置する第１ＴＦＴと、（ｂ）領域内に位置する第２ＴＦＴとに加えて、（ｃ）領域内に位置する信号サブ線２３２又は並列に接続される信号線２２２と、（ｄ）領域内に位置するコンデンサ３３３とを同時に含む。前記多機能金属層１２は、前記信号サブ層１２２及び前記コンデンササブ層１２３を含み、選択的に、前記多機能金属層１２は、遮光層金属１２１をさらに含む。ここで、前記第１ゲート２３及び前記第２アクティブ層３１は、材料が同じであり、かつ一体成形される成形構造である。前記信号サブ線２３２、前記第１ゲート２３及び前記第２アクティブ層３１は、材料が同じであり、かつ一体成形される成形構造である。前記第１コンデンサ電極３３１及び前記第２ゲート３３は、材料が同じであり、かつ一体成形される成形構造である。前記第１ソースドレイン５２、前記第２ソースドレイン６２及び前記第２コンデンサ電極５３１は、材料が同じであり、かつ一体成形される成形構造である。
本実施例において、前記第１ＴＦＴの第１ゲートと前記第２ＴＦＴの第２アクティブ層とを同一層に設けることにより、フォトマスク及び製造プロセスの数を減少させることができる。第１ゲート及び第２アクティブ層と同層の信号線又は並列に接続される信号線及び三層コンデンサ電極のコンデンサが同時に設けられるため、コンデンサ電極を設ける製造プロセスの数を減少させ、又はアレイ基板のコンデンサ電極のレイアウトスペースを節約することができる。
実施例１～実施例４において、前記第２ＴＦＴ１０２の第２アクティブ層３１の材料は、酸化物半導体材料を含むが、これに限定されない。前記第２ＴＦＴ１０２の第２アクティブ層３１の材料が酸化物半導体材料である場合、具体的には、酸化インジウムガリウム亜鉛(Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ)又は酸化亜鉛(ＺｎＯ)などの材質であってもよい。前記第１ＴＦＴ１０１の前記第１アクティブ層２１の材料は、単結晶シリコン(ａ－Ｓｉ)、ポリシリコン(Ｐｏｌｙ－Ｓｉ)を含むが、これらに限定されない。
実施例１～実施例４において、前記アレイ基板が（ａ）領域内に位置する第１ＴＦＴ１０１と、（ｂ）領域内に位置する第２ＴＦＴ１０２とを含む場合、（ｃ）領域内に位置する信号サブ線２３２又は並列に接続される信号線２２２と、（ｄ）領域内に位置するコンデンサ３３３とを選択的に含んでもよい。ここで、（ａ）領域、（ｂ）領域、（ｃ）領域及び（ｄ）領域は、前記アレイ基板の表示領域又はアレイ基板の非表示領域に選択的に同時に位置してもよい。ここで、（ａ）領域、（ｂ）領域、（ｃ）領域及び（ｄ）領域は、前記アレイ基板の表示領域及び非表示領域にそれぞれ選択的に位置してもよいが、ここでは限定されない。本実施例において、前記アレイ基板をＯＬＥＤ(有機発光)ディスプレイに適用する場合、前記（ａ）領域、（ｂ）領域、（ｃ）領域及び（ｄ）領域は、画素駆動回路に適用される。前記第１ＴＦＴ１０１は、画素駆動回路における駆動ＴＦＴに適用され、前記第２ＴＦＴ１０２は、画素駆動回路におけるスイッチングＴＦＴに適用される。前記信号サブ線２３２又は並列に接続される信号線２２２を、走査信号線(Ｓｃａｎ線)、発光制御信号(Ｅｍｉｔ線)として使用することができ、前記コンデンサ３３３を、画素駆動回路における記憶コンデンサとすることができる。
実施例１～実施例４において、前記アレイ基板をＯＬＥＤ(有機発光)ディスプレイに適用する場合、アレイ基板は、層間絶縁層４１、第１ソースドレイン５２、第２ソースドレイン６２及び第２コンデンサ電極５３１を覆うように層間絶縁層４１、第１ソースドレイン５２、第２ソースドレイン６２及び第２コンデンサ電極５３１に設けられる平坦層７１と、平坦層７１に設けられる陽極(画素電極)７２と、平坦層７１及び陽極７２に設けられる画素定義層７３と、をさらに含んでもよい。
実施例１～実施例４において、層間絶縁層４１、第１ソースドレイン５２、第２ソースドレイン６２及び第２コンデンサ電極５３１を覆うように層間絶縁層４１、第１ソースドレイン５２、第２ソースドレイン６２及び第２コンデンサ電極５３１に無機絶縁層をさらに設け、それから、前記無機絶縁層に平坦層７１を設けてもよいが、ここでは限定されない。
実施例１～実施例４において、並列に接続される信号線又は電極の抵抗値をさらに低減させ、電気信号に対するＩＲ ｄｒｏｐの影響を回避するために、多機能材料は、低抵抗値材料又は構造、例えば、Ｍｏ、Ｔｉ／Ａｌ／Ｔｉなどの材料又は構造を使用することができるが、ここでは限定されない。
実施例１～実施例４において、第１アクティブ層がポリシリコン(Ｐｏｌｙ－Ｓｉ)であり、第２アクティブ層がＩＧＺＯである場合、本願の実施例に係るアレイ基板構造は、ＬＴＰＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ，低温多結晶酸化物)アレイ基板の構造であり、ＬＴＰＯ膜層の数を効果的に減少させることができ、ＬＴＰＯの生産コストを低減することができる。同時に、ＩＧＺＯの導体化及び配線設計により、ＩＧＺＯが配線として提案される。
本願の実施例によれば、図７に示すように、
ベースを提供するステップＳ１０と、
前記ベース１０に設けられる第１アクティブ層２１と、前記第１アクティブ層２１を覆うように前記ベース１０及び前記第１アクティブ層２１に設けられる第１ゲート絶縁層２２と、前記第１ゲート絶縁層２２に設けられる第１ゲート２３と、を含む第１ＴＦＴ１０１を前記ベース１０に形成するステップＳ２０と、
前記第１ゲート絶縁層２２に設けられる第２アクティブ層３１と、前記第２アクティブ層３１に設けられる第２ゲート絶縁層３２と、前記第２ゲート絶縁層３２に設けられる第２ゲート３３と、を含む第２ＴＦＴ１０２を前記第１ゲート絶縁層２２に形成するステップＳ３０と、を含み、
前記第１ゲート２３及び前記第２アクティブ層３１は、材料が同じであり、かつ一体成形される成形構造であるアレイ基板の製造方法が提供される。
本実施例の製造方法において、第１ＴＦＴ１０１の前記第１ゲート２３と前記第２ＴＦＴ１０２の前記第２アクティブ層３１とを同一層に設け、かつ同じ材料を両者に使用し、両者が一体成形される成形方法により、前記第１ゲート２３と前記第２アクティブ層３１とを一つのフォトマスクによって製造するとともに、前記第１ゲート２３と前記第２アクティブ層３１との間の絶縁層を省略することができるため、フォトマスク及び製造プロセスの数を減少させることができる。
以下は、実施例を通じて本願をさらに説明する。
（実施例５）
１）ベース１０を提供し、
２）ベース１０に第１ＴＦＴ１０１の第１アクティブ層２１を形成し、
３）ベース１０及び第１アクティブ層２１に第１アクティブ層２１を覆う第１ゲート絶縁層２２を形成し、
４）第１ゲート絶縁層２２に第１ゲート２３及び第２ＴＦＴ１０２の第２アクティブ層を形成し、第１ゲート２３及び第２アクティブ層３１は、材料が同じであり、かつ一体成形される成形方法により製造され、
５）第２アクティブ層３１に第２ゲート絶縁層３２を形成し、
６）第２ゲート絶縁層３２に第２ゲート３３を形成する。
ここで、前記第２アクティブ層３１は、酸化物半導体を含むが、これに限定されず、具体的には、酸化インジウムガリウム亜鉛(Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ)や酸化亜鉛(ＺｎＯ)などの材質であってもよい。第１ゲート２３は、前記第２アクティブ層３１が形成されると同時に形成される。第１ゲート２３の形成方法は、まず酸化物半導体膜層の全面を形成し、次に露光、エッチングなどの工程によりパターン化される第１ゲート２３及び第２アクティブ層３１を同時に形成することを含むが、これに限定されない。他の実施例において、酸化物半導体である第１ゲート２３の抵抗値を低減させるために、Ｐｌａｓｍａ処理、例えば、Ｎ２、Ｈｅ、Ｎ２Ｏ、Ｈ２など又はそれらの混合ガスのＰｌａｓｍａ処理によって酸化物半導体である第１ゲート２３を導体化されるようにしてもよい。
他の実施例において、信号サブ線２３２をさらに設けてもよい。前記信号サブ線２３２は、前記第１ゲート２３及び前記第２アクティブ層３１と材料が同じであり、かつ一体成形される成形方法により製造される。前記信号サブ線２３２は、アレイ基板において配線又は電極として広く用いられ、ここでは限定されない。例えば、走査信号線（Ｓｃａｎ線）、発光制御信号（Ｅｍｉｔ線）などとして用いられる。
本実施例の製造方法において、第１ＴＦＴ１０１の前記第１ゲート２３と前記第２ＴＦＴ１０２の前記第２アクティブ層３１とを同一層に設け、かつ同じ材料を両者に使用し、両者が一体成形される成形方法により、前記第１ゲート２３と前記第２アクティブ層３１とを一つのフォトマスクによって製造するとともに、前記第１ゲート２３と前記第２アクティブ層３１との間の絶縁層を省略することができるため、フォトマスク及び製造プロセスの数を減少させることができる。同様に、前記第２ゲート絶縁層３２と前記第２ゲート３３とを同一のエッチング工程により一体成形することも可能であるが、ここでは説明を省略する。
（実施例６）
前記ベース１０を提供することは、
１）基板１１を提供することと、
２）前記基板１１に多機能金属層１２を形成することと、
３）前記基板１１及び前記多機能金属層１２に前記多機能金属層１２を覆うバッファ層１３を形成することと、を含む。
他の実施例において、前記基板１１はＧｌａｓｓであってもよい。他の実施例において、前記基板１１はＰＩなどの可撓性材料であってもよい。他の実施例において、前記基板１１は、ＰＩなどの可撓性材料及びバリア層を含み、バリア層は、無機材料であってもよい。前記基板１１の設置方式は、ここでは限定されない。
他の実施例において、前記多機能金属層１２は、選択的に、前記遮光層金属１２１、信号サブ層１２２及びコンデンササブ層１２３のうちの一つ又は複数であってもよい。他の実施例において、前記遮光層金属１２１は、前記第１アクティブ層２１の下方に設けられ、前記基板１１に垂直する方向の前記多機能金属層１２の正投影は、前記基板１１に垂直する方向の第１アクティブ層２１の正投影を覆う。前記遮光層金属１２１は、前記第１ＴＦＴ１０１の特性を向上させるように、光線が前記第１ＴＦＴ１０１へ入り込むことを遮蔽する。
他の実施例において、前記信号サブ層１２２には、前記バッファ層１３及び前記第１ゲート絶縁層２２を貫通する少なくとも二つの並列ビアホールが形成され、前記信号サブ線２３２は、各前記並列ビアホールをそれぞれ貫通して信号サブ層１２２と並列に接続されるため、前記信号線２２２の抵抗値をさらに低下させることができる。このとき、並列に接続される信号線２２２が形成されるように、前記信号サブ線２３２と前記信号サブ層１２２とが並列に接続される。他の実施例において、前記多機能金属層１２がコンデンササブ層１２３である場合、前記第１ゲート絶縁層２２には、前記コンデンササブ層１２３に対応する第１コンデンサ電極３３１が設けられ、前記第１ゲート絶縁層２２、前記第１ゲート２３、前記第２ＴＦＴ１０２及び前記第１コンデンサ電極３３１には、前記第１ゲート絶縁層２２、前記第１ゲート２３、前記第２ＴＦＴ１０２及び前記第１コンデンサ電極３３１を覆う層間絶縁層４１が設けられ、前記層間絶縁層４１には、前記第１コンデンサ電極３３１に対応する第２コンデンサ電極５３１が設けられる。三層構造によって形成されるコンデンサ３３３により、蓄積電荷量が設計上必要な範囲内に維持されるようにコンデンサ３３３が高い電荷蓄積量を有する。
実施例５及び実施例６において、第１アクティブ層２１がポリシリコン(Ｐｏｌｙ－Ｓｉ)であり、第２アクティブ層３１がＩＧＺＯである場合、本願の実施例に係るアレイ基板の製造方法は、ＬＴＰＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ，低温多結晶酸化物)アレイ基板の製造方法であり、ＬＴＰＯ膜層の製造ステップを効果的に減少させることができ、ＬＴＰＯの生産コストが低減される。同時に、ＩＧＺＯの導体化工程及び配線設計により、ＩＧＺＯを配線とする製造方法が提案される。
本実施例の製造方法において、第１ＴＦＴ１０１の第１ゲート２３と第２ＴＦＴ１０２の第２アクティブ層３１とを同一層に設けることにより、フォトマスク及び製造プロセスの数を減少させることができる。同時に、多機能金属層１２を含むベース１０が提供され、多機能金属層１２は、選択的に、前記遮光層金属１２１、信号サブ層１２２及びコンデンササブ層１２３のうちの一つ又は複数であってもよいため、信号配線及び電極を設ける製造プロセスの数を減少させ、アレイ基板における信号配線及び電極のレイアウトスペースを節約することができる。
以上により、本発明は、上記のように好適実施例で開示されているが、上記好適実施例は、本発明を限定するものではなく、当業者は、本発明の精神及び範囲を逸脱することなく、いずれも種々の変更及び修正を行うことができるので、本発明の保護範囲は、特許請求の範囲に画定される範囲に準じる。

Claims (14)

  1. ベースと、
    前記ベースに設けられる第１ＴＦＴであって、前記ベースに設けられる第１アクティブ層と、前記第１アクティブ層を覆うように前記ベース及び前記第１アクティブ層に設けられる第１ゲート絶縁層と、前記第１ゲート絶縁層に設けられる第１ゲートと、を含む第１ＴＦＴと、
    前記第１ゲート絶縁層に設けられる第２ＴＦＴであって、前記第１ゲート絶縁層に設けられる第２アクティブ層と、前記第２アクティブ層に設けられる第２ゲート絶縁層と、前記第２ゲート絶縁層に設けられる第２ゲートと、を含む第２ＴＦＴと、を含み、
    前記第１ゲート及び前記第２アクティブ層は、材料が同じであり、かつ一体成形される成形構造であり、
    前記ベースは、基板と、前記基板に設けられる多機能金属層と、前記多機能金属層を覆うように前記基板及び前記多機能金属層に設けられるバッファ層と、を含み、
    前記多機能金属層は、前記基板に設けられるコンデンササブ層をさらに含み、
    前記第１ゲート絶縁層には、前記コンデンササブ層に対応する第１コンデンサ電極が設けられ、
    前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ、及び前記第１コンデンサ電極には、前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ、及び前記第１コンデンサ電極を覆う層間絶縁層が設けられ、
    前記層間絶縁層には、前記第１コンデンサ電極に対応する第２コンデンサ電極が設けられ、
    前記コンデンササブ層、前記第１コンデンサ電極、及び前記第２コンデンサ電極は、互いに電気的に接続されずに積層方向に対して垂直方向に重なるように設けられ、三層構造のコンデンサを形成する、
    アレイ基板。
  2. 前記多機能金属層は、前記基板に設けられる信号サブ層を含み、
    前記第１ゲート絶縁層には、前記信号サブ層と並列に接続される信号線が設けられ、
    前記信号線は、前記層間絶縁層により覆われる、
    請求項１に記載のアレイ基板。
  3. 前記信号サブ層には、前記バッファ層及び前記第１ゲート絶縁層を貫通する少なくとも二つの並列ビアホールが形成され、
    前記信号線は、各前記並列ビアホールをそれぞれ貫通して前記信号サブ層と並列に接続される、
    請求項２に記載のアレイ基板。
  4. 前記第１ゲート、前記第２アクティブ層及び前記信号線は、材料が同じであり、かつ一体成形される成形構造である、
    請求項３に記載のアレイ基板。
  5. 前記第１コンデンサ電極及び前記第２ゲートは、材料が同じであり、かつ一体成形される成形構造である、
    請求項１に記載のアレイ基板。
  6. 前記第１ＴＦＴは、前記層間絶縁層に設けられる第１ソースドレインを含み、
    前記第２ＴＦＴは、前記層間絶縁層に設けられる第２ソースドレインを含み、
    前記第１ソースドレイン、前記第２ソースドレイン及び前記第２コンデンサ電極は、材料が同じであり、かつ一体成形される成形構造である、
    請求項１に記載のアレイ基板。
  7. 前記第２アクティブ層はＩＧＺＯである、
    請求項１に記載のアレイ基板。
  8. ベースと、
    前記ベースに設けられる第１ＴＦＴであって、前記ベースに設けられる第１アクティブ層と、前記第１アクティブ層を覆うように前記ベース及び前記第１アクティブ層に設けられる第１ゲート絶縁層と、前記第１ゲート絶縁層に設けられる第１ゲートと、を含む第１ＴＦＴと、
    前記第１ゲート絶縁層に設けられる第２ＴＦＴであって、前記第１ゲート絶縁層に設けられる第２アクティブ層と、前記第２アクティブ層に設けられる第２ゲート絶縁層と、前記第２ゲート絶縁層に設けられる第２ゲートと、を含む第２ＴＦＴと、を含み、
    前記第１ゲート及び前記第２アクティブ層は、材料が同じであり、かつ一体成形される
    成形構造であり、
    前記ベースは、基板と、前記基板に設けられる多機能金属層と、前記多機能金属層を覆
    うように前記基板及び前記多機能金属層に設けられるバッファ層と、を含み、
    前記多機能金属層は、前記基板に設けられる信号サブ層を含み、
    前記第１ゲート絶縁層には、前記信号サブ層と並列に接続される信号線が設けられ、
    前記信号サブ層には、前記バッファ層及び前記第１ゲート絶縁層を貫通する少なくとも二つの並列ビアホールが形成され、
    前記信号線は、各前記並列ビアホールをそれぞれ貫通して前記信号サブ層と並列に接続され、
    前記多機能金属層は、前記基板に設けられるコンデンササブ層をさらに含み、
    前記第１ゲート絶縁層には、前記コンデンササブ層に対応する第１コンデンサ電極が設けられ、
    前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ、前記信号線及び前記第１コンデンサ電極には、前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ、前記信号線及び前記第１コンデンサ電極を覆う層間絶縁層が設けられ、
    前記層間絶縁層には、前記第１コンデンサ電極に対応する第２コンデンサ電極が設けられ、
    前記コンデンササブ層、前記第１コンデンサ電極、及び前記第２コンデンサ電極は、互いに電気的に接続されずに積層方向に対して垂直方向に重なるように設けられ、三層構造のコンデンサを形成する、
    アレイ基板。
  9. 前記第１ゲート、前記第２アクティブ層及び前記信号線は、材料が同じであり、かつ一体成形される成形構造である、
    請求項８に記載のアレイ基板。
  10. 前記第１コンデンサ電極及び前記第２ゲートは、材料が同じであり、かつ一体成形される成形構造である、
    請求項８に記載のアレイ基板。
  11. 前記第１ＴＦＴは、前記層間絶縁層に設けられる第１ソースドレインを含み、
    前記第２ＴＦＴは、前記層間絶縁層に設けられる第２ソースドレインを含み、
    前記第１ソースドレイン、前記第２ソースドレイン及び前記第２コンデンサ電極は、材料が同じであり、かつ一体成形される成形構造である、
    請求項８に記載のアレイ基板。
  12. 前記第２アクティブ層はＩＧＺＯである、
    請求項８に記載のアレイ基板。
  13. ベースを提供することと、
    前記ベースに設けられる第１アクティブ層と、前記第１アクティブ層を覆うように前記ベース及び前記第１アクティブ層に設けられる第１ゲート絶縁層と、前記第１ゲート絶縁層に設けられる第１ゲートと、を含む第１ＴＦＴを前記ベースに形成することと、
    前記第１ゲート絶縁層に設けられる第２アクティブ層と、前記第２アクティブ層に設けられる第２ゲート絶縁層と、前記第２ゲート絶縁層に設けられる第２ゲートと、を含む第２ＴＦＴを前記第１ゲート絶縁層に形成することと、を含み、
    前記第１ゲート及び前記第２アクティブ層は、材料が同じであり、かつ一体成形される成形構造であり、
    前記ベースを提供することは、基板を提供することと、前記基板に多機能金属層を形成し、前記基板及び前記多機能金属層に前記多機能金属層を覆うバッファ層を形成することと、を含み、
    前記多機能金属層は、前記基板に設けられるコンデンササブ層をさらに含み、
    前記第１ゲート絶縁層には、前記コンデンササブ層に対応する第１コンデンサ電極が設けられ、
    前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ及び前記第１コンデンサ電極には、前記第１ゲート絶縁層、前記第１ゲート、前記第２ＴＦＴ及び前記第１コンデンサ電極を覆う層間絶縁層が設けられ、
    前記層間絶縁層には、前記第１コンデンサ電極に対応する第２コンデンサ電極が設けられ、
    前記コンデンササブ層、前記第１コンデンサ電極、及び前記第２コンデンサ電極は、互いに電気的に接続されずに積層方向に対して垂直方向に重なるように設けられ、三層構造のコンデンサを形成する、
    アレイ基板の製造方法。
  14. 前記多機能金属層は、前記基板に設けられる信号サブ層を含み、
    前記第１ゲート絶縁層には、前記信号サブ層と並列に接続される信号線が設けられ、
    前記信号サブ層には、前記バッファ層及び前記第１ゲート絶縁層を貫通する少なくとも
    二つの並列ビアホールが形成され、
    前記信号線は、各前記並列ビアホールをそれぞれ貫通して前記信号サブ層と並列に
    接続される、
    請求項１３に記載のアレイ基板の製造方法。
JP2021538805A 2020-06-23 2020-07-20 アレイ基板及びその製造方法 Active JP7234380B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010580236.2A CN111755462B (zh) 2020-06-23 2020-06-23 阵列基板及其制造方法
CN202010580236.2 2020-06-23
PCT/CN2020/103098 WO2021258458A1 (zh) 2020-06-23 2020-07-20 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
JP2022543939A JP2022543939A (ja) 2022-10-17
JP7234380B2 true JP7234380B2 (ja) 2023-03-07

Family

ID=79022300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021538805A Active JP7234380B2 (ja) 2020-06-23 2020-07-20 アレイ基板及びその製造方法

Country Status (3)

Country Link
US (1) US20210399024A1 (ja)
EP (1) EP4170717A1 (ja)
JP (1) JP7234380B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212033021U (zh) * 2020-06-29 2020-11-27 京东方科技集团股份有限公司 Tft基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016108464A1 (en) 2014-12-31 2016-07-07 LG Display Co.,Ltd. Display backplane having multiple types of thin-film-transistors
CN107403804A (zh) 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
US20180061868A1 (en) 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light-emitting display device comprising multiple types of thin-film transistors and method of fabricating the same
CN107819038A (zh) 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置
US10629665B2 (en) 2016-08-30 2020-04-21 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016108464A1 (en) 2014-12-31 2016-07-07 LG Display Co.,Ltd. Display backplane having multiple types of thin-film-transistors
CN107403804A (zh) 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
US10629665B2 (en) 2016-08-30 2020-04-21 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor
US20180061868A1 (en) 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light-emitting display device comprising multiple types of thin-film transistors and method of fabricating the same
CN107819038A (zh) 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置

Also Published As

Publication number Publication date
JP2022543939A (ja) 2022-10-17
EP4170717A1 (en) 2023-04-26
US20210399024A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US10903251B2 (en) Display device, semiconductor device, and method of manufacturing display device
JP7058724B2 (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
JP6351680B2 (ja) 半導体装置
US11107843B2 (en) Array substrate, manufacturing method thereof, and display panel
US20100182223A1 (en) Organic light emitting display device
WO2021000835A1 (zh) 显示装置、显示面板及其制造方法
CN111755462B (zh) 阵列基板及其制造方法
US7170225B2 (en) Flat panel display for displaying screens at both sides
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
US20230157089A1 (en) Display Apparatus
CN114256314A (zh) 显示基板及其制备方法、显示装置
JP7234380B2 (ja) アレイ基板及びその製造方法
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
US11678530B2 (en) Display substrate and preparation method thereof, and display apparatus
CN114335015A (zh) 显示装置及显示装置的制备方法
JP2023524324A (ja) 表示基板及びその製造方法、配線負荷の補償方法
CN114335023A (zh) 显示面板及其制备方法、显示装置
CN115955881A (zh) 显示面板、显示装置
TWI411105B (zh) 主動元件陣列基板、有機發光二極體顯示器裝置及其製造方法
CN117479606A (zh) 显示面板及显示装置
CN117479607A (zh) 显示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230222

R150 Certificate of patent or registration of utility model

Ref document number: 7234380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150