CN107403804A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN107403804A
CN107403804A CN201611089421.1A CN201611089421A CN107403804A CN 107403804 A CN107403804 A CN 107403804A CN 201611089421 A CN201611089421 A CN 201611089421A CN 107403804 A CN107403804 A CN 107403804A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
display device
present
capacitance electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611089421.1A
Other languages
English (en)
Other versions
CN107403804B (zh
Inventor
李冠锋
刘敏钻
许乃方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202011075497.5A priority Critical patent/CN112038358A/zh
Priority to US15/480,458 priority patent/US20170338252A1/en
Publication of CN107403804A publication Critical patent/CN107403804A/zh
Application granted granted Critical
Publication of CN107403804B publication Critical patent/CN107403804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种显示设备，包括：一第一基板；一第一薄膜晶体管单元，设于第一基板上；一第二薄膜晶体管单元，设于第一基板上；一第一电容电极；及一第二电容电极。第一薄膜晶体管包括：一第一半导体层，包含硅；及一第一电极，与第一半导体层电性连接。第二薄膜晶体管包括：一第二半导体层，包含金属氧化物；及一第二电极，与第二半导体层电性连接。此外，第一电容电极与第一电极电性连接；第二电容电极与第二电极电性连接且与第一电容电极重叠设置。

Description

显示设备
技术领域
本发明关于一种显示设备，尤指一种同时包含有低温多晶硅薄膜晶体管单元及金属氧化物薄膜晶体管单元的显示设备。
背景技术
随着显示器技术不断进步，所有的显示面板均朝体积小、厚度薄、重量轻等趋势发展，故目前市面上主流的显示器装置已由以往的阴极射线管发展成薄型显示器，如液晶显示面板、有机发光二极管显示面板或无机发光二极管显示面板等。其中，薄型显示器可应用的领域相当多，举凡日常生活中使用的手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视等显示面板，大多数均使用该些显示面板。
虽然液晶显示设备或有机发光二极管显示设备已为市面上常见的显示设备，特别是液晶显示设备的技术更是相当成熟，但随着显示设备不断发展且消费者对显示设备的显示质量要求日趋提高，各家厂商无不极力发展出具有更高显示质量的显示设备。
显示区上的薄膜晶体管结构，可以是具有高载子移动率特性的多晶硅薄膜晶体管，或者是具有低漏电特性的金属氧化物薄膜晶体管，目前的显示器仍无法结合该两种晶体管，其是因为两者的工艺会相互影响，造成显示设备整体的工艺复杂化(例如：需更多次化学气相沉积工艺)。此外，有机发光二极管显示设备的单一像素单元中，至少包含三个以上的薄膜晶体管单元，造成发光区域变小且导致薄膜晶体管基板的工艺相对较复杂。有鉴于此，目前仍须针对薄膜晶体管基板的工艺进行改良，以期能以较简化的工艺，制作出同时具有多晶硅薄膜晶体管及金属氧化物薄膜晶体管的薄膜晶体管基板。
发明内容
本发明的主要目的在提供一种显示设备，其同时包含有低温多晶硅薄膜晶体管单元及金属氧化物薄膜晶体管单元。
于本发明的一实施方式中，提供一种显示设备，包括：一第一基板；一第一薄膜晶体管单元，设于该第一基板上；一第二薄膜晶体管单元，设于该第一基板上；一第一电容电极；一第二电容电极；以及一显示介质层，设于该第一基板上。其中，该第一薄膜晶体管包括：一第一半导体层，包含硅；以及一第一电极，与该第一半导体层电性连接。该第二薄膜晶体管包括：一第二半导体层，包含金属氧化物；以及一第二电极，与该第二半导体层电性连接。此外该第一电容电极与该第一电极电性连接；而该第二电容电极与该第二电极电性连接，且该第二电容电极与该第一电容电极重叠设置。
于前述实施方式中，借由将第一电容电极与第一电极电性连接，第二电容电极与第二电极电性连接，可简化显示设备的薄膜晶体管结构。
于本发明的另一实施方式中，提供一种显示设备，包括：一第一基板；一第二薄膜晶体管，设于该第一基板上；一第三薄膜晶体管，设于该第一基板上；以及一显示介质层，设于该第一基板上。其中，该第二薄膜晶体管包括：一第二栅极；以及一第二半导体层，该第二半导体层与该第二栅极重叠，其中第二半导体含金属氧化物。该第三薄膜晶体管包括：一第三栅极；以及一第三半导体层，该第三半导体层与该第三栅极重叠，其中第三半导体含金属氧化物。此外，该第二半导体层与该第三半导体层电性连接。
于前述实施方式中，第二半导体层及第三半导体层均含金属氧化物且彼此电性连接，而可达到简化第二及第三薄膜晶体管结构的目的。
附图说明
图1为本发明实施例1的显示设备的剖面示意图。
图2A及图2B分别为本发明实施例1的显示设备的第一像素的不同线路设计的等效电路图。
图3为本发明实施例1的显示设备的第一像素的剖面示意图。
图4为本发明实施例2的显示设备的第一像素的剖面示意图。
图5为本发明实施例3的显示设备的第一像素的剖面示意图。
图6为本发明实施例4的显示设备的第一像素的剖面示意图。
图7为本发明实施例5的显示设备的第一像素的剖面示意图。
图8为本发明实施例6的显示设备的第一像素的剖面示意图。
图9为本发明实施例7的显示设备的第一像素的剖面示意图。
图10为本发明实施例8的显示设备的第一像素的剖面示意图。
图11为本发明实施例9的显示设备的第一像素的剖面示意图。
图12为本发明实施例10的显示设备的第一像素的剖面示意图。
图13为本发明实施例11的显示设备的第一像素的剖面示意图。
图14为本发明实施例12的显示设备的第一像素的剖面示意图。
图15为本发明实施例13的显示设备的第一像素的剖面示意图。
图16为本发明实施例14的显示设备的第一像素的剖面示意图。
图17为本发明实施例15的显示设备的第一像素的剖面示意图。
图18为本发明实施例16的显示设备的第一像素的剖面示意图。
图19为本发明实施例17的显示设备的第一像素的剖面示意图。
图20为本发明实施例18的显示设备的第一像素的剖面示意图。
图21为本发明实施例19的显示设备的第一像素的剖面示意图。
图22为本发明实施例20的显示设备的第一像素的剖面示意图。
图23为本发明实施例21的显示设备的第一像素的剖面示意图。
图24为本发明实施例22的显示设备的第一像素的剖面示意图。
图25为本发明实施例23的显示设备的第一像素的剖面示意图。
图26为本发明实施例24的显示设备的第一像素的剖面示意图。
图27为本发明实施例25的显示设备的第一像素的剖面示意图。
图28为本发明实施例26的显示设备的第一像素的剖面示意图。
图29为本发明实施例27的显示设备的第一像素的剖面示意图。
图30为本发明实施例28的显示设备的第一像素及第二像素的剖面示意图。
图31为本发明实施例29的显示设备的第一像素的剖面示意图。
图32为本发明实施例30的显示设备的第一像素的剖面示意图。
附图标记说明：
11 第一基板
12 缓冲层
122 缓冲层
13b 第三主动层
132，135 通道区
133’ 第四电容电极
151 第一栅极
153 第二栅极
155 第一触控信号线路
156 第二触控信号线路
16a 底第二绝缘层
161 第四绝缘层
171 第三电极
172’ 第一电容电极
173 连接部
18 第一绝缘层
191 第二半导体层
193 第二源极区
195 第二漏极区
196 第三主动区
198 电容形成区
201 第四电极
202’ 第二电容电极
203 第五电极
204，231，281 通孔
211 开口
221 第六绝缘层
24 像素界定层
26 第二显示电极
28 触控电极
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可借由其他不同的具体实施例加以施行或应用，本说明书中的各项细节亦可针对不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
再者，说明书与请求项中所使用的序数例如“第一”、“第二”等的用词，以修饰请求项的元件，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
于本发明中，所谓的“重叠设置”包括部分或完全重叠设置。此外，所谓的”显露”包括部分或完全显露。
实施例1
图1为本实施例的显示设备上视图及剖面示意图。其中，本实施例的显示设备包括：一第一基板11；一第二基板2，与第一基板11相对设置；以及一显示介质层3，设置于第一基板11与第二基板2间。于本实施例中，第一基板11及第二基板2使用例如玻璃、塑料、可挠性材质、薄膜等基板材料所制成；而显示介质3可以是液晶层、有机发光层、二极管芯片数组等，但不限于此。于本实施例及本发明下述实施例中，显示设备为一有机发光二极管显示设备，而显示介质3为一有机发光层。此外，本发明的其他实施例中，当显示设备为一有机发光二极管显示设备或二极管芯片数组显示器时，可选择性的不包含第二基板2。
于本实施例的显示设备中，第一基板11上设有多个像素单元；其中该等像素单元的其中一像素单元，即第一像素单元的线路设计的等效电路图可举例如图2A及图2B所示。于图2A所示等效电路图中，第一像素包括：一第一薄膜晶体管单元TFT1，作为一开关晶体管(Swith TFT)；一第二薄膜晶体管单元TFT2，作为一驱动晶体管(Driving TFT)；一第三薄膜晶体管单元TFT3，作为一重置晶体管(Reset TFT)；以及一电容Cst。于图2B所示的另一等效电路图中，第一像素还包括：一第四薄膜晶体管单元TFT4，作为一发光控制晶体管(Emitting TFT)；以及另一电容Cst。于本实施例及本发明的下述实施例中，第一薄膜晶体管单元TFT1可为一低温多晶硅薄膜晶体管单元或一金属氧化物薄膜晶体管单元，且较佳为一低温多晶硅薄膜晶体管单元；第二薄膜晶体管单元TFT2可为一金属氧化物薄膜晶体管单元，因其具有较佳的临界电压(Vth)稳定性；第三薄膜晶体管单元TFT3可为一低温多晶硅薄膜晶体管单元或一金属氧化物薄膜晶体管单元；而第四薄膜晶体管单元TFT4可为低温多晶硅薄膜晶体管单元。于本实施例及本发明的下述实施例中，将以如图2A所示的第一像素单元的线路设计的等效电路图加以说明。
图3为本实施例的第一像素的剖面示意图。首先，提供一第一基板11，并于第一基板11上形成一屏蔽层111，其设置区域为第一薄膜晶体管单元TFT1的第一半导体层13a预定形成的区域。其中，屏蔽层111的材料可为任何遮旋光性材料，如金属、黑色矩阵等；于本实施例中，屏蔽层111的材料为一金属(如钼金属、铬金属、钛金属或其他耐高温金属)。接着，在第一基板11及屏蔽层111上形成一缓冲层12。缓冲层12的材料可以是氧化硅、氮化硅或氮化硅及氧化硅的层叠结构。而后，于缓冲层12上设置一第一半导体层13a，以作为一第一主动层，其为通过一激光烧结工艺及一通道掺杂工艺将非晶硅层转换成多晶硅层的低温多晶硅层。其中，第一半导体层13a包括一源极区131、一通道区132及一漏极区133。接着，于第一半导体层13a上形成一第一栅极绝缘层14，其材料可为氮化硅、氧化硅或氮化硅及氧化硅的层叠结构。于第一栅极绝缘层14上形成一第一栅极151及一第三栅极152，其可为单层或为多层结构，并且其材料可使用如Cu、Ti或Al等金属或金属合金等材料所制成；且第一栅极151及第三栅极152与扫描线(图未示)电性连接。于第一栅极绝缘层14上形成一第二绝缘层16，其材料可为氮化硅、氧化硅或氮化硅及氧化硅的层叠结构。于第二绝缘层16上形成一包括第一电极172、第一电容电极172’的第一导电层及第三电极171，其材料可使用如Cu或Al等金属材料所制成。如此，则完成本实施例的第一薄膜晶体管单元TFT1(如图2A所示)的制作。
接着，于第一电极172、第一电容电极172’及第三电极171上形成一第一绝缘层18，其材料可为氮化硅、氧化硅或氮化硅及氧化硅的层叠结构。于第一绝缘层18上形成一第二半导体层191及一第三半导体层192，第二半导体层191及第三半导体层192的材料包含金属氧化物，其可以是氧化锌基金属氧化物，例如：IGZO、ITZO等；于本实施例及本发明的下述实施例中，当第二半导体层191及第三半导体层192的材料氧化锌基金属氧化物时，则为IGZO。于第二半导体层191及第三半导体层192上形成一包括一第二电极202、一第二电容电极202’及第四电极201的第二导电层，且第二导电层还包括一第五电极203。其中，第二导电层材料可使用如Cu或Al等金属材料所制成。如此，则完成本实施例的第二薄膜晶体管单元TFT2(如图2A所示)及第三薄膜晶体管单元TFT3(如图2A所示)的制作。
而后，于第二导电层上形成一平坦层21，且还选择性的于平坦层21上形成一有机层22。最后，再于有机层22上依序形成一第一显示电极23、一像素界定层24、一有机发光层25及一第二显示电极26，而第一显示电极23、有机发光层25及第二显示电极26则构成本实施例的有机发光二极管单元；其中第一显示电极23与第二薄膜晶体管单元TFT2的第二电极202电性连接。在此，第一显示电极23及第二显示电极26可选用透明电极或半透明电极。其中，透明电极可为透明氧化物电极(TCO电极)，如ITO电极或IZO电极；而半透明电极可为一金属薄膜电极，如镁银合金薄膜电极、金薄膜电极、铂薄膜电极、铝薄膜电极等。此外，若需要，第一显示电极23及第二显示电极26的至少一者，可选用透明电极与半透明电极的复合电极，如：TCO电极与铂薄膜电极的复合电极。在此，仅以包含有第一显示电极23、有机发光层25及第二显示电极26的有机发光二极管元件作为举例，但本发明并不限于此；其他有机发光二极管元件均可应用于本发明的有机发光二极管显示设备中，例如：包括电子传输层、电子注入层、电洞传输层、电洞注入层、及其他可帮助电子电洞传输结合的层的有机发光二极管元件均可应用于本发明中。
经由前述工艺，则完成本实施例的有机发光二极管显示设备。如图2A及图3所示，本实施例的显示设备的其中一像素，即第一像素包括：一第一基板11；一第一薄膜晶体管单元TFT1，设于第一基板11上；一第二薄膜晶体管单元TFT2，设于第一基板11上；一第一电容电极172’；一第二电容电极202’；以及一显示介质层(即有机发光二极管单元，包括第一显示电极23、有机发光层25及第二显示电极26)，设于第一基板11上。其中，第一薄膜晶体管单元TFT1包括：一第一半导体层13a，包含硅；以及一第一电极172与，与第一半导体层13a电性连接。第二薄膜晶体管单元TFT2包括：一第二半导体层191，包含金属氧化物；以及一第二电极202，与第二半导体层的第二半导体层191电性连接。此外，于本实施例的显示设备中，第一电容电极172’与第一电极172电性连接，第二电容电极202’与第二电极202电性连接，且第一电容电极172’和第二电容电极202’重叠设置而形成一第一电容Cst1。
如图2A及图3所示，于本实施例的显示设备中，第一电容电极172’与第一电极172相连，第二电容电极202’与第二电极202相连。此外，借由第一电容电极172’与第二电容电极202’重叠设置以形成第一电容Cst1，可通过控制第一绝缘层18的厚度，以控制第一电容Cst1(即图2A所示的电容Cst)大小。
此外，如图3所示，于本实施例的显示设备中，第一薄膜晶体管单元TFT1的第一电极172与第二半导体层191重叠设置，故部分的第一电极172可同时作为第二薄膜晶体管单元TFT2的一第二栅极。
如图2A及图3所示，于本实施例的显示设备中，通过将第一薄膜晶体管单元TFT1部分的第一电极172作为第二薄膜晶体管单元TFT2的第二栅极，除了可使第一薄膜晶体管单元TFT1与第二薄膜晶体管单元TFT2电性连接外，还可简化第一薄膜晶体管单元TFT1与第二薄膜晶体管单元TFT2的工艺，并减少第一薄膜晶体管单元TFT1与第二薄膜晶体管单元TFT2于第一基板11上所占的面积以提升开口率。
此外，本实施例的显示设备还包括一第三薄膜晶体管单元TFT3，设于第一基板11上且包括：一第三半导体层192，包含金属氧化物(例如，IGZO层)；以及第二延伸电极202”及第五电极203，设于第三半导体层192上且与第三半导体层192电性连接。其中，第二延伸电极202”与第二电容电极202’相连。
如图2A及图3所示，于本实施例的显示设备中，第二电极202、第二延伸电极202”与第二电容电极202’一体成形以同时作为第二薄膜晶体管单元TFT2与第三薄膜晶体管单元TFT3的电极，而可达到彼此电性连接的目的。
实施例2
图4为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例1相似，除了第二绝缘层16上的第一导电层(包括第一电极172及第一电容电极172’)还包括一与第三栅极152电性连接的连接部173。虽然如图4所示的剖面图中第一导电层的第一电极172或第一电容电极172’未与第三栅极152直接连接，但第一电极171或第一电容电极172可于显示设备的其他区域中与连接部173直接连接，而达到第一电极172或第一延伸电极172’与第三栅极152电性连接的目的。通过将第一薄膜晶体管单元TFT1第一电极172或第一延伸电极172’与第三薄膜晶体管单元TFT3的第三栅极152电性连接，可进一步提升第三薄膜晶体管单元TFT3的充电能力。
实施例3
图5为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例2相似，除了于形成第一栅极151及第三栅极152的同时，还形成一第三电容电极154。因此，于本实施例中，显示设备还包括一第三导电层，包括第一栅极151及第三电容电极154。其中，第二绝缘层16设于第三电容电极154与第一导电层(包括第一电极172及第一电容电极172’)间，且第三电容电极154与第一导电层的第一电容电极172’重叠设置以形成一第二电容Cst2。其中，第二电容电极202’通过一通孔与第三电容电极154电性连接，以提供一电压于第三电容电极154。因此，如图2A及图5所示，于本实施例中，显示设备还包含一第二电容Cst2，第二电容Cst2具有一第三电容电极154，并且第一薄膜晶体管TFT1还包含一第一栅极151，第一栅极151与第一半导体层13a对应，且一第一栅极绝缘层14设于第一栅极151与第一半导体层13a间；其中，第三电容电极154与第一栅极151直接设与第一栅极绝缘层14的同一表面上并与该表面直接接触，使得第三电容电极154与第一栅极151可位于同一平面上。此外，第三薄膜晶体管单元TFT3还包括一第三栅极152，其中第三电容电极154与第三栅极152直接设与第一栅极绝缘层14的同一表面上并与该表面直接接触，使得第三电容电极154与第三栅极152可位于同一平面上。
因此，于本实施例中，显示设备除了包括第一电容电极172’与第二电容电极202’重叠设置所形成第一电容Cst1外，还包括由第三电容电极154与第一电容电极172’重叠设置所形成第二电容Cst2。
实施例4
图6为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例3相似，除了将第一半导体层13a的漏极区133延伸使得第一半导体层13a的漏极区133与第三电容电极154重叠设置；故第一半导体层13a的漏极区133所延伸出的区域可作为一第四电容电极133’。因此，于本发明的显示设备中，第三绝缘层(即第一栅极绝缘层14)设于第三电容电极154与第一半导体层13a间，其中第一半导体层13a的漏极区133所延伸出的区域的第四电容电极133’还与第三电容电极154重叠设置以形成一第三电容Cst3。因此，本实施例的显示设备可还包含一第三电容Cst3，第三电容Cst3包括一第四电容电极133’，且第四电容电极133的材料与第一半导体层13a的材料相同且彼此电性连接。
因此，于本实施例中，显示设备除了包括实施例3所述的第一电容Cstl及第二电容Cst2外，还包括由第三电容电极154与第四电容电极133’重叠设置所形成的第三电容Cst3。
实施例5
图7为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例1相似，除了下述不同点。如图2A及图7所示，于实施例1的显示设备中，第三薄膜晶体管单元TFT3为一金属氧化物薄膜晶体管单元，而于本实施例中，第三薄膜晶体管单元TFT3为一低温多晶硅薄膜晶体管单元。于工艺上，于屏蔽层111的同时，于预定形成第三薄膜晶体管单元TFT3的第三半导体层13b的区域也同时形成屏蔽层112。于形成第一薄膜晶体管单元TFT1的第一半导体层13a还同时形成第三薄膜晶体管单元TFT3的第三半导体层13b，其包括一源极区134、一通道区135及一漏极区136。于形成第一导电层时，还同时形成一第三源极174及一第三漏极175，且第三源极174及第三漏极175分别与第三半导体层13b的源极区134及漏极区136电性连接。此外，第二电容电极202’也通过通孔与第三源极174电性连接。
实施例6
图8为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例5相似，除了于形成第一栅极151及第三栅极152的同时，还形成一第三电容电极154。其中，第二绝缘层16设于第三电容电极154与第一导电层(包括第一电极172及第一电容电极172’)间，且第三电容电极154与第一导电层的第一电容电极172’重叠设置以形成一第二电容Cst2。其中，第二电容电极202’通过一通孔与第三电容电极154电性连接，以提供一电压于第三电容电极154。详细的第二电容Cst2设计与实施例3相同，故在此不再赘述。
实施例7
图9为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例6相似，除了将第一半导体层13a的漏极区133延伸使得第一半导体层13a的漏极区133与第三电容电极154重叠设置；故第一半导体层13a的漏极区133所延伸出的区域可作为一第四电容电极133’。因此，于本发明的显示设备中，第三绝缘层(即第一栅极绝缘层14)设于第三电容电极154与第一半导体层13a间，其中第一半导体层13a的漏极区133所延伸出的区域的第四电容电极133’还与第三电容电极154重叠设置以形成一第三电容Cst3。详细的第三电容Cst3设计与实施例3相同，故在此不再赘述。
实施例8
图10为本实施例的显示设备的第一像素的剖面示意图。本实施例的第一像素中的薄膜晶体管单元线路设计的等效电路图与图2A相同，故在此不再赘述。
如图2A及图10所示，首先，提供一第一基板11，并于第一基板11上预定形成薄膜晶体管主动层的区域形成屏蔽层111，112，113。接着，在第一基板11及屏蔽层111，112，113上形成一缓冲层12。而后，于缓冲层12上设置一第一半导体层13a，其为一低温多晶硅层且包括一源极区131、一通道区132及一漏极区133。接着，于第一半导体层13a上形成一第一栅极绝缘层14。于第一栅极绝缘层14预定形成第二薄膜晶体管单元TFT2及第三薄膜晶体管单元TFT3还形成一第二半导体层，其为一金属氧化物层，包括一第二源极区193、一第二主动区194、一第二漏极区195；以及一第三半导体层，其也为一金属氧化物层，包括一第三源极区195’、一第三主动区196、及一第三漏极区197。其中，第二半导体层与第三半导体层相连。而后，于第一半导体层13a的通道区132、第二主动区194及第三主动区196上依序形成第二栅极绝缘层181(其材料为氧化硅)及第一栅极151、第二栅极153及第三栅极152；再于第二源极区193、第二漏极区195、第三源极区195’、第三漏极区197、第一栅极151、第二栅极153及第三栅极152上形成一第二绝缘层16，其材料为氮化硅。接着，再形成与第一半导体层13a的源极区131电性连接的第三电极171及与漏极区133电性连接的第一电极172；还形成与第二源极区193电性连接的第二电极201、形成与第二漏极区195与第三源极区195’电性连接的第二电极202、且形成与第三漏极区197电性连接的第五电极203。于本实施例中，第三漏极区197与第五电极203间还形成一连接电极203a；然而，此连接电极203a选择性设置，于本发明的其他实施例中，显示设备可不包括此连接电极203a，需看设计而定。经由前述工艺，则完成本实施例的第一薄膜晶体管单元TFT1、第二薄膜晶体管单元TFT2及第三薄膜晶体管单元TFT3的制作。
最后，如实施例1相同工艺，于第三电极171、第一电极172、第一电容电极172’、第四电极201、第二电极202、及第五电极203上形成一平坦层21，再依序形成一第一显示电极23、一像素界定层24、一有机发光层25及一第二显示电极26，而形成本实施例的有机发光二极管单元；其中第一显示电极23与第二薄膜晶体管单元TFT2的第二电极202电性连接。
经由前述工艺，则完成本实施例的有机发光二极管显示设备。如图2A及图10所示，本实施例的显示设备包括：一第一基板11；；一第二薄膜晶体管单元TFT2，设于第一基板11上；一第三薄膜晶体管单元TFT3，设于第一基板11上；以及一显示介质层，包括一第一显示电极23、一有机发光层25及一第二显示电极26，设于第一基板11上。其中，第二薄膜晶体管单元TFT2包括：一第二栅极153；以及一第二半导体层(包括一第二源极区193、一第二主动区194及一第二漏极区195)，且第二半导体层的第二主动区194与第二栅极153重叠，其中第二半导体含金属氧化物。第三薄膜晶体管单元TFT3包括：一第三栅极152；以及一第三半导体层(包括一第三源极区195’、一第三主动区196、及一第三漏极区197)，第三半导体层的第三主动区196与第三栅极152重叠，其中第三半导体含金属氧化物，且第二半导体层与该第三半导体层通过相连而彼此电性连接。此外，本实施例的显示设备还包括：一屏蔽层111，设于第一半导体层13a与第一基板11间且与第一半导体层13a重叠；以及一屏蔽层112，113，分别与包含第二主动区194与第三主动区196的第二半导体层重叠。
如图2A及图10所示，于本实施例的显示设备中，第二半导体层(包括第二源极区193、第二主动区194及第二漏极区195)与第三半导体层(包括第三源极区195’、第三主动区196、及第三漏极区197)相连，并借由于第二源极区193、第二漏极区195、第三源极区195’及第三漏极区197上方形成由氮化硅组成的第二绝缘层16，氮化硅可补氢至这些区域而提升此些区域的导电性；因此，得以使用单一金属氧化物层，而同时形成第二薄膜晶体管单元TFT2的第二源极区193、第二主动区194、第二漏极区195与第三薄膜晶体管单元TFT3的第三源极区195’、第三主动区196、第三漏极区197。
在此，虽然图10所示的剖面图中第一电容电极172’未与第二栅极153直接连接，但第一电容电极172’可于显示设备的其他区域中与第二栅极153直接连接，而达到第一薄膜晶体管单元TFT1与第二薄膜晶体管单元TFT2电性连接的目的。
此外，于本实施例的显示设备中，显示介质层包括一有机发光二极管单元，其至少包括第一显示电极23、有机发光层25及第二显示电极26。其中，有机发光二极管单元设于第二薄膜晶体管单元TFT2上方且与第二薄膜晶体管单元TFT2电性连接，更具体而言，与第二漏极与第三源极区195上的第二延伸电极202电性连接。
再者，本实施例的显示设备还包括一第一薄膜晶体管单元TFT1及一平坦层21。其中，第一薄膜晶体管单元TFT1设于第一基板11上且包括：一第一半导体层13a，包含硅；以及一第一电极172，与第一半导体层13电性连接。此外，平坦层21设于第一导电层与有机发光二极管单元间，且第一导电层的第一电容电极172’与有机发光二极管单元的第一显示电极23重叠设置以形成一第四电容Cst4。
实施例9
图11为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例8相似，除了下述不同点。于本实施例中，第二栅极绝缘层181未设于第一半导体层13a的通道区132上。第一栅极绝缘层14仅设于第一薄膜晶体管区域上。此外，第二栅极绝缘层181除了设于第二主动区194及第三主动区196上外还设于部分第二源极区193、第二漏极区195、第三源极区195’、第三漏极区197上；换言的，第二栅极绝缘层181几乎设于整层金属氧化物层上，除了与第三电极201、第二电极202及第五电极203连接的区域。再者，第三漏极区197与第五电极203间未设有连接电极203a。
实施例10
图12为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例8相似，除了下述不同点。于本实施例中，屏蔽层113除了设于第二薄膜晶体管设置区域上，还与第一导电层的第一电容电极172’重叠设置。由于屏蔽层113的材料为金属，故可作为一第五电容电极，而与第一电容电极172’形成一第六电容Cst6。在此，设于屏蔽层113与该金属氧化物层的第二漏极区195与第三源极区195’间的缓冲层12还具有一接触孔121，而第二漏极区195与第三源极区195’通过接触孔121以与屏蔽层113电性连接以提供一电压至屏蔽层113。因此，本实施例的显示设备还包括一缓冲层12，设于屏蔽层113与第二半导体层(第二源极区193、第二主动区194、及第二漏极区195)及第三半导体层(第三源极区195’、第三主动区196、及第三漏极区197)之间，其中缓冲层12具有一接触孔121，而第二半导体层的第二漏极区195与第三半导体层的第三源极区195’通过接触孔121以与屏蔽层113电性连接。
实施例11
图13为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例9相似，除了下述不同点。于本实施例中，屏蔽层113除了设于第二薄膜晶体管设置区域上，还与第一导电层的第一电容电极172’重叠设置。由于屏蔽层113的材料为金属，故可与第一电容电极172’形成一第六电容Cst6。在此，设于屏蔽层113与该金属氧化物层的第二漏极区195与第三源极区195’间的缓冲层12还具有一接触孔121，而第二漏极区195与第三源极区195’通过接触孔121以与屏蔽层113电性连接以提供一电压至屏蔽层113。
实施例12
图14为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例8相似，除了于第一薄膜晶体管区域上，于形成第一栅极151后，先形成一第四绝缘层161，而后再与实施例8相同，形成第二绝缘层16及后续其他层别。在此，第四绝缘层161的材料为氧化硅。
实施例13
图15为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例8相似，第一栅极绝缘层14仅设于第一薄膜晶体管区域上。
实施例14
图16为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备的第一薄膜晶体管单元的工艺与实施例8相似，故在此不再赘述。本实施例与实施例8主要的差异在于第二及第三薄膜晶体管单元的制备。
如图16所示，于形成第三电极171、第一电极172及第一电容电极172’后，还形成一缓冲层122。于缓冲层122上形成一第二半导体层，包括一第二源极区193、一第二主动区194、及一第二漏极区195；并于缓冲层122上形成一第三半导体层，包括一第三源极区195’、一第三主动区196、及一第三漏极区197。于第二半导体层及第三半导体层上形成第二栅极绝缘层181；再于第二栅极绝缘层181上形成第二栅极153及第三栅极152。接着，于第二栅极153及第三栅极152上形成一第五绝缘层162，再形成第四电极201、第二电极202、及第五电极203，则完成第二及第三薄膜晶体管单元的制作。最后，于形成平坦层21后，依据与实施例8相似的工艺，制作有机发光二极管单元，则完成本实施例的有机发光二极管显示设备的制备。
于本实施例中，于形成第二半导体层及第三半导体层的同时，还形成一电容形成区198，其中电容形成区198与第一导电层的第一电容电极172’重叠设置以与第一电容电极172’形成一第七电容Cst7。此外，第二栅极153还与第一电极172电性连接，且第二栅极153与电容形成区198重叠设置以形成一第八电容Cst8。在此，虽然图16所示的剖面图中第二栅极153断开且中间插有第四电极201，但于本实施例的显示设备的其他区域中第二栅极153并未断开且与第一电极172电性连接，而达到第一薄膜晶体管单元TFT1与第二薄膜晶体管单元TFT2电性连接的目的。再者，第二栅极153还可与有机发光二极管单元的第一显示电极23形成一第九电容Cst9。
实施例15
图17为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例9相似，除了下述不同点。于本实施例中，金属氧化物层还包括一电容形成区198，而第二栅极绝缘层181还设于电容形成区198上。此外，第一导电层的第一电容电极172’与第二栅极153可通过电容形成区198而彼此电性连接。在此，平坦层21及第二绝缘层16设于电容形成区198与有机发光二极管单元的第一显示电极23间，且电容形成区198与第一显示电极23重叠设置以形成一第十电容Cst10。
实施例16
图18为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备的第一薄膜晶体管单元的工艺与实施例1相似，故在此不再赘述。本实施例与实施例1主要的差异在于第二及第三薄膜晶体管单元的制备。
于本实施例中，第二及第三薄膜晶体管单元的设计与实施例8相似，主要是通过一单一金属氧化物层，同时形成第二薄膜晶体管单元的第二源极区193、第二主动区194及第二漏极区195与第三薄膜晶体管单元的第三源极区195’、第三主动区196及第三漏极区197。换言的，本实施例的显示设备还包括一第三薄膜晶体管TFT3(如图2A所示)，其中第三薄膜晶体管TFT3包含一第三半导体层，包括第三源极区195’、第三主动区1966及第三漏极区197，且第二半导体层(包括第二源极区193、第二主动区194及第二漏极区19)与第三半导体层(包括第三源极区195’、第三主动区196及第三漏极区197)均包含金属氧化物且彼此相连以电性连接。其中，第二源极区193上设有第二导电层的第四电极201，第三漏极区197设有第五电极203。
此外，平坦层21还包括一开口211以显露第二漏极区195与第三源极区195’；且于平坦层21上及其开口211中还形成一第六绝缘层221。在此，平坦层21的材料为氧化硅，而第六绝缘层221的材料为氮化硅。在此，平坦层21也为一绝缘层，其位于第二半导体层及第三半导体层上，且平坦层21(绝缘层)具有一第一部份(未形成开口211的区域)及一第二部份(开口211)，第一部份的厚度大于第二部份的厚度。此外，第六绝缘层221与第二漏极区195及第三源极区195’接触，提高第二漏极区195及第三源极区195’的氢含量，并提升其导电性。
与实施例1相同，于本实施例的显示设备中，通过将第一电容电极172’与第二漏极区195与第三源极区195(也可视为第二薄膜晶体管的第二电容电极)重叠设置以形成第一电容Cst1。
实施例17
图19为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备的第一薄膜晶体管单元的工艺与实施例5相似，故在此不再赘述。本实施例与实施例5主要的差异在于第二薄膜晶体管单元的制备。
于本实施例中，第二薄膜晶体管单元的设计与实施例8相似，主要是通过一单一金属氧化物层，同时形成第二薄膜晶体管单元的第二源极区193、第二主动区194及第二漏极区195；故第二薄膜晶体管可以第二漏极区195作为实施例5的第二电极202及第二电容电极202’(如图7所示)。于本实施例中，平坦层21还包括一开口211以显露第二漏极区195；且于平坦层21上及其开口211中还形成一第六绝缘层221。在此，平坦层21的材料为氧化硅，而第六绝缘层221的材料为氮化硅，第六绝缘层与第二漏极区195接触，提高第二漏极区195的氢含量，并提升其导电性。
实施例18
图20为本实施例的显示设备的第一像素的剖面示意图。本实施例的第一像素中的薄膜晶体管单元线路设计的等效电路图与图2A相同，故在此不再赘述。
如图2A及图20所示，首先，提供一第一基板11，并于第一基板11上预定形成薄膜晶体管主动层的区域形成屏蔽层111。接着，在第一基板11及屏蔽层111上形成一缓冲层12。而后，于缓冲层12上设置一第一半导体层13a，其为一低温多晶硅层且包括一源极区131、一通道区132及一漏极区133。接着，于第一半导体层13a上形成一第一栅极绝缘层14，再于第一栅极绝缘层14形成一第一栅极151、一第二栅极153及一第三栅极152。而后，于第一栅极151、第二栅极153及第三栅极152上形成一第二绝缘层16，其中，第二绝缘层16包括一底第二绝缘层16a及一顶第二绝缘层16b。于第二绝缘层16上形成第三电极171、第一电极172及一第一电容电极172’后，则完成本实施例的第一薄膜晶体管的制作。
此外，还于第二绝缘层16上形成一第二半导体层191及一第三半导体层192，其材料可以是氧化锌基金属氧化物，例如：IGZO、ITZO等。而后，于第二半导体层191及第三半导体层192上形成一包括一第四电极201、一第二电极202及一第二电容电极202’的第二导电层，且第二导电层还包括一第二延伸电极202”及一第五电极203。接着，于第二导电层上依序形成第六绝缘层221及平坦层21。最后，再以与实施例1相同方法形成本实施例的有机发光二极管单元，则完成本实施例的显示设备的制备。
于本实施例中，第一电极172与第二栅极153电性连接。因此，于本实施例中，第二栅极153可与第二电容电极202’重叠设置以形成第一电容Cst1。此外，第一导电层的第一电容电极172’还与有机发光二极管单元的第一显示电极23重叠设置以形成一第四电容Cst4。再者，第二导电层除了作为第二薄膜晶体管单元的电极外，还同时作为第三薄膜晶体管单元的电极。
实施例19
图21为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例18相似，除了下述不同点。于本实施例中，第一基板11上还设置一屏蔽层113，其材料为金属；而还将第一半导体层13a的漏极区133延伸使得第一半导体层13a的漏极区133与第三电容电极154重叠设置。通过通孔可将第二电容电极202’与屏蔽层113电性连接，使得第二电容电极202’可提供一电压给屏蔽层113，借此，第一半导体层13a的漏极区133所延伸出的区域可与屏蔽层113形成一第五电容Cst5。在此，第一半导体层13a的设计与实施例4及图6相同，故在此不再赘述。
实施例20
图22为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例18相似，除了第二栅极153及第三栅极152设置位置不同。于本实施例中，第二栅极153及第三栅极152设于底第二绝缘层16a及顶第二绝缘层16b间。
实施例21
图23为本实施例的显示设备的第一像素的剖面示意图。实施例的显示设备与实施例20相似，除了下述不同点。于本实施例中，于形成第一栅极151的同时，还形成一第三电容电极154。其中，通过通孔可将第二电容电极202’与第三电容电极154电性连接，使得第二电容电极202’可提供一电压给第三电容电极154；故第二栅极153可与第三电容电极154形成一第二电容Cst2。其中，第三电容电极154的设计与实施例3及图5相同，故在此不再赘述。
此外，还将第一半导体层13a的漏极区133延伸使得第一半导体层13a的漏极区133所延伸出的区域可与第三电容电极154重叠设置；故第一半导体层13a的漏极区133所延伸出的区域可做为一第四电容电极133’，而可与第三电容电极154形成一第三电容Cst3。其中，第四电容电极133’的设计与实施例4及图6相同，故在此不再赘述。再者，于本实施例中，于第二栅极153上未设有第一延伸电极172的区域，第二栅极153也可与有机发光二极管单元的第一显示电极23重叠设置以形成一第四电容Cst4。
实施例22
图24为本实施例的显示设备的第一像素的剖面示意图。实施例的显示设备与实施例20相似，除了下述不同点。于本实施例中，在形成底第二绝缘层16a后，先形成第一薄膜晶体管的第三电极171、第一电极172及第一电容电极172’，而后再形成顶第二绝缘层16b；且第一电容电极172’还与第二薄膜晶体管的第二半导体层191对应设置，故部分的第一电容电极172’还可作为该第二薄膜晶体管单元的第二栅极。
实施例23
图25为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例22相似，除了于形成第一栅极151的同时，还形成一第三电容电极154。通过通孔可将第二电容电极202’与第三电容电极154电性连接，使得第二电容电极202’可提供一电压给第三电容电极154；故第一电容电极172’(同时作为第二薄膜晶体管单元的第二栅极)可与第三电容电极154形成一第二电容Cst2。其中，第三电容电极154的设计与实施例3及图5相同，故在此不再赘述。
此外，还将第一半导体层13a的漏极区133延伸使得第一半导体层13a的漏极区133所延伸出的区域可与第三电容电极154重叠设置；故第一半导体层13a的漏极区133所延伸出的区域可做为一第四电容电极133’，而可与第三电容电极154形成一第三电容Cst3。因此，第三电容Cst3包括一第四电容电极133’，而一第四电容电极133’的材料与第一半导体层13a相同且彼此电性连接。其中，第四电容电极133’的设计与实施例4及图6相同，故在此不再赘述。此外，本实施例的显示设备还包括一第一电容Cst1，第一电容Cst1具有一第一电容电极172’与一第二电容电极202’，且第一电容电极172’与第一半导体层13a电性连接，而第二电容电极202’与第二半导体层191及第三半导体层192电性连接。
于本发明中，前述实施例所制得的显示设备，可与触控面板合并使用，而做为一触控显示设备。接下来，实施例24至30将提供本发明的触控显示设备可能的实施方式。
实施例24
图26为本实施例的显示设备的第一像素的剖面示意图。本实施例的第一像素中的薄膜晶体管单元线路设计的等效电路图与图2A相同，故在此不再赘述。
如图2A及图26所示，首先，提供一第一基板11，并于第一基板11上预定形成薄膜晶体管主动层的区域形成屏蔽层111。接着，在第一基板11及屏蔽层111上形成一缓冲层12。而后，于缓冲层12上设置一第一半导体层13a，其为一低温多晶硅层且包括一源极区131、一通道区132及一漏极区133。接着，于第一半导体层13a上形成一第一栅极绝缘层14，再于第一栅极绝缘层14形成一第一栅极151及第一触控信号线路155。而后，形成一底第二绝缘层16a，再于底第二绝缘层16a上形成第三电极171、第一电极172、第一电容电极172’及第三栅极152。如此，则完成本实施例的第一薄膜晶体管的制作。
接着，于第三电极171、第一电极172、第一电容电极172’及第三栅极152上形成一顶第二绝缘层16b，再于顶第二绝缘层16b上形成一第二半导体层191及第三半导体层192，其材料可以是氧化锌基金属氧化物，例如：IGZO、ITZO等。而后，于第二半导体层191及第三半导体层192上形成一包括一第四电极201、一第二电极202及一第二电容电极202’的第二导电层，且第二导电层还包括一第二延伸电极202”及一第五电极203。接着，于第二导电层上依序形成第六绝缘层221及平坦层21。最后，再以与实施例1相同方法形成本实施例的有机发光二极管单元，则完成本实施例的显示设备的制备。
如图2A及图26所示，于本实施例中，第三栅极152与第一栅极151电性连接，以达到第一薄膜晶体管单元与第三薄膜晶体管单元电性连接的目的。此外，第二薄膜晶体管单元TFT2与第三薄膜晶体管单元TFT3通过第二导体层，而可达到彼此电性连接的目的。再者，第一电容电极172’和第二电容电极202’重叠设置以形成第一电容Cst1。
如图26所示，于完成有机发光二极管单元的制备后，还形成一封装层27于有机发光二极管单元上，且再形成一触控电极28于封装层27上，如此则完成本实施例的触控显示设备的制备。其中，触控电极28可通过通孔204，231，281而与第一触控信号线路155电性连接。其中，通孔281可通过填充金属或导电墨水而达到导通触控电极28及第一触控信号线路155的目的。
因此，相较于前述实施例，本实施例的显示设备为一触控显示设备，还包括一触控电极28及一触控信号线路(即，第一触控信号线路155)，其中触控电极28设于显示介质(即有机发光二极管单元)上方，而触控信号线路(即，第一触控信号线路155)设于显示介质层与触控信号线路(即，第一触控信号线路155)间，且触控电极28通过通孔204，231，281与触控信号线路(即，第一触控信号线路155)电性连接。
实施例25
图27为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例24相似，除了于形成第三电极171、第一电极172、第一电容电极172’及第三栅极152还形成一第二触控信号线路156，其通过通孔与第一触控信号线路155电性连接。因此，第二触控信号线路156与包含第三电极171及第一电极172、第一电容电极172’及第三栅极152的第一导电层材料相同。
实施例26
图28为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例24相似，除了第一触控信号线路155是与第三电极171、第一电极172、第一电容电极172’及第三栅极152同时形成，且本实施例的触控显示设备不包括通孔204(如图26所示)。因此，第一触控信号线路155与包含第三电极171、第一电极172、第一电容电极172’及第三栅极152的第一导电层材料相同。
实施例27
图29为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例24相似，除了下述不同点。于本实施例中，第一触控信号线路155是与第三电极171、第一电极172、第一电容电极172’及第三栅极152同时形成。因此，第一触控信号线路155与包含第三电极171、第一电极172、第一电容电极172’及第三栅极152的第一导电层材料相同。此外，于本实施例中，第二半导体层191及第三半导体层192相连而为同一层金属氧化物层。
实施例28
图30为本实施例的显示设备的第一像素及第二像素的剖面示意图。本实施例的显示设备与实施例27相似，除了下述不同点。
于本实施例中，于形成第一栅极151的同时还形成第三电容电极154，且第三电容电极154与第一电容电极172’重叠设置而形成一电容。此外，于本实施例中，屏蔽层111为一金属层，且屏蔽层111通过至少一通孔1551与第一触控信号线路155电性连接。
再者，本实施例的显示设备除了第一像素Px1外，还包括一第二像素Px2；其中第二像素Px2内的薄膜晶体管元件结构与第一像素Px1相同，故在此不再赘述。于本实施例中，第二像素Px2与第一像素Px1相邻设置，且第一像素Px1的屏蔽层111与第二像素Px2的屏蔽层111电性连接。更详细而言，第一像素Px1的屏蔽层111与第二像素Px2的屏蔽层111通过第一触控信号线路155电性连接。除此的外，位于第一半导体层13a与第一基板11之间的屏蔽层111也同时可作为触控信号线路。
实施例29
图31为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例24相似，除了下述不同点。于本实施例中，有机发光二极管单元为一底发光的有机发光二极管单元；故有机发光二极管的有机发光层25未与第一、第二及第三薄膜晶体管单元重叠。因此，于本实施例中，触控电极(包括驱动触控电极281及感应触控电极282)设于第一基板11上；更具体而言，驱动触控电极281及感应触控电极282设于第一基板11的两侧。此外，设于有机发光二极管单元与第一基板11间的第一触控信号线路155还通过通孔1551与驱动触控电极281及感应触控电极282电性连接。
实施例30
图32为本实施例的显示设备的第一像素的剖面示意图。本实施例的显示设备与实施例29相似，屏蔽层111非直接设于第一基板11，而是设于驱动触控电极281上。
本发明前述实施例所制得的显示设备或触控显示设备，可应用于本技术领域已知的任何需要显示屏幕的电子装置上，如显示器、手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视等需要显示影像的电子装置上。
上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求书所述为准，而非仅限于上述实施例。

Claims (19)

1.一种显示设备，其特征在于，包括：
一第一基板；
一第一薄膜晶体管单元，设于该第一基板上，且该第一薄膜晶体管包括：
一第一半导体层，该第一半导体层含硅；以及
一第一电极，与该第一半导体层电性连接；
一第二薄膜晶体管单元，设于该第一基板上，且该第二薄膜晶体管包括：
一第二半导体层，该第二半导体层含金属氧化物；以及
一第二电极，与该第二半导体层电性连接；
一第一电容电极，与该第一电极电性连接；
一第二电容电极，与该第二电极电性连接，且该第二电容电极与该第一电容电极重叠设置；以及
一显示介质层，设于该第一基板上。
2.根据权利要求1所述的显示设备，其中该第一电容电极与该第一电极相连，并且该第二电容电极与该第二电极相连。
3.根据权利要求1所述的显示设备，其中该第一电极与该第二半导体层重叠。
4.根据权利要求1所述的显示设备，还包含一第三电容电极，该第三电容电极与该第一电容电极重叠。
5.根据权利要求4所述的显示设备，其中该第三电容电极与该第二电容电极电性连接。
6.根据权利要求1所述的显示设备，还包含一第四电容电极，该第四电容电极与该第一半导体层电性连接。
7.根据权利要求1所述的显示设备，还包括一触控电极及一触控信号线路，该触控信号线路与该触控电极电性连接，其中，该触控信号线路位于该第一半导体层与该第一基板之间。
8.根据权利要求1所述的显示设备，还包括一触控电极及一触控信号线路，该触控信号线路与该触控电极电性连接，其中，该触控信号线路与该第一导电层材料相同。
9.根据权利要求1所述的显示设备，还包括一第三薄膜晶体管，其中该第三薄膜晶体管包含一第三半导体层，且该第三半导体层包含金属氧化物。
10.根据权利要求1所述的显示设备，还包括一第三薄膜晶体管，其中该第三薄膜晶体管包含一第三半导体层，且该第三半导体层包含硅。
11.一种显示设备，其特征在于，包括：
一第一基板；
一第二薄膜晶体管单元，设于该第一基板上，且该第二薄膜晶体管包括：
一第二栅极；以及
一第二半导体层，该第二半导体层与该第二栅极重叠，其中第二半导体含金属氧化物；
一第三薄膜晶体管单元，设于该第一基板上，且该第三薄膜晶体管包括：
一第三栅极；以及
一第三半导体层，该第三半导体层与该第三栅极重叠，其中第三半导体含金属氧化物；以及
一显示介质层，设于该第一基板上；
其中该第二半导体层与该第三半导体层电性连接。
12.根据权利要求11所述的显示设备，其中该第二半导体层与该第三半导体层相连。
13.根据权利要求11所述的显示设备，还包括一第一薄膜晶体管，设于该第一基板上，其中该第一薄膜晶体管包括一第一半导体层与一第一电极，该第一电极与该第一半导体层电性连接，其中该第一半导体层含硅。
14.根据权利要求13所述的显示设备，还包括一屏蔽层，设于该第一半导体层与该第一基板间，且该屏蔽层与该第二半导体层重叠。
15.根据权利要求14所述的显示设备，还包括一缓冲层，设于屏蔽层与该第二半导体层之间，其中该缓冲层具有一接触孔，而该第二半导体层通过该接触孔以与该屏蔽层电性连接。
16.根据权利要求13所述的显示设备，还包括一触控电极及一触控信号线路，该触控信号线路与该触控电极电性连接，其中，该触控信号线路与该第一电极材料相同。
17.根据权利要求13所述的显示设备，还包括一第一电容电极与一第二电容电极，该第一电容电极与该第一半导体层电性连接，该第二电容电极与该第二半导体层电性连接。
18.根据权利要求17所述的显示设备，还包含一第三电容电极，该第三电容电极与该第一电容电极重叠。
19.根据权利要求11所述的显示设备，还包括一触控电极及一触控信号线路，该触控信号线路与该触控电极电性连接，其中，该触控信号线路位于该第一半导体层与该第一基板之间。
CN201611089421.1A 2016-05-17 2016-12-01 显示设备 Active CN107403804B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011075497.5A CN112038358A (zh) 2016-05-17 2016-12-01 显示设备
US15/480,458 US20170338252A1 (en) 2016-05-17 2017-04-06 Display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662337384P 2016-05-17 2016-05-17
US62/337,384 2016-05-17
US201662358177P 2016-07-05 2016-07-05
US62/358,177 2016-07-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011075497.5A Division CN112038358A (zh) 2016-05-17 2016-12-01 显示设备

Publications (2)

Publication Number Publication Date
CN107403804A true CN107403804A (zh) 2017-11-28
CN107403804B CN107403804B (zh) 2020-10-30

Family

ID=60389204

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611089421.1A Active CN107403804B (zh) 2016-05-17 2016-12-01 显示设备
CN202011075497.5A Pending CN112038358A (zh) 2016-05-17 2016-12-01 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011075497.5A Pending CN112038358A (zh) 2016-05-17 2016-12-01 显示设备

Country Status (1)

Country Link
CN (2) CN107403804B (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206008A (zh) * 2018-01-11 2018-06-26 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108829287A (zh) * 2018-06-21 2018-11-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN108831892A (zh) * 2018-06-14 2018-11-16 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
CN109148491A (zh) * 2018-11-01 2019-01-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109473461A (zh) * 2018-10-18 2019-03-15 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法
CN110323230A (zh) * 2018-03-29 2019-10-11 三星显示有限公司 显示设备
CN110783490A (zh) * 2019-11-13 2020-02-11 合肥京东方卓印科技有限公司 显示面板及其制备方法
CN110930949A (zh) * 2019-12-17 2020-03-27 昆山国显光电有限公司 像素电路和显示面板
US10705636B2 (en) 2018-06-21 2020-07-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
WO2020140767A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 透明显示基板及其制作方法和透明显示面板
CN111656428A (zh) * 2018-01-30 2020-09-11 株式会社半导体能源研究所 显示面板、显示装置、输入输出装置、数据处理装置
CN111755462A (zh) * 2020-06-23 2020-10-09 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN111916470A (zh) * 2019-05-10 2020-11-10 群创光电股份有限公司 叠层结构和电子装置
US10916185B1 (en) 2019-09-30 2021-02-09 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate, display panel, display device and array-substrate manufacturing method
CN112947794A (zh) * 2021-04-16 2021-06-11 京东方科技集团股份有限公司 触控显示面板和显示装置
CN113745241A (zh) * 2021-07-30 2021-12-03 惠科股份有限公司 阵列基板及其制作方法、显示面板及其控制方法、显示装置
US20220013612A1 (en) * 2019-10-29 2022-01-13 Boe Technology Group Co., Ltd. Display Substrate, Manufacturing Method Thereof, and Display Apparatus
JP2022543939A (ja) * 2020-06-23 2022-10-17 武漢華星光電半導体顕示技術有限公司 アレイ基板及びその製造方法
JP2023505359A (ja) * 2019-12-13 2023-02-08 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイおよび電子デバイス
WO2023103031A1 (zh) * 2021-12-10 2023-06-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2023168670A1 (zh) * 2022-03-10 2023-09-14 京东方科技集团股份有限公司 显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014624A1 (en) * 1998-12-28 2002-02-07 Shunpei Yamazaki Semiconductor device
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN102906804A (zh) * 2010-05-24 2013-01-30 夏普株式会社 薄膜晶体管基板及其制造方法
CN102986012A (zh) * 2010-07-09 2013-03-20 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
US20130314074A1 (en) * 2012-05-23 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Measurement device
CN105552085A (zh) * 2015-12-25 2016-05-04 昆山国显光电有限公司 一种像素驱动电路及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190524B2 (en) * 2010-09-09 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, method for producing the same, and display device
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
CN103715196B (zh) * 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US20170125452A1 (en) * 2014-06-17 2017-05-04 Sharp Kabushiki Kaisha Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014624A1 (en) * 1998-12-28 2002-02-07 Shunpei Yamazaki Semiconductor device
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN102906804A (zh) * 2010-05-24 2013-01-30 夏普株式会社 薄膜晶体管基板及其制造方法
CN102986012A (zh) * 2010-07-09 2013-03-20 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板
US20130314074A1 (en) * 2012-05-23 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Measurement device
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN105552085A (zh) * 2015-12-25 2016-05-04 昆山国显光电有限公司 一种像素驱动电路及其制备方法

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206008B (zh) * 2018-01-11 2019-12-31 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
CN108206008A (zh) * 2018-01-11 2018-06-26 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
US11842679B2 (en) 2018-01-30 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
CN111656428B (zh) * 2018-01-30 2023-08-04 株式会社半导体能源研究所 显示面板、显示装置、输入输出装置、数据处理装置
CN111656428A (zh) * 2018-01-30 2020-09-11 株式会社半导体能源研究所 显示面板、显示装置、输入输出装置、数据处理装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110323230B (zh) * 2018-03-29 2024-04-26 三星显示有限公司 显示设备
US11189679B2 (en) 2018-03-29 2021-11-30 Boe Technology Group Co., Ltd. Array substrate and manufacturing method therefor, and display device
WO2019185011A1 (zh) * 2018-03-29 2019-10-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110323230A (zh) * 2018-03-29 2019-10-11 三星显示有限公司 显示设备
US11239257B2 (en) 2018-06-14 2022-02-01 Boe Technology Group Co., Ltd. Display backplane and method for manufacturing the same, display panel and display device
CN108831892A (zh) * 2018-06-14 2018-11-16 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
WO2019237731A1 (zh) * 2018-06-14 2019-12-19 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
WO2019242083A1 (zh) * 2018-06-21 2019-12-26 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US10705636B2 (en) 2018-06-21 2020-07-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN108829287A (zh) * 2018-06-21 2018-11-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN109473461A (zh) * 2018-10-18 2019-03-15 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
US10644041B1 (en) 2018-11-01 2020-05-05 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, method for making the array substrate, and display apparatus
CN109148491A (zh) * 2018-11-01 2019-01-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法
US11489029B2 (en) * 2019-01-02 2022-11-01 Boe Technology Group Co., Ltd. Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor
WO2020140767A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 透明显示基板及其制作方法和透明显示面板
CN111916470A (zh) * 2019-05-10 2020-11-10 群创光电股份有限公司 叠层结构和电子装置
US10916185B1 (en) 2019-09-30 2021-02-09 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate, display panel, display device and array-substrate manufacturing method
US20220013612A1 (en) * 2019-10-29 2022-01-13 Boe Technology Group Co., Ltd. Display Substrate, Manufacturing Method Thereof, and Display Apparatus
CN110783490A (zh) * 2019-11-13 2020-02-11 合肥京东方卓印科技有限公司 显示面板及其制备方法
JP7460251B2 (ja) 2019-12-13 2024-04-02 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイおよび電子デバイス
JP2023505359A (ja) * 2019-12-13 2023-02-08 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイおよび電子デバイス
CN110930949A (zh) * 2019-12-17 2020-03-27 昆山国显光电有限公司 像素电路和显示面板
WO2021258458A1 (zh) * 2020-06-23 2021-12-30 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
JP2022543939A (ja) * 2020-06-23 2022-10-17 武漢華星光電半導体顕示技術有限公司 アレイ基板及びその製造方法
JP7234380B2 (ja) 2020-06-23 2023-03-07 武漢華星光電半導体顕示技術有限公司 アレイ基板及びその製造方法
CN111755462B (zh) * 2020-06-23 2021-10-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN111755462A (zh) * 2020-06-23 2020-10-09 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN112947794B (zh) * 2021-04-16 2024-03-12 京东方科技集团股份有限公司 触控显示面板和显示装置
CN112947794A (zh) * 2021-04-16 2021-06-11 京东方科技集团股份有限公司 触控显示面板和显示装置
CN113745241A (zh) * 2021-07-30 2021-12-03 惠科股份有限公司 阵列基板及其制作方法、显示面板及其控制方法、显示装置
WO2023103031A1 (zh) * 2021-12-10 2023-06-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2023168670A1 (zh) * 2022-03-10 2023-09-14 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN112038358A (zh) 2020-12-04
CN107403804B (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN107403804A (zh) 显示设备
CN107342370B (zh) 显示面板及显示装置
CN108155195B (zh) 显示设备
US20220085128A1 (en) Display Device
CN111897156B (zh) 包括盒内式触摸板的背板基板
CN107195663B (zh) Amoled显示面板结构
CN103885223B (zh) 一种触控显示面板、触控显示装置
US9484395B2 (en) Method of manufacturing organic light emitting display panel
CN105097825B (zh) 显示装置
CN111477672B (zh) 一种显示基板及其制备方法、显示面板和显示装置
KR102068111B1 (ko) 액정 패널에 사용되는 어레이 기판 및 그 제조 방법
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
CN105914229B (zh) 一种amoled显示基板及其制作方法、显示装置
US20160291774A1 (en) Display panel and method for forming the same
CN107275334A (zh) 显示设备
CN103377615A (zh) 有机发光二极管显示器及其测试方法
US20140117347A1 (en) Thin Film Transistor and Active Matrix Flat Display Device
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
KR20090110174A (ko) 디스플레이 장치 및 그 동작방법
CN112599540B (zh) 阵列基板及其制备方法、显示面板
US20230180550A1 (en) Array substrate and display device
CN207517696U (zh) 基板及电子装置
CN105988258A (zh) 显示器面板
KR102297652B1 (ko) 표시 장치
CN112420786A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant