JP7460251B2 - ディスプレイおよび電子デバイス - Google Patents

ディスプレイおよび電子デバイス Download PDF

Info

Publication number
JP7460251B2
JP7460251B2 JP2022534734A JP2022534734A JP7460251B2 JP 7460251 B2 JP7460251 B2 JP 7460251B2 JP 2022534734 A JP2022534734 A JP 2022534734A JP 2022534734 A JP2022534734 A JP 2022534734A JP 7460251 B2 JP7460251 B2 JP 7460251B2
Authority
JP
Japan
Prior art keywords
layer
transistor
substrate
gate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022534734A
Other languages
English (en)
Other versions
JP2023505359A (ja
Inventor
アン、ヤビン
ヘ、ハイミン
パン、ヨンチアン
ティアン、スーフイ
Original Assignee
ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010106846.9A external-priority patent/CN113066818B/zh
Application filed by ホアウェイ・テクノロジーズ・カンパニー・リミテッド filed Critical ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Publication of JP2023505359A publication Critical patent/JP2023505359A/ja
Application granted granted Critical
Publication of JP7460251B2 publication Critical patent/JP7460251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本願は、２０１９年１２月１３日に中国国家知識産権局に出願された、「半導体酸化物薄膜トランジスタディスプレイおよび電子デバイス（ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＯＸＩＤＥ ＴＨＩＮ－ＦＩＬＭ ＴＲＡＮＳＩＳＴＯＲ ＤＩＳＰＬＡＹ ＡＮＤ ＥＬＥＣＴＲＯＮＩＣ ＤＥＶＩＣＥ）」と題する中国特許出願第２０１９１１２８４５８７．２に基づく優先権、ならびに、２０２０年２月２０日に中国国家知識産権局に出願された、「ディスプレイおよび電子デバイス（ＤＩＳＰＬＡＹ ＡＮＤ ＥＬＥＣＴＲＯＮＩＣ ＤＥＶＩＣＥ）」と題する中国特許出願第２０２０１０１０６８４６．９に基づく優先権を主張するものであり、これらの特許出願はその全体が参照により本明細書に組み込まれる。
本願は、ディスプレイ技術分野、特に、ディスプレイおよび電子デバイスに関連する。
有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ，ＯＬＥＤ）ディスプレイなどの自発光型ディスプレイは、広範な注目を引き付け、自発光、反応の速さ、高輝度、および明るさなどの利点に起因して長期間にわたって大幅に開発されてきた。しかしながら、既存の自発光型ディスプレイにおいては、画素回路内のいくつかのトランジスタのリーク電流が大きいことに起因して、例えばスタンバイ状態などの低周波数駆動のシナリオでは、電力消費が比較的に高い。結果として、デバイスのスタンバイ時間が短縮される。
本願の実施形態は、ディスプレイおよび電子デバイスを提供し、低周波数駆動下における自発光型ディスプレイの電力消費が大きいという問題を改善する。
前述の目的を実現するために、本願は、以下の技術的解決手段を使用する。
本願の実施形態の第１の態様によると、ディスプレイが提供される。ディスプレイは、複数のサブ画素、基板、発光デバイス、画素回路、および隔離部を含む。発光デバイス、画素回路、および隔離部は、基板上に配置されている。画素回路および発光デバイスは結合されており、サブ画素に位置付けられている。画素回路は、第１のトランジスタと第２のトランジスタとを含む。第１のトランジスタの活性層は多結晶シリコンを含み、第２のトランジスタの活性層は半導体酸化物を含む。加えて、隔離部は、隔離ベースと、隔離ベースを囲む隔離保持壁とを含む。第２のトランジスタの活性層は、隔離保持壁と隔離ベースとによって形成された溝に配置されている。隔離部は、第１のトランジスタの活性層における水素イオンが第２のトランジスタの活性層に拡散されることを少なくとも防止するように構成されている。
第１のトランジスタは多結晶シリコン薄膜トランジスタであり、第２のトランジスタは酸化物薄膜トランジスタであることが、前述の説明から分かり得る。隔離部は、隔離保持壁および隔離ベースで構成されている。隔離保持壁および隔離ベースは、溝を形成する。さらに、第２のトランジスタの活性層は隔離保持壁と隔離ベースとによって形成された溝に配置されており、第１のトランジスタの活性層は隔離保持壁と隔離ベースとによって形成された溝の外部に配置されている。従って、隔離部は、第１のトランジスタの活性層における水素イオンが第２のトランジスタの活性層に拡散されることを防止し、それにより、低温多結晶シリコン薄膜トランジスタにおける水素イオンが酸化物薄膜トランジスタの活性層に拡散された後の、酸化物薄膜トランジスタの故障を回避するように構成され得る。この場合、画素回路は低温多結晶シリコン薄膜トランジスタを含み、酸化物薄膜トランジスタも含む。さらに、酸化物薄膜トランジスタは、低温多結晶シリコン薄膜トランジスタと比較してより低いオフ状態電流を有する。従って、低周波数駆動中に電力消費が低減し得、従って、スタンバイ時間が増加し得る。
任意選択的に、ディスプレイはさらに、基板上に順に位置付けられている第１のゲート絶縁層、第１のパッシベーション層、第２のパッシベーション層、および第２のゲート絶縁層を含む。第１のパッシベーション層を構成している材料は窒化シリコンを含み、第２のパッシベーション層を構成している材料は酸化シリコンを含む。加えて、第１のゲート絶縁層は、第１のトランジスタの活性層と第１のゲートとの間に位置付けられており、第１のトランジスタの活性層は基板に近い。さらに、第１のゲート絶縁層の第１のゲートは、第１のパッシベーション層と第２のパッシベーション層とによって覆われている。
この場合、隔離保持壁は、第１のゲート絶縁層および第１のパッシベーション層を少なくとも貫通し、第２のゲート絶縁層の少なくとも一部分は隔離保持壁に位置付けられている。加えて、第２のゲート絶縁層は、第２のトランジスタの活性層と第２のゲートとの間に位置付けられており、第２のトランジスタの活性層は基板に近い。
このように、隔離保持壁は、第１のトランジスタの活性層における水素イオンを遮断するのみならず、第１のパッシベーション層の窒化シリコンにおける水素イオンが第２のトランジスタの活性層に拡散することも防止し、それにより、水素イオンによって第２のトランジスタの活性層に生じる損傷を回避する。加えて、隔離保持壁は、第１のパッシベーション層から第１のゲート絶縁層を少なくとも分離する。従って、無機酸化物材料の面積が過度に大きいことに起因する応力集中が回避され得る。このように、ディスプレイが折り曲げられた場合に内部破損が回避される。
任意選択的に、隔離保持壁はさらに、第２のパッシベーション層を貫通する。この場合、隔離保持壁は、第１のゲート絶縁層、第１のパッシベーション層、および第２のパッシベーション層を貫通する。隔離保持壁は、前述の解決手段におけるそれより高く、従って、第１のトランジスタの活性層における水素イオンと、第１のパッシベーション層の窒化シリコンにおける水素イオンとが第２のトランジスタの活性層に拡散されることをより良く防止し得る。
任意選択的に、ディスプレイはさらに、共通電極層を含む。共通電極層は、第１のトランジスタおよび第２のトランジスタの、基板に近い側に位置付けられている。第１のトランジスタまたは第２のトランジスタの第１の極は、共通電極層に結合されている。これに基づいて、まず、共通電極層は、第１のトランジスタおよび第２のトランジスタの基板に近い側に位置付けられており、ソース／ドレイン（Ｓ／Ｄ）と同じ層には存在しない。従って、電圧降下（ＩＲ ｄｒｏｐ）が低減し、それによりデータ線のクロストークを回避し得る。加えて、データ線のレイアウト空間が低減し、解像度が改善される。次に、共通電極層は、上側ラミネート層の位置には位置付けられていない。この場合、ラミネート層の厚さが低減され、それにより、ディスプレイが連続的に曲げられることを容易にし得る。
加えて、隔離ベースと共通電極層とは同じ層にあり、同じ材料で作製され、一体的に形成されている。このように、製造プロセスが簡略化され得る。隔離ベースは、共通電極層が製造されている間、同じマスクを使用して形成される。
任意選択的に、共通電極層は、金属層を含むか、または、金属層と、金属層に積層された表面酸化物材料層とを含む。この場合、第１のトランジスタの活性層の基板上の垂直突出部は、共通電極層の基板上の垂直突出部の範囲内にある。さらに、第２のトランジスタの活性層の基板上の垂直突出部は、共通電極層の基板上の垂直突出部の範囲内にある。このように、共通電極層は、第１のトランジスタの活性層と第２のトランジスタの活性層とを、周辺光、レーザリフトオフ（ｌａｓｅｒ ｌｉｆｔ ｏｆｆ，ＬＬＯ）、および処理中の他のプロセスによって損傷されることから保護し得る。加えて、共通電極層は金属材料で作製されており、従って、外部の電界および静電気放電（ｅｌｅｃｔｒｏ－ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ，ＥＳＤ）が入ってくることから保護し、それにより、発光デバイスの安定性を向上させ得る。
任意選択的に、第１のトランジスタは、第３のゲートをさらに含む。第３のゲートは、第１のトランジスタの第１のゲートの基板に近い側に位置付けられており、第１のトランジスタにおける第１のゲートは第３のゲートから絶縁されている。加えて、第１のトランジスタの第３のゲートは、共通電極層と同じ層にあり且つ同じ材料で作製されており、共通電極層から絶縁されている。これに基づいて、第３のゲートは、共通電極層が製造されている間、同じマスクを使用して形成され得、従って、プロセスが簡略化される。加えて、単一ゲートと比較して、トランジスタの駆動能力は２つのゲートを通じて向上され得る。
任意選択的に、第２のトランジスタは、第４のゲートをさらに含む。第４のゲートは、第２のトランジスタの第２のゲートの基板に近い側に位置付けられており、第２のトランジスタにおける第２のゲートは第４のゲートから絶縁されている。加えて、第２のトランジスタの第４のゲートは、共通電極層と同じ層にあり且つ同じ材料で作製されており、共通電極層から絶縁されている。これに基づいて、第４のゲートは、共通電極層が製造されている間、同じマスクを使用して形成され得、従って、プロセスが簡略化される。加えて、単一ゲートと比較して、トランジスタの駆動能力は２つのゲートを通じて向上され得る。
任意選択的に、基板を構成している材料は、有機材料を含む。この場合、ディスプレイはさらに、基板上に順に位置付けられている第１バリア層、第１の応力緩和層、および第２バリア層を含む。第１のトランジスタの活性層は、第２バリア層の基板から離れた側の表面上に位置付けられている。加えて、共通電極層は第１バリア層と第１の応力緩和層との間に位置付けられており、第１バリア層および第１の応力緩和層に接続されている。この場合、共通電極層はディスプレイをサポートする機能を提供し得る。フレキシブルディスプレイの場合、ディスプレイのパネルに対する応力を均一にして、それにより、連続的に曲げるという効果を実装し得る。加えて、製造プロセス中の膜の変形および散乱輝点といった問題が改善される。
任意選択的に、ディスプレイは、第１のビアをさらに含み得る。第１のビアは、第１の応力緩和層、第２バリア層、第１のゲート絶縁層、および第１のパッシベーション層を順に貫通している。加えて、第１のビアの第１の端部は共通電極層に結合されており、第１のビアの第２の端部は、第１のトランジスタまたは第２のトランジスタの第１の極に結合されている。第１のビアは第１の金属導電層を含み、隔離保持壁と第１の金属導電層とは同じ層にあり且つ同じ材料で作製されている。この場合、第１の金属導電層は、隔離保持壁が製造されている間、同じマスクを使用して形成され得、従って、プロセスが簡略化される。
任意選択的に、ディスプレイは、第２のビアをさらに含む。第２のビアの第１の端部は第１のビアの第２の端部に結合されており、第２のビアの第２の端部は第１のトランジスタまたは第２のトランジスタの第１の極に結合されている。加えて、第１のビアは第２の金属導電層を含み、第２の金属導電層と第１のトランジスタの第１の極とは同じ層にあり且つ同じ材料で作製されている。この場合、第２の金属導電層は、第１のトランジスタの第１の極が製造されている間に同じマスクを使用して形成されることも可能であり、従って、プロセスが簡略化される。加えて、共通電極層との結合は、第１のビアを第２のビアに接続することによって実装され得、これは、プロセスの難易度を下げることができる。
任意選択的に、基板を構成している材料は、有機材料を含む。ディスプレイはさらに、基板上に順に位置付けられている第１バリア層、接続層、および第１の応力緩和層を含む。接続層は、第１バリア層を第１の応力緩和層に接続するように構成されている。加えて、共通電極層は、基板と第１バリア層との間に位置付けられており、基板と第１バリア層とに接続されている。代替的に、ディスプレイはさらに、第１の応力緩和層の基板から離れた側に位置付けられた第２バリア層を含み、第１のトランジスタの活性層は、第２バリア層の基板から離れた側の表面上に位置付けられている。共通電極層は第１の応力緩和層と第２バリア層との間に位置付けられており、第１の応力緩和層と第２バリア層とに接続されている。この場合、共通電極層はディスプレイをサポートする機能を提供することもできる。フレキシブルディスプレイの場合、ディスプレイのパネルに対する応力を均一にして、それにより、連続的に曲げるという効果を実装し得る。加えて、製造プロセス中の膜の変形および散乱輝点といった問題が改善される。
任意選択的に、隔離保持壁において、第２のトランジスタの活性層は隔離ベースから絶縁されており、第２バリア層は、隔離保持壁の、第２のトランジスタの活性層から離れた外面上に配置されている。
このように、まず、第２のトランジスタの活性層は隔離ベースから分離され、電気接続を回避し得る。次に、第２バリア層の厚さは、通常、第２のパッシベーション層および第２のゲート絶縁層の厚さよりはるかに大きい。従って、第２バリア層が、隔離保持壁の、第２のトランジスタの活性層から離れた外面上に配置された場合、第２のトランジスタの活性層は、隔離部に位置付けられ得、第１のトランジスタの活性層より低い場合がある。
任意選択的に、基板を構成している材料は、無機材料を含む。ディスプレイは、基板上に位置付けられたバッファ層をさらに含む。共通電極層は、基板とバッファ層との間に位置付けられ且つ基板とバッファ層とに接続されている。加えて、第２のトランジスタの活性層は隔離ベースから絶縁されており、バッファ層は、隔離保持壁の、第２のトランジスタの活性層から離れた外面上に配置されている。これに基づいて、基板材料が無機材料を含むディスプレイの場合、共通電極層は第１のトランジスタの活性層と第２のトランジスタの活性層とを、外部光、レーザリフトオフ（ｌａｓｅｒ ｌｉｆｔ ｏｆｆ，ＬＬＯ）、および他のプロセスによる損傷から保護する機能と、外部の電界および静電気放電（ｅｌｅｃｔｒｏ－ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ，ＥＳＤ）が入ってくることから保護する機能とを提供するのに使用される場合もある。加えて、バッファ層の厚さは、通常、第２のパッシベーション層および第２のゲート絶縁層の厚さよりはるかに大きい。従って、バッファ層が、隔離保持壁の、第２のトランジスタの活性層から離れた外面上に配置された場合、第２のトランジスタの活性層は、隔離部に位置付けられ得、第１のトランジスタの活性層より低い場合がある。
任意選択的に、画素回路はストレージコンデンサをさらに含み、ストレージコンデンサは絶縁された第１の電極および第２の電極を含む。第１の電極は、第１のゲート絶縁層の基板から離れた側の表面上に位置付けられており、第１の電極と第１のトランジスタのゲートとは同じ層にあり且つ同じ材料で作製されている。加えて、第２の電極は、第２のパッシベーション層の基板から離れた側の表面上に位置付けられており、第２の電極は第１のトランジスタに結合されており、第２の電極と第２のトランジスタのゲートとは同じ層にあり且つ同じ材料で作製されている。この場合、ストレージコンデンサの第１の電極および第２の電極は、第１のトランジスタのゲートと第２のトランジスタのゲートとが製造されている間、同じマスクを使用して別個に製造され得、従って、プロセスが簡略化される。
任意選択的に、ディスプレイはさらに、第２のゲート絶縁層を覆う第３のパッシベーション層を含み、ストレージコンデンサはさらに、第３の電極を含む。第３の電極は、第３のパッシベーション層の基板から離れた側の表面上に位置付けられ且つ第２の電極を覆っている。第３の電極と第１のトランジスタの第１の極とは、同じ層にあり且つ同じ材料で作製されている。加えて、ディスプレイはさらに、第２の電極を貫通している第３のビアを含み、第３の電極は、第３のビアを通じて第１の電極に結合されている。これに基づいて、まず、第３のパッシベーション層は、空気中の水素イオンが製造プロセス中に第２のトランジスタの活性層に拡散されることを防止し、それにより、第２のトランジスタの活性層に対する損傷を回避し得る。次に、前述の構造はコンデンサの相対的な面積を増やし、それにより、コンデンサのエネルギー貯蔵効果を高め得る。
任意選択的に、第１のトランジスタは発光デバイスに結合されている。第１のトランジスタは、発光デバイスに駆動電流を供給して、短時間で発光デバイスをオンにするように構成されている。
本願の実施形態の第２の態様によると、電子デバイスが提供される。電子デバイスは、上述の任意のディスプレイを含む。電子デバイスは、前述の実施形態において提供されたディスプレイと同じ技術的効果を有する。詳細は本明細書において再び説明されない。
本願の実施形態に係る電子デバイスの構造の概略図である。
図１ａにおける電子デバイスのディスプレイの構造の概略図である。
本願の実施形態に係るトランジスタの構造の概略図である。
本願の実施形態に係る画素回路の回路図である。
図１ｂにおけるＯ－Ｏに沿って切断することによって得られる断面図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
本願の実施形態に係る別のディスプレイの構造の概略図である。
参照番号
０１：電子デバイス；１０：ディスプレイモジュール；１１：中間フレーム；１２：後部カバー；１００：ディスプレイ；１０１：画素回路；１０２：発光部；１０３：サブ画素；ｓ：ソース；ｄ：ドレイン；ｇ：ゲート；ＡＬ：活性層；ＧＬ：ゲート線；Ｔｄ：駆動トランジスタ；Ｔｃ：スイッチングトランジスタ；２１５：画素定義層；２１６：アノード；２１７：発光層；２１８：カソード；２２５：中抜き構造；２１９：第１のトランジスタの第２の極；２２２：第１のゲート；２１２：第１のトランジスタの活性層；２０１：基板；２０２：第１のトランジスタ；２０３：第２のトランジスタ；２２３：第２のゲート；２１０：第３のパッシベーション層；２０８：第２のゲート絶縁層；２０７：第２のパッシベーション層；２０６：第１のパッシベーション層；２０５：第１のゲート絶縁層；２１３：第２のトランジスタの活性層；２１４：隔離保持壁；２２４：隔離ベース；２０４：隔離部；３０１：第１バリア層；３０２：第１の応力緩和層；３０３：第２バリア層；２２８：溝；３０５：第１のビア；３０６：第２のビア；３０７：第１の金属導電層；３０８：第２の金属導電層；３０４：共通電極層；Ａ：第１の電極；Ｂ：第２の電極；Ｅ：第１のビアの第１の端部；Ｆ：第２のビアの第１の端部；Ｃｓｔ：ストレージコンデンサ；Ｃ：第３の電極；Ｄ：第３のビア；３０９：第３のゲート；３１０：第４のゲート；３１１：接続層；６０１：バッファ層
以下では、本願の実施形態における添付図面を参照して本願の実施形態における技術的解決手段を説明する。明らかに、説明された実施形態は、本願のいくつかの実施形態に過ぎず、全ての実施形態ではない。
以下の用語、すなわち、「第１」および「第２」は単に、説明の目的を意図するものであり、相対的な重要度の指示もしくは示唆、または、指示された技術的機能の数の黙示的な指示として理解されるべきでない。従って、「第１」、「第２」または同様のものによって限定される特徴は、１または複数の特徴を明示的にまたは黙示的に含み得る。本願の説明において、別様に記載されない限り、「複数の（ａ ｐｌｕｒａｌｉｔｙ ｏｆ）」は、２つまたは２つより多くを意味する。
加えて、本願において、「上」および「下」などの方向に関する用語は、限定されないが、関連する添付図面において概略的に配置された構成要素の方向を含み得る。これらの方向に関する用語は相対的な概念であり得ることを理解されたい。方向に関する用語は関連する説明および明確化のために使用されており、添付図面において構成要素が配置された方向の変化に基づいて対応して変化し得る。
本願において、「接続（ｃｏｎｎｅｃｔｉｏｎ）」という用語は、別様に明示的に指定および限定されていない限り、広義に理解されるべきである。例えば、「接続」は、固定された接続であってもよく、取り外し可能な接続であってもよく、一体的な接続であってもよく、直接接続であってもよく、または、媒体を使用して実装される間接接続であってもよい。加えて、「結合（ｃｏｕｐｌｉｎｇ）」という用語は、信号伝送のための電気接続を実装する方式であり得る。「結合」は、直接電気接続であってもよく、または、中間媒体を介した間接電気接続であってもよい。
本願の実施形態は、電子デバイスを提供する。電子デバイスは、携帯電話（ｍｏｂｉｌｅ ｐｈｏｎｅ）、タブレットコンピュータ（ｐａｄ）、コンピュータ、スマートウェアラブル製品（例えば、スマートウォッチまたはスマートバンド）、セットトップボックス、メディアプレーヤ、ポータブル電子デバイス、仮想現実（ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ，ＶＲ）端末デバイス、または拡張現実（ａｕｇｍｅｎｔｅｄ ｒｅａｌｉｔｙ，ＡＲ）端末デバイスなどの電子製品を含む。電子デバイスの特定の形成は、本願のこの実施形態において特に限定されるものではない。
説明を容易にするために、図１ａに示された電子デバイス０１が携帯電話である例が以下で使用される。この場合、電子デバイス０１は、ディスプレイモジュール１０、中間フレーム１１、および後部カバー１２を主に含む。中間フレーム１１は、ディスプレイモジュール１０と後部カバー１２との間に位置付けられている。ディスプレイモジュール１０と後部カバー１２とは、中間フレーム１１に別個に接続されている。後部カバー１２と中間フレーム１１との間に形成された収容空洞は、バッテリならびにカメラ（図１ａには示されていない）、および図１ａに示されたプリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ，ＰＣＢ）などの電子コンポーネントを収容するように構成されている。
上述の任意の電子デバイス０１の場合、電子デバイス０１におけるディスプレイモジュール１０は、図１ｂに示されたディスプレイ１００を含み得る。ディスプレイ１００は、行および列において配列された複数のサブ画素（ｓｕｂ ｐｉｘｅｌｓ）１０３を含み得る。画素回路１０１および発光デバイス１０２は、サブ画素１０３に位置付けられている。画素回路１０１は発光デバイス１０２を駆動して発光させ、その結果、ディスプレイ１００における各々のサブ画素１０３は予め設定されたグレースケールに従って表示され得る。
例えば、発光デバイス１０２は、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ，ＯＬＥＤ）、マイクロ発光ダイオード（ｍｉｃｒｏ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ，ｍｉｒｃｏ ＬＥＤ）、またはミニ発光ダイオード（ｍｉｎｉ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ，ｍｉｎｉ ＬＥＤ）であり得る。説明を容易にするために、以下では、発光デバイス１０２がＯＬＥＤである例を使用して説明を行う。
本願のいくつかの実施形態において、画素回路１０１は、複数のトランジスタと少なくとも１つのコンデンサとを含み得る。トランジスタは、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）であり得る。
前述のトランジスタのうち任意の１つは、図１ｃ（トランジスタの断面図）に示されている、ゲート（ｇａｔｅ，ｇ）、活性層（ａｃｔｉｖｅ ｌａｙｅｒ，ＡＬ）、および、第１の極ならびに第２の極（例えば、ソース（ｓｏｕｒｃｅ，ｓ）ならびにドレイン（ｄｒａｉｎ，ｄ））を含み得る。例えば、第１の極はソース（ｓｏｕｒｃｅ，ｓ）であり、第２の極はドレイン（ｄｒａｉｎ，ｄ）である。代替的に、トランジスタの第１の極はドレインｄであり得、第２の極はソースｓであり得る。これは、本願において限定されるものではない。説明を容易にするために、以下では、トランジスタの第１の極がソースｓであり第２の極がドレインｄである例を使用して説明を提供する。
活性層ＡＬは、半導体材料で作製されている。トランジスタのゲートｇに印加された電圧を使用してトランジスタがオンにされることができる場合、活性層ＡＬは絶縁体から導体に変換され、その結果、トランジスタのソースｓおよびドレインｄが結合される。トランジスタのゲートｇに印加された電圧を使用してトランジスタがオンにされることができない場合、活性層ＡＬは絶縁状態にあり、トランジスタのソースｓはそのドレインｄから分離される。
トランジスタの性能は、トランジスタの活性層を構成している異なる材料によって変化する。例えば、トランジスタの活性層を構成する材料が多結晶シリコン（例えば、低温多結晶シリコン薄膜，ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｓｉｌｉｃｏｎ，ＬＴＰＳ）である場合、多結晶シリコントランジスタの高電子移動度に起因して、多結晶シリコントランジスタは通常、スイッチング頻度が高い場合（例えば、電子デバイス０１がオン状態にある場合）に適用され、スイッチング効率を向上させる。低温多結晶シリコン薄膜は、低温（例えば、６００℃より低い温度）の環境で堆積された多結晶シリコンであることに留意されたい。
代替的に、別の例の場合、トランジスタの活性層を構成している材料が半導体酸化物（例えば、アモルファスインジウムガリウム亜鉛酸化物、または、インジウムガリウム亜鉛酸化物、ＩＧＺＯ）である場合、半導体酸化物トランジスタは多結晶シリコントランジスタより低い電子移動度を有するが、極度に低いオフ状態電流を有するので、半導体酸化物トランジスタは通常、スイッチング頻度が低い場合（例えば、電子デバイス０１がスタンバイ状態にある場合）に適用され、リーク電流を低減して、それにより電力消費を低減するように構成され得る。以下では、説明を容易にするために、活性層が多結晶シリコンで作製されたトランジスタは第１のトランジスタと称され、活性層が半導体酸化物で作製されたトランジスタは第２のトランジスタと称される。
これに基づいて、高周波数駆動下で（例えば、電子デバイス０１がオン状態にある場合）画素回路１０１が短時間でオンにされることを可能にするべく、低周波数駆動下（例えば、電子デバイス０１がスタンバイ状態にある場合）の電力消費を低減すべく、画素回路１０１は、上述の少なくとも１つの第１のトランジスタと少なくとも１つの第２のトランジスタとを含む。例えば、図２ａに示されるように、画素回路１０１は、駆動トランジスタＴｄ、スイッチングトランジスタＴｃ、およびコンデンサＣｓｔを含み得る。この場合、画素回路１０１は２Ｔ１Ｃ構造を有する。「２Ｔ」は２つのトランジスタがあることを示し、「１Ｃ」は１つのストレージコンデンサがあることを示す。
スイッチングトランジスタＴｃは、ゲート線（ＧＬ）の制御下でオン状態を保ち、これにより、駆動トランジスタＴｄのゲートｇおよびストレージコンデンサＣｓｔにデータ電圧Ｖｄａｔａを書き込むように構成されている。ストレージコンデンサＣｓｔは、駆動トランジスタＴｄのゲート電圧を維持し得、その結果、駆動トランジスタＴｄのゲート電圧は１つの画像フレーム内で安定化され得る。この場合、駆動トランジスタＴｄは、データ電圧Ｖｄａｔａに基づいて駆動電流を生成し得、その結果、発光デバイス１０２は、駆動電流に基づいて発光し得る。
本願のいくつかの実施形態において、図２ａの駆動トランジスタＴｄは第１のトランジスタであり得る。例えば、駆動トランジスタＴｄの活性層はＬＴＰＳで作製されている。加えて、スイッチングトランジスタＴｃは第２のトランジスタであり得る。例えば、スイッチングトランジスタの活性層はＩＧＺＯで作製されている。この場合、駆動トランジスタＴｄ（すなわち、第１のトランジスタ）は高電子移動度を有するので、発光デバイス１０２は、第１のトランジスタが発光デバイス１０２に接続されている場合に短時間でオンにされ得る。さらに、第２のトランジスタのオフ状態電流は極度に低いので、第２のトランジスタが回路のオンまたはオフを制御するためのスイッチングトランジスタＴｃとして使用される場合、リーク電流が低減し、それにより、電力消費が低減するとともにデバイスのスタンバイ時間が増加し得る。
代替的に、本願のいくつかの他の実施形態において、図２ａの駆動トランジスタＴｄは第２のトランジスタであり得る。例えば、駆動トランジスタＴｄの活性層はＩＧＺＯで作製されている。加えて、スイッチングトランジスタＴｃは第１のトランジスタであり得る。例えば、スイッチングトランジスタＴｃの活性層はＬＴＰＳで作製されている。
加えて、画素回路内にトランジスタの活性層を配置する方式は、画素回路１０１が２Ｔ１Ｃ構造を有する例を使用して上述されている。本願のいくつかの他の実施形態において、駆動トランジスタＴｄの閾値電圧（Ｖｔｈ）の発光デバイス１０２の輝度に対する影響を除去するとともに発光デバイスの輝度の均一性を向上させるべく、補償および初期化モジュールが画素回路に追加され得る。この場合、スイッチングトランジスタの数が増加し得る。例えば、画素回路は７Ｔ１Ｃまたは８Ｔ１Ｃ構造を有する。本願において、画素回路１０１の他の構造は、画素回路１０１が少なくとも１つの第１のトランジスタ（例えば、活性層がＬＴＰＳで作製された）と少なくとも１つの第２のトランジスタ（例えば、活性層がＩＧＺＯで作製された）とを有することが保証され得る限り、詳細に説明されない。説明を容易にするために、以下では、画素回路１０１が２Ｔ１Ｃ構造を有し、画素回路１０１の駆動トランジスタＴｄが第１のトランジスタ（例えば、活性層がＬＴＰＳで作製された）であり、スイッチングトランジスタＴｃが第２のトランジスタ（例えば、活性層がＩＧＺＯで作製された）である例を使用して説明が提供される。
以下では、画素回路１０１を有するディスプレイ１００の、すなわち、画素回路１０１が第１のトランジスタ（例えば、活性層がＬＴＰＳで作製された）と第２のトランジスタ（例えば、活性層がＩＧＺＯで作製された）とを含む構造を詳細に説明する。
図２ｂ（図１ｂにおける破線Ｏ－Ｏに沿って切断することで得られる断面図）に示されるように、ディスプレイ１００は、基板２０１と、基板２０１上に配置されている第１のトランジスタ（例えば、活性層がＬＴＰＳで作製された）２０２ならびに第２のトランジスタ（例えば、活性層がＩＧＺＯで作製された）２０３を含み得る。
本願のこの実施形態において、基板２０１を構成している材料は、剛性材料、例えば、少なくとも１つのガラス、サファイア、または金属材料を含み得る。代替的に、基板２０１を構成している材料は、巨大分子（ｍａｃｒｏｍｏｌｅｃｕｌａｒ）ポリマー材料などのフレキシブル材料を含み得る。
第１のトランジスタ２０２は、図２ａに示された駆動トランジスタＴｄとして機能する。第１のトランジスタ２０２の第２の極（例えばドレインｄ）は、発光デバイス１０２のアノード２１６（ａｎｏｄｅ）に結合され得る。従って、図２ｂに示されるように、発光デバイス１０２のアノード２１６は、第１のトランジスタ２０２の第２の極２１９（例えば、ドレインｄ）と接触している。加えて、発光デバイス１０２はさらに、アノード２１６の上方に順に位置付けられている発光層２１７とカソード２１８とを含む。加えて、ディスプレイ１００はさらに、画素定義層（ｐｉｘｅｌ ｄｅｆｉｎｉｔｉｏｎ ｌａｙｅｒ，ＰＤＬ）２１５を含む。画素定義層２１５は、複数の中抜き構造２２５を有する。１つの発光デバイス１０２が中抜き構造２２５内に配置され得る。
第１のトランジスタ２０２がゲート、第１の極（例えば、ソースｓ）、第２の極（例えば、ドレインｄ）、および活性層ＡＬを含むことが、前述の説明から分かり得る。本願のいくつかの実施形態において、図２ｂに示されるように、第１のゲート絶縁層２０５（例えば、酸化シリコンＳｉＯｘ層）が、第１のトランジスタ２０２の第１のゲート２２２と活性層２１２との間に配置されている。さらに、第１のゲート２２２は、第１のゲート絶縁層２０５よりも基板２０１から離れて配置されている。従って、図２ｂにおいて、第１のトランジスタ２０２はトップゲートトランジスタである。加えて、第１のパッシベーション層２０６、第２のパッシベーション層２０７、および第２のゲート絶縁層２０８が順に、第１のゲート２２２を覆っている。第１のパッシベーション層２０６を構成している材料は窒化シリコン（ＳｉＮｘ）を含み、第２のパッシベーション層２０７を構成している材料は酸化シリコン（ＳｉＯｘ）を含む。
同様に、第２のゲート絶縁層２０８は第２のトランジスタ２０３の活性層２１３と第２のゲート２２３との間に配置されており、第２のトランジスタ２０３の活性層２１３は基板２０１に近い。従って、第２のトランジスタ２０３もトップゲートトランジスタである。
第１のゲート２２２および第２のゲート２２３を構成している材料は、モリブデン（Ｍｏ）、チタン／アルミニウム／チタン合金（Ｔｉ／Ａｌ／Ｔｉ）、モリブデン／アルミニウム／モリブデン合金（Ｍｏ／Ａｌ／Ｍｏ）、およびチタン（Ｔｉ）などの金属材料であり得る。
第１のトランジスタ２０２の活性層２１２は多結晶シリコンで作製されていることが、前述の説明から分かり得る。第１のトランジスタ２０２の電気性能を向上させるべく、通常は、水素イオンを使用して、第１のトランジスタ２０２の活性層２１２の多結晶シリコン内の不飽和結合またはダングリングボンドを、水素化プロセス（例えば、窒化シリコン（すなわち、第１のパッシベーション層２０６）は水素化源として使用され、水素イオンは高温で活性層２１２に拡散される、固相状態拡散法）を使用して充填する。このように、多結晶シリコン内の不安定な状態の数が低減し、それにより、電子移動度が向上するとともに閾値電圧の均一性が向上する。
さらに、第２のトランジスタ２０３の活性層２１３は半導体酸化物で作製されており、第２のトランジスタ２０３の活性層２１３は水素イオンによって損傷され得る。従って、第２のトランジスタ２０３の活性層２１３の禁止帯域の幅が低減するまたはさらには無効になる。従って、第１のトランジスタ２０２内の水素イオンが第２のトランジスタ２０３の活性層２１３に拡散されることを防止するために、本願の実施形態において、ディスプレイ１００はさらに、基板２０１上に配置された隔離部２０４を含み得る。
図２ｂに示されるように、隔離部２０４は、隔離ベース２２４と、隔離ベース２２４を囲む隔離保持壁２１４とを含み得る。隔離保持壁２１４は、少なくとも第１のゲート絶縁層２０５および第１のパッシベーション層２０６を貫通し、第２のゲート絶縁層２０８の少なくとも一部分は隔離保持壁２１４に位置付けられている。第２のトランジスタ２０３の活性層２１３は、第２のゲート絶縁層２０８の基板２０１に近い側に位置付けられている。従って、第２のトランジスタ２０３の活性層２１３は、隔離保持壁２１４と隔離ベース２２４とによって形成された溝に配置されている。しかしながら、第２のトランジスタ２０３に隣接する第１のトランジスタ２０２の活性層２１２は、隔離保持壁２１４と隔離ベース２２４とによって形成された溝の外部に配置されていることが前述の説明から分かり得る。このように、１つの態様において、隔離保持壁２１４は、第１のトランジスタ２０２の活性層２１２における水素イオンが第２のトランジスタ２０３の活性層２１３に拡散されることを防止し得る。さらに、第１のトランジスタ２０２の活性層２１２が固相状態拡散法（例えば、窒化シリコン（すなわち、第１のパッシベーション層２０６）は水素化源として使用され、水素イオンは高温で活性層２１２に拡散される）を使用して水素化された場合、第１のパッシベーション層２０６も水素イオンの含有量が比較的高い。この場合、隔離保持壁２１４はさらに、第１のパッシベーション層２０６の窒化シリコンにおける水素イオンが第２のトランジスタ２０３の活性層２１３に拡散されることを防止し得る。このように、第２のトランジスタ２０３の活性層２１３が水素イオンによって損傷されることが防止される。このように、画素回路１０１がＬＴＰＳトランジスタとＩＧＺＯトランジスタの両方を含む場合、ＩＧＺＯトランジスタはＬＴＰＳトランジスタと比較して極度に低いオフ状態電流を有するので、低周波数駆動（例えば、画素回路１０１が携帯電話のディスプレイに適用された場合、１Ｈｚの駆動が実装され得、電力消費は、画素回路１０１がＬＴＰＳのみを使用するデバイスと比較して１５％低減し得る）中の電力消費が低減し得、スタンバイ時間が増加し得る（例えば、画素回路１０１がウェアラブル製品に適用された場合、１か月間の超長スタンバイ時間が実装され得る）。
別の態様において、隔離保持壁２１４は、少なくとも第１のゲート絶縁層２０５（例えば、ＳｉＯｘ）を第１のパッシベーション層２０６（ＳｉＮｘ）から分離する。従って、無機窒素酸化物材料の面積が過度に大きいことに起因する応力集中が回避され得る。このように、ディスプレイが折り曲げられた場合に内部破損の問題が回避される。
加えて、本願のいくつかの実施形態において、ディスプレイ１００はさらに、第２のゲート絶縁層２０８を覆う第３のパッシベーション層２１０を含み得る。第３のパッシベーション層２１０を構成している材料は、酸化シリコン（ＳｉＯｘ）を含み得る。第３のパッシベーション層２１０は第２のトランジスタ２０３の表面を覆っており、第２のゲート２２３は、第２のトランジスタ２０３の活性層２１３の基板２０１から離れた側に位置付けられている。従って、第３のパッシベーション層２１０および第２のゲート２２３は、空気中の水素イオンが製造プロセス中に第２のトランジスタ２０３の活性層２１３に拡散されることを防止し、それにより、第２のトランジスタ２０３の活性層２１３に対する損傷を回避するようにさらに構成され得る。
前述の隔離部２０４を有するディスプレイ１００の構造は、例を使用して以下に説明される。
例１
この例において、ディスプレイ１００はフレキシブルディスプレイである。図３に示されるように、基板２０１を構成している材料は、ポリイミド（ｐｏｌｙｉｍｉｄｅ，ＰＩ）などの有機材料を含む。ディスプレイ１００はさらに、基板２０１上に順に位置付けられている第１バリア層３０１（例えば、酸化シリコン、ＳｉＯｘ）、第１の応力緩和層３０２（例えば、ＰＩ）、および第２バリア層３０３（例えば、酸化シリコン、ＳｉＯｘ）を含む。
本願のいくつかの実施形態において、隔離部２０４の構造を有するディスプレイ１００を製造するプロセスは、以下の通りである。
まず、図４ａに示されるように、第１バリア層３０１が、化学蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）によって基板２０１上に形成され、次いで、隔離ベース２２４が、物理蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＰＶＤ）によって第１バリア層３０１の表面上に形成される。
続いて、第１の応力緩和層３０２が、コーティングプロセスを使用して隔離ベース２２４上にコーティングされ、次いで、第２バリア層３０３が、ＣＶＤプロセスを使用して、第１の応力緩和層３０２が製造された基板上に形成される。隔離ベース２２４は、基板２０１と第２バリア層３０３との間の任意の層に配置され得ることに留意されたい。説明を容易にするために、この例において、隔離ベース２２４は、第１バリア層３０１と第１の応力緩和層３０２との間に配置されている。
続いて、第１のトランジスタ２０２の活性層２１２は、第２バリア層３０３の基板２０１から離れた側の表面上に形成される。その後、第１のトランジスタ２０２の活性層２１２は第１のゲート絶縁層２０５によって覆され、次いで、第１のゲート２２２は、ＰＶＤプロセスを使用して、第１のゲート絶縁層２０５の基板２０１から離れた側の表面上に形成される。次いで、第１のパッシベーション層２０６は第１のゲート２２２の上を覆う。
この場合、図４ｂにおいて示されるように、溝２２８は、ドライエッチングプロセスを使用して、第１のトランジスタ２０２の１つの側（例えば、右側）に形成され得る。完全に透明なマスクがまず使用され、第１の応力緩和層３０２の基板２０１から離れた側にある位置をエッチングし得る。続いて、半透明なマスクが使用され、その結果、溝２２８における第１の応力緩和層３０２が維持され、隔離保持壁２１４が位置付けられた位置がエッチングされる。隔離保持壁２１４は、隔離基板２２４と通信している。続いて、隔離保持壁２１４が、ＰＶＤプロセスを使用して溝２２８の側壁に形成され、その結果、隔離保持壁２１４は、隔離ベース２２４に電気的に接続される。
隔離部２０４を構成している材料は、チタン／アルミニウム／チタン（Ｔｉ／Ａｌ／Ｔｉ）、モリブデン／アルミニウム／モリブデン（Ｍｏ／Ａｌ／Ｍｏ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、または同様のものであり得ることに留意されたい。隔離ベース２２４および隔離保持壁２１４の材料は同じであってもよく、または異なっていてもよい。
隔離ベース２２４を構成している材料は金属材料なので、図３に示されたように、第２のトランジスタ２０３の活性層２１３は、少なくとも１つの絶縁層を使用して隔離ベース２２４から隔離される必要がある。本願のいくつかの実施形態において、図３に示されるように、第２のパッシベーション層２０７および第１の応力緩和層３０２が第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間に配置されている。従って、図４ｂに示されるように、溝２２８の形成中に、隔離保持壁２１４と隔離ベース２２４との間の電気接続が保証される場合、溝２２８の底部に位置付けられている第２バリア層３０３、第１のゲート絶縁層２０５、および第１のパッシベーション層２０６の各々の少なくとも一部分がエッチングされ得、その結果、活性層２１３は、第２のパッシベーション層２０７および第１の応力緩和層３０２を使用して隔離ベース２２４から絶縁される。
溝２２８が、ドライエッチングプロセスを使用して、第１のトランジスタ２０２の１つの側（例えば、右側）に形成された場合、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁された場合、第２バリア層３０３はさらに、隔離保持壁２１４の、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置される（図４ｂに示されるように）必要があることにも留意されたい。第２バリア層３０３の厚さは通常、第１のパッシベーション層２０６および第２のパッシベーション層２０７の厚さより大きいので、第２バリア層３０３が、隔離保持壁２１４の、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されている場合、第２のトランジスタ２０３の活性層２１３は、第１のトランジスタ２０２の活性層２１２より低くされ、それにより、水素イオンが第２のトランジスタ２０３の活性層２１３に拡散されることをより良く防止し得る。代替的に、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３に近い部分の第１の厚さは、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３から離れた部分の第２の厚さより小さく作製され得る。厚さは、第２バリア層３０３が基板２０１上に堆積される場合に第２バリア層３０３が成長する方向における長さである。この場合、第１の厚さのサイズは調整され得、その結果、第２のトランジスタ２０３の活性層２１３は隔離ベース２２４から絶縁され、第２のトランジスタ２０３の活性層２１３は第１のトランジスタ２０２の活性層２１２より低くなり、それにより、水素イオンが第２のトランジスタ２０３の活性層２１３に拡散されることをより良く防止する。
続いて、図４ｃに示されるように、第２のパッシベーション層２０７および第２のゲート絶縁層２０８は、ＣＶＤプロセスを使用して、第１のパッシベーション層２０６の基板２０１から離れた側の表面上に、順に形成されている。この場合、第２のパッシベーション層２０７の一部分と第２のゲート絶縁層２０８の一部分は、隔離保持壁２１４に位置付けられている。その後、第２のトランジスタ２０３の活性層２１３および第２のゲート２２３はそれぞれ、第１のトランジスタ２０２と同じプロセスを使用して、第２のゲート絶縁層２０８の２つの側に形成される。
次いで、第３のパッシベーション層２１０が、ＣＶＤプロセスを使用して、第２のゲート絶縁層２０８の基板２０１から離れた側の表面上に形成される。続いて、ソースｓおよびドレインｄがそれぞれ、ＰＶＤプロセスを使用して、第１のトランジスタ２０２の活性層２１２と第２のトランジスタ２０３の活性層２１３との各々の２つの端部に形成される。
加えて、図３において、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されることを保証するために、第２のパッシベーション層２０７および第１の応力緩和層３０２が、第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間に配置されている。本願のいくつかの他の実施形態において、図４ｄに示されるように、第２のパッシベーション層２０７のみが第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間に配置され得る。従って、溝２２８が形成される場合、溝２２８の底部に位置付けられている第２バリア層３０３、第１のゲート絶縁層２０５、第１のパッシベーション層２０６、および第１の応力緩和層３０２の各々の少なくとも一部分がエッチングされ得、その結果、活性層２１３は、第２のパッシベーション層２０７を使用して隔離ベース２２４から絶縁される。この場合、第２バリア層３０３は、隔離保持壁２１４のうち、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されている。この例において、他の製造プロセスは上述の通りであり、詳細は本明細書において再び説明されないことに留意されたい。
第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されることを保証するために、本願のいくつかの他の実施形態においては、図４ｅに示されるように、第１の応力緩和層３０２と、第２のパッシベーション層２０７と、第２バリア層３０３の一部分とが、第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間に配置され得る（図３に説明されている解決手段と比較すると、第２バリア層３０３の一部分が、第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間に追加的に配置される）。従って、溝２２８が形成される場合、溝２２８の底部に位置付けられている第２バリア層３０３、第１のゲート絶縁層２０５、および第１のパッシベーション層２０６の各々の少なくとも一部分がエッチングされ得、ここで、溝２２８の底部にある第２バリア層３０３が部分的にエッチングされ、その結果、活性層２１３は、第１の応力緩和層３０２、第２のパッシベーション層２０７、および第２バリア層３０３の一部分を使用して、隔離ベース２２４から絶縁される。この場合、第２バリア層３０３に関しては、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３に近い部分の第１の厚さは、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３から離れた部分の第２の厚さより小さい。この例において、他の製造プロセスは上述の通りであり、詳細は本明細書において再び説明されないことに留意されたい。
本願のいくつかの他の実施形態において、図５ａに示されるように、隔離保持壁２１４はさらに、第２のパッシベーション層２０７を貫通し得る。この場合、隔離部２０４の構造を有するディスプレイ１００を製造するプロセスは、以下の通りである。
第１バリア層３０１、第１の応力緩和層３０２、第２バリア層３０３、第１のトランジスタ２０２の活性層２１２、第１のゲート絶縁層２０５、第１のパッシベーション層２０６、および第２のパッシベーション層２０７が、基板２０１上に順に製造される。前述の層の製造プロセスについては、上述の通りであり、本明細書で再び説明されない。続いて、第２のパッシベーション層２０７が形成された基板上には、ドライエッチングプロセスを使用して、第１のトランジスタ２０２の１つの側（例えば、右側）に溝２２８が形成される。
溝２２８においてエッチングされる必要があるのがどの層であるかを決定するために、少なくとも以下の条件、すなわち、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、第２バリア層３０３が、隔離保持壁２１４の、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されており、または、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３に近い部分の第１の厚さは、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３から離れた部分の第２の厚さより小さいという条件が満たされる必要があることが、前述の説明から分かり得る。第１の厚さのサイズは調整され得、その結果、第２のトランジスタ２０３の活性層２１３は第１のトランジスタ２０２の活性層２１２より低くなる。
図５ｂにおいて、例えば、溝２２８が形成される場合、溝２２８の底部に位置付けられている第２バリア層３０３、第１のゲート絶縁層２０５、第１のパッシベーション層２０６、および第２のパッシベーション層２０７の各々の少なくとも一部分がエッチングされ得る。この場合、活性層２１３は、第１の応力緩和層３０２を使用して隔離ベース２２４から絶縁されており、上述のように、第２バリア層３０３は、隔離保持壁２１４の、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置される。他の配置方式は上述の通りであり、詳細は本明細書において再び説明されない。
続いて、第２のゲート絶縁層２０８が、ＣＶＤプロセスを使用して、第２のパッシベーション層２０７の、基板２０１から離れた側の表面上に形成される。この場合、第２のゲート絶縁層２０８の一部分は、隔離保持壁２１４に位置付けられている。他のプロセスは上述の通りであり、詳細は本明細書において再び説明されない。
説明を容易にするために、以下では、隔離保持壁２１４が第１のゲート絶縁層２０５および第１のパッシベーション層２０６を貫通する例を使用して説明を提供する。
図２ａに示されるように、駆動トランジスタＴｄがオンにされる場合、第１の電圧ＶＤＤと第２の電圧ＶＳＳとの間に電流経路が形成され、その結果、駆動トランジスタＴｄによって生成された駆動電流が発光デバイス１０２に流れ得、発光デバイス１０２を駆動して発光させる。この場合、第１の電圧ＶＤＤを各サブ画素１０３における画素回路１０１に供給するために、ディスプレイはさらに、図６ａに示されるように、共通電極層３０４を含む。共通電極層３０４は、各画素回路１０１における駆動トランジスタＴｄのソースｓに結合され、これにより、各画素回路１０１に第１の電圧ＶＤＤを供給し得る。
共通電極層３０４を配置する方式は、以下に詳細に説明される。
この例において、図６ａに示されるように、共通電極層３０４は、第１バリア層３０１と第１の応力緩和層３０２との間に配置され得る。隔離部２０４における隔離ベース２２４が第１バリア層３０１と第１の応力緩和層３０２との間に位置付けられており、隔離ベース２２４は金属材料で作製されていることが、前述の説明から分かり得る。従って、製造プロセスを簡略化するために、隔離ベース２２４および共通電極層３０４は、同じ層に配置され且つ同じ材料で作製され得、一体的に形成され得る。このように、共通電極層３０４の製造は、隔離基板２２４が製造されている間に完了し得る。
「同じ層」は、まずは、同じ成膜工程（例えば、コーティングプロセス）によって特定のパターンを形成するためのフィルム層を形成して、次いで、単一パターニングプロセスによって同じマスク（ｍａｓｋ）を使用して形成された層構造を指すということに留意されたい。異なる特定のパターンに基づいて、同じパターニングプロセスは、複数の露光、現象、またはエッチングプロセスを含み得る。さらに、形成された層構造の特定のパターンは連続的であってもよく、または不連続的であってもよく、これらの特定のパターンは、異なる高さまたは異なる太さを有してもよい。
従って、図６ａに示されるように、ディスプレイ１００はさらに、共通電極層３０４を含み得る。共通電極層３０４は、第１バリア層３０１と第１の応力緩和層３０２との間に位置付けられており、第１バリア層３０１および第１の応力緩和層３０２に接続されている。
共通電極層３０４は、金属層を含むか、または、共通電極層３０４は、金属層と、金属層に積層された表面酸化物材料層とを含む。例えば、共通電極層３０４は、チタン／アルミニウム／チタン（Ｔｉ／Ａｌ／Ｔｉ）、モリブデン／ニッケル／銅（Ｍｏ／Ｎｉ／Ｃｕ）、銅（Ｃｕ）、ステンレス鋼（ＳＵＳ）、インジウムスズ酸化物（ＩＴＯ）、よび、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ｎｉ／Ｃｕ、Ｃｕ、ＳＵＳならびにＩＴＯを含む表面酸化物層を含む。
共通電極層３０４と、駆動トランジスタＴｄ（すなわち、第１のトランジスタ２０２または第２のトランジスタ２０３。ここで、第１のトランジスタは、図６ａにおける例として使用される）のソースｓとの間に結合を実装するために、ディスプレイ１００はさらに、第１のビア３０５と第２のビア３０６とを含み得る。本願のいくつかの実施形態において、第１のビア３０５は、第１の応力緩和層３０２、第２バリア層３０３、第１のゲート絶縁層２０５、および第１のパッシベーション層２０６を連続的に貫通している。さらに、第１のビア３０５の第１の端部Ｅは共通電極層３０４に結合されており、第１のビア３０５の第２の端部（すなわち、端部Ｅに対向している端部）は、第１のトランジスタ２０２または第２のトランジスタ２０３の第１の極（図面には示されていない）に結合されている。加えて、第１のビア３０５は第１の金属導電層３０７を含み得、第１の金属導電層３０７と隔離保持壁２１４とは同じ層にあり且つ同じ材料で作製されている。
加えて、第２のビア３０６の第１の端部Ｆは第１のビア穴３０５の第２の端部（すなわち、端部Ｅに対向している端部）に結合されており、第２のビア３０６の第２の端部（すなわち、端部Ｆに対向している端部）は、第１のトランジスタ２０２または第２のトランジスタ２０３の第１の極（図面には示されていない）に結合されている。加えて、第２のビア３０６は第２の金属導電層３０８を含み得、第２の金属導電層３０８と第１のトランジスタ２０２の第１の極とは同じ層にあり且つ同じ材料で作製されている。
第１の金属導電層３０７を構成している材料は、チタン／アルミニウム／チタン（Ｔｉ／Ａｌ／Ｔｉ）、モリブデン／アルミニウム／モリブデン（Ｍｏ／Ａｌ／Ｍｏ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、または同様のものであり得ることに留意されたい。第１の金属導電層３０７および隔離保持壁２１４は、同じフィルム層（例えば、第１の応力緩和層３０２、第２バリア層３０３、第１のゲート絶縁層２０５、および第１のパッシベーション層２０６）を貫通している。従って、第１の金属導電層３０７および隔離保持壁２１４は、同じ層にあり且つ同じ材料で作製され得る。このように、第１の金属導電層３０７は、隔離保持壁２１４が製造されている間、同じマスクを使用して形成され得、従って、プロセスが簡略化される。
加えて、第２の金属導電層３０８を構成している材料は、チタン／アルミニウム／チタン（Ｔｉ／Ａｌ／Ｔｉ）、銅（Ｃｕ）、モリブデン／ニッケル／銅（Ｍｏ／Ｎｉ／Ｃｕ）、モリブデン／アルミニウム／モリブデン（Ｍｏ／Ａｌ／Ｍｏ）、または別の材料であり得る。第２の金属導電層３０８と、第１のトランジスタ２０２の第１の極（または第２の極）とは、同じフィルム層（例えば、第２のパッシベーション層２０７、第２のゲート絶縁層２０８、および第３のパッシベーション層２１０）を貫通している。従って、第２の金属導電層３０８と、第１のトランジスタ２０２の第１の極（または第２の極）とは、同じ層にあり且つ同じ材料で作製され得る。このように、第２の金属導電層３０８は、第１のトランジスタ２０２の第１の極（または第２の極）が製造されている間に同じマスクを使用して形成され得、従って、プロセスが簡略化される。
続いて、プロセスの難易度は、ビアを第１のビア３０５および第２のビア３０６で分類することによって、低減し得る。
本願の実施形態において、共通電極層３０４は、トランジスタＴＦＴの基板２０１に近い側に配置されており、ソース／ドレイン（Ｓ／Ｄ）と同じ層には存在しないことが、前述の説明から分かり得る。このように、電圧降下（ＩＲ ｄｒｏｐ）が低減し、それによりデータ線のクロストークを回避し得る。加えて、データ線のレイアウト空間が低減し、解像度が改善される。さらに、共通電極層３０４は、上側ラミネート層の位置には位置付けられていない。この場合、ラミネート層の厚さが低減され、それにより、ディスプレイが連続的に曲げられることを容易にし得る。さらに、共通電極層３０４は金属材料で作製され且つ第１のトランジスタ２０２の第１の極に電気的に接続されているので、外部の電界および静電気放電（ｅｌｅｃｔｒｏ－ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ，ＥＳＤ）がディスプレイ１００に入ってくることが防止され、それにより、発光デバイス１０２の安定性を向上させ得る。続いて、金属材料の剛性が無機材料または有機材料より大きいので、共通電極層３０４が基板２０１上に追加された場合、共通電極層３０４はディスプレイをサポートする機能を提供し得る。フレキシブルディスプレイの場合、ディスプレイのパネルに対する応力を均一にして、それにより、連続的に曲げるという効果を実装し得る。加えて、製造プロセス中の膜の変形および散乱輝点といった問題が改善される。最後に、共通電極層３０４はさらに、第１のトランジスタ２０２の活性層２１２と第２のトランジスタ２０３の活性層２１３とを、周辺光、レーザリフトオフ（ｌａｓｅｒ ｌｉｆｔ ｏｆｆ，ＬＬＯ）、および処理中の他のプロセスによって損傷されることから保護し得る。
第１のトランジスタ２０２の活性層２１２と第２のトランジスタ２０３の活性層２１３とを保護するために、共通電極層３０４は、基板２０１全体を覆う薄いフィルム層の形状を有し得、または、中抜きパターンを有する薄いフィルム層であり得る。中抜きパターンは、グリッド状のパターン、メッシュ状のパターン、および同様のものを含み得る。しかしながら、共通電極層３０４が中抜きパターンを有する場合、少なくとも以下の条件、すなわち、第１のトランジスタ２０２の活性層２１２の基板２０１上の垂直突出部は、共通電極層３０４の基板２０１上の垂直突出部の範囲内にあり、第２のトランジスタ２０３の活性層２１３の基板２０１上の垂直突出部は、共通電極層３０４の基板２０１上の垂直突出部の範囲内にあるという条件が満たされる必要がある。
ディスプレイ１００はストレージコンデンサＣｓｔをさらに含み、駆動トランジスタＴｄ（すなわち、第１のトランジスタ２０２）のゲート電圧を維持し得、その結果、駆動トランジスタＴｄ（すなわち、第１のトランジスタ２０２）のゲート電圧が１つの画像フレーム内で安定化され得ることが、図２ａから分かり得る。従って、本願のいくつかの実施形態において、図６ａに示されるように、ストレージコンデンサＣｓｔはさらに、絶縁されている第１の電極Ａおよび第２の電極Ｂを含み得る。第１の電極Ａは、第１のゲート絶縁層２０５の基板２０１から離れた側の表面上に位置付けられている。第１の電極Ａと第１のトランジスタ２０２のゲート２２２とは、同じ層にあり且つ同じ材料で作製されている。加えて、第２の電極Ｂは、第２のパッシベーション層２０７の基板２０１から離れた側の表面上に位置付けられており、第２の電極Ｂは第１のトランジスタ２０２に結合されており、第２の電極Ｂと第２のトランジスタ２０３のゲート２２２とは同じ層にあり且つ同じ材料で作製されている。この場合、第２の電極ＢはストレージコンデンサＣｓｔの上側プレートであり、第１の電極Ａはストレージコンデンサの下側プレートである。
従って、第１の電極ＡとストレージコンデンサＣｓｔの第２の電極Ｂとは、第１のトランジスタ２０２の第１のゲート２２２と第２のトランジスタ２０３の第２のゲート２２３とが製造されている間、同じマスクを使用して別個に製造され得、従って、プロセスが簡略化される。
ストレージコンデンサＣｓｔの第１の電極Ａと第２の電極Ｂとの位置は本願において限定されないことに留意されたい。第１の電極Ａおよび第２の電極Ｂは、第１の電極Ａおよび第２の電極Ｂが同じラミネート層に存在しない限り、要件（例えば、第１の電極Ａは第１のゲート絶縁層２０５に配置され得、第１のトランジスタ２０２の活性層２１２と同じ層にあり且つ同じ材料で作製されている）に基づいて、異なるラミネート層に配置され得る。
代替的に、本願のいくつかの他の実施形態において、図６ｂに示されるように、ストレージコンデンサＣｓｔは、第１の電極Ａ、第２の電極Ｂ、および第１の電極Ａと第２の電極Ｂとの間に位置付けられた第３の電極Ｃを含み得る。第３の電極Ｃは、第３のパッシベーション層２１０の基板２０１から離れた側の表面上に位置付けられており、第２の電極Ｂを覆っている。第３の電極Ｃと第１のトランジスタ２０２の第１の極とは、同じ層にあり且つ同じ材料で作製されている。ディスプレイ１００はさらに、第２の電極Ｂを貫通している第３のビアＤを含み、第３の電極Ｃは、第３のビアＤを通じて第１の電極Ａに結合されている。この場合、第３の電極Ｃは第１の電極Ａに電気的に接続されており、ストレージ静電容量Ｃｓｔの極と同等である。さらに、第２の電極Ｂは、ストレージ静電容量Ｃｓｔの他の極と同等である。上述の解決手段（ストレージコンデンサＣｓｔが第１の電極Ａと第２の電極Ｂとのみを含む解決手段）と比較して、ストレージコンデンサＣｓｔの２つの極の相対的な面積が増加する。このように、ストレージコンデンサＣｓｔのエネルギー貯蔵効果が高められる。同様に、ストレージコンデンサＣｓｔの第１の電極Ａと第２の電極Ｂとの位置は本願において限定されない。第１の電極Ａおよび第２の電極Ｂは、第１の電極Ａおよび第２の電極Ｂが同じラミネート層に存在しない限り、要件に基づいて異なるラミネート層に配置され得る。
前述の説明は、第１のトランジスタ２０２および第２のトランジスタ２０３の各々がトップゲート型に属している例を使用して提供される。本願のいくつかの他の実施形態において、第１のトランジスタ２０２は、代替的に、二重ゲート構造を有し得る。この場合、図７ａに示されるように、第１のゲート２２２に加えて、第１のトランジスタ２０２は、第３のゲート３０９をさらに含む。
この場合、第３のゲート３０９は共通電極層３０４と同じ層にあり且つ同じ材料で作製されており、共通電極層３０４から絶縁されている。第３のゲート３０９は、第１のトランジスタ２０２の第１のゲート２２２の基板２０１に近い側に位置付けられており、第１のトランジスタ２０２における第１のゲート２２２は第３のゲート３０９から絶縁されている。これに基づいて、第３のゲート３０９は、共通電極層３０４が製造されている間、同じマスクを使用して形成され得、従って、プロセスが簡略化される。加えて、単一ゲートと比較して、第１のトランジスタ２０２の駆動能力は２つのゲートを通じて向上され得る。
本願のいくつかの他の実施形態において、第２のトランジスタ２０３も、二重ゲート構造を有し得る。この場合、図７ｂに示されるように、第１のゲート２２２に加えて、第２のトランジスタ２０３は、第４のゲート３１０をさらに含む。この場合、第４のゲート３１０は共通電極層３０４と同じ層にあり且つ同じ材料で作製されており、共通電極層３０４から絶縁されている。第４のゲート３１０は、第２のトランジスタ２０３の第２のゲート２２３の基板２０１に近い側に位置付けられており、第２のトランジスタ２０３における第２のゲート２２３は第４のゲート３１０から絶縁されている。これに基づいて、第２のゲートは、共通電極層が製造されている間、同じマスクを使用して形成され得、従って、プロセスが簡略化される。加えて、単一ゲートと比較して、第２のトランジスタ２０３の駆動能力は２つのゲートを通じて向上され得る。
図７ａは、第１のトランジスタ２０２が二重ゲート構造を有し且つ第２のトランジスタ２０３がトップゲート構造を有する例を使用して説明されており、図７ｂは、第１のトランジスタ２０２がトップゲート構造を有し且つ第２のトランジスタ２０３が二重ゲート構造を有する例を使用して説明されていることに留意されたい。本願のいくつかの他の実施形態において、第１のトランジスタ２０２と第２のトランジスタ２０３との両方は二重ゲート構造を有し得る。これは、本願において限定されるものではない。
例２
この例は、ディスプレイ１００がフレキシブルディスプレイである点で例１と同じである。図８に示されるように、基板２０１を構成している材料は、有機材料を含む。ディスプレイ１００はさらに、基板２０１上に順に位置付けられている第１バリア層３０１、第１の応力緩和層３０２、および第２バリア層３０３を含む。第１のトランジスタ２０２の活性層２１２は、第２バリア層３０３の基板２０１から離れた側の表面上に位置付けられている。例１とは異なって、第１バリア層３０１と第１の応力緩和層３０２との間に接続層３１１が存在する。接続層３１１は、第１バリア層３０１と第１の応力緩和層３０２との間の接着力を向上させるように構成されている。
この例において、共通電極層３０４は基板２０１と第１バリア層３０１との間に位置付けられており、基板２０１と第１バリア層３０１とに接続されている。共通電極層３０４および隔離ベース２２４は同じ層にあり且つ同じ材料で作製され得ることが、前述の説明から分かり得る。従って、図８に示されるように、隔離ベース２２４も、基板２０１と第１バリア層３０１との間に位置付けられている。
この場合、隔離保持壁２１４は、第１のパッシベーション層２０６から第１バリア層３０１まで貫通し得、共通電極層３０４に電気的に接続され得る。第２のトランジスタ２０３の活性層２１３は、第１バリア層３０１、接続層３１１、第１の応力緩和層３０２、および第２のパッシベーション層２０７を使用して隔離ベース２２４から絶縁されている。この場合、第２バリア層３０３は、隔離保持壁２１４のうち、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されている。
以下の条件、すなわち、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、第２バリア層３０３が、隔離保持壁２１４の、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されており、または、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３に近い部分の第１の厚さは、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３から離れた部分の第２の厚さより小さいという条件が満たされる限り、第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間の絶縁層の配置は本願において限定されるものではないということに留意されたい。第１の厚さのサイズは調整され得、その結果、第２のトランジスタ２０３の活性層２１３は第１のトランジスタ２０２の活性層２１２より低くなる。具体的な配置方法は上述の通りであり、詳細は本明細書において再び説明されない。
この例において、隔離保持壁２１４は、第２のパッシベーション層２０７をさらに貫通し得る。隔離保持壁２１４を配置する方法は上述の通りであり、詳細は本明細書において再び説明されない。加えて、第１のトランジスタ２０２、第２のトランジスタ２０３、およびストレージコンデンサＣｓｔを配置する方式は上述の通りであり、詳細は本明細書において再び説明されない。
例３
この例は、ディスプレイ１００がフレキシブルディスプレイである点で例１と同じである。図９に示されるように、基板２０１を構成している材料は、有機材料を含む。ディスプレイ１００は、基板２０１上に順に位置付けられている第１バリア層３０１、第１の応力緩和層３０２、および第２バリア層３０３を含む。第１のトランジスタ２０２の活性層２１２は、第２バリア層３０３の基板２０１から離れた側の表面上に位置付けられている。例１とは異なって、第１バリア層３０１と第１の応力緩和層３０２との間に接続層３１１が存在する。接続層３１１は、第１バリア層３０１と第１の応力緩和層３０２との間の接着力を向上させるように構成されている。
この例において、共通電極層３０４は応力緩和層３０２と第２バリア層３０３との間に位置付けられており、第１の応力緩和層３０２と第２バリア層３０３とに接続されている。共通電極層３０４および隔離ベース２２４は同じ層にあり且つ同じ材料で作製され得ることが、前述の説明から分かり得る。従って、図９に示されるように、隔離ベース２２４も、第１の応力緩和層３０２と第２バリア層３０３との間に位置付けられている。
この場合、隔離保持壁２１４は、第１のパッシベーション層２０６から第１バリア層３０１まで貫通し得、共通電極層３０４に電気的に接続され得る。第２のトランジスタ２０３の活性層２１３は、第２のパッシベーション層２０７を使用して隔離ベース２２４から絶縁されている。この場合、第２バリア層３０３は、隔離保持壁２１４のうち、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されている。
以下の条件、すなわち、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、第２バリア層３０３が、隔離保持壁２１４の、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されており、または、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３に近い部分の第１の厚さは、第２バリア層３０３のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３から離れた部分の第２の厚さより小さいという条件が満たされる限り、第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間の絶縁層の配置は本願において限定されるものではないということに留意されたい。第１の厚さのサイズは調整され得、その結果、第２のトランジスタ２０３の活性層２１３は第１のトランジスタ２０２の活性層２１２より低くなる。具体的な配置方法は上述の通りであり、詳細は本明細書において再び説明されない。
この例において、隔離保持壁２１４は、第２のパッシベーション層２０７をさらに貫通し得る。隔離保持壁２１４を配置する方法は上述の通りであり、詳細は本明細書において再び説明されない。加えて、第１のトランジスタ２０２、第２のトランジスタ２０３、およびストレージコンデンサＣｓｔを配置する方式は上述の通りであり、詳細は本明細書において再び説明されない。
例４
この例は、例１とは異なる。この例において、ディスプレイ１００は剛性ディスプレイである。図１０に示されるように、基板２０１を構成している材料は無機材料を含み、ディスプレイ１００はさらに、基板２０１に位置付けられているバッファ層６０１を含む。
この例において、共通電極層３０４は基板２０１とバッファ層６０１との間に位置付けられており、基板２０１とバッファ層６０１とに接続されている。共通電極層３０４および隔離ベース２２４は同じ層にあり且つ同じ材料で作製され得ることが、前述の説明から分かり得る。従って、図１０に示されるように、隔離ベース２２４も、基板２０１とバッファ層６０１との間に位置付けられている。
この場合、隔離保持壁２１４は、第１のパッシベーション層２０６から第１バリア層３０１まで貫通し得、共通電極層３０４に電気的に接続され得る。第２のトランジスタ２０３の活性層２１３は、第２のパッシベーション層２０７を使用して隔離ベース２２４から絶縁されている。
以下の条件、すなわち、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、バッファ層６０１が、隔離保持壁２１４の、第２のトランジスタ２０３の活性層２１３から離れた外面上に配置されており、または、第２のトランジスタ２０３の活性層２１３が隔離ベース２２４から絶縁されており、バッファ層６０１のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３に近い部分の第１の厚さは、バッファ層６０１のうち、隔離保持壁２１４に位置付けられ且つ第２のトランジスタ２０３の活性層２１３から離れた部分の第２の厚さより小さいという条件が満たされる限り、第２のトランジスタ２０３の活性層２１３と隔離ベース２２４との間の絶縁層の配置は本願において限定されるものではないということに留意されたい。厚さは、バッファ層６０１が基板２０１上に堆積される場合にバッファ層６０１が成長する方向における長さである。第１の厚さのサイズは調整され得、その結果、第２のトランジスタ２０３の活性層２１３は第１のトランジスタ２０２の活性層２１２より低くなる。具体的な配置方法は上述の通りであり、詳細は本明細書において再び説明されない。
この例において、隔離保持壁２１４は、第２のパッシベーション層２０７をさらに貫通し得る。隔離保持壁２１４を配置する方法は上述の通りであり、詳細は本明細書において再び説明されない。加えて、第１のトランジスタ２０２、第２のトランジスタ２０３、およびストレージコンデンサＣｓｔを配置する方式は上述の通りであり、詳細は本明細書において再び説明されない。
本願の実施形態は、電子デバイスをさらに提供する。電子デバイスは、上述の任意のディスプレイを含む。電子デバイスは、前述の実施形態において提供されたディスプレイと同じ技術的効果を有する。詳細は本明細書において再び説明されない。
前述の説明は、本願の特定の実装に過ぎず、本願の保護範囲を限定することを意図するものではない。本願に開示された技術的範囲内のあらゆる変形または置換は、本願の保護範囲に含まれるものとする。従って、本願の保護範囲は、特許請求の範囲の保護範囲の対象であるものとする。

Claims (20)

  1. ディスプレイであって、前記ディスプレイは複数のサブ画素を備え、
    基板と、
    前記基板上に配置され且つ前記サブ画素に位置付けられた発光デバイスと、
    前記基板上に配置され且つ前記サブ画素に位置付けられている画素回路であって、前記画素回路と前記発光デバイスとは結合されており、前記画素回路は、第１のトランジスタと第２のトランジスタとを含み、前記第１のトランジスタの活性層は多結晶シリコンを含み、前記第２のトランジスタの活性層は半導体酸化物を含む、画素回路と、
    前記基板上に配置され且つ前記サブ画素に位置付けられた隔離部であって、前記隔離部は、隔離ベースと、前記隔離ベースを囲む隔離保持壁とを含み、前記第２のトランジスタの前記活性層は、前記隔離保持壁と前記隔離ベースとによって形成された溝に配置されており、前記隔離部は、前記第１のトランジスタの前記活性層における水素イオンが前記第２のトランジスタの前記活性層に拡散されることを少なくとも防止するように構成されている、隔離部と
    を備え、
    前記ディスプレイはさらに、共通電極層を備え、前記共通電極層は、前記第１のトランジスタおよび前記第２のトランジスタの、前記基板に近い側に位置付けられており、前記第１のトランジスタまたは前記第２のトランジスタの第１の極は、前記共通電極層に結合されており、
    前記隔離ベースと前記共通電極層とは、同じ層にあり、同じ材料で作製され、一体的に形成されている、ディスプレイ。
  2. 前記ディスプレイはさらに、前記基板上に連続的に位置付けられた第１のゲート絶縁層、第１のパッシベーション層、第２のパッシベーション層、および第２のゲート絶縁層を備え、前記第１のパッシベーション層を構成している材料は窒化シリコンを含み、前記第２のパッシベーション層を構成している材料は酸化シリコンを含み、
    前記第１のゲート絶縁層は前記第１のトランジスタの前記活性層と第１のゲートとの間に位置付けられており、前記基板に対する前記第１のトランジスタの前記活性層の位置は、前記基板に対する前記第１のゲートの位置よりも前記基板に近く、前記第１のゲートは前記第１のパッシベーション層および前記第２のパッシベーション層によって覆われており、
    前記隔離保持壁は、少なくとも前記第１のゲート絶縁層および前記第１のパッシベーション層を貫通し、前記第２のゲート絶縁層の少なくとも一部分は前記隔離保持壁に位置付けられており、前記第２のゲート絶縁層は、前記第２のトランジスタの前記活性層と第２のゲートとの間に位置付けられており、前記第２のトランジスタの前記活性層の位置は、前記基板に対する前記第２のゲートの位置よりも前記基板に近い、
    請求項１に記載のディスプレイ。
  3. 前記隔離保持壁はさらに、前記第２のパッシベーション層を貫通する、請求項２に記載のディスプレイ。
  4. 前記共通電極層は、金属層を含むか、または、前記共通電極層は、金属層と、前記金属層に積層された表面酸化物材料層とを含み、
    前記第１のトランジスタの前記活性層の前記基板上の垂直突出部は、前記共通電極層の前記基板上の垂直突出部の範囲内に位置付けられており、
    前記第２のトランジスタの前記活性層の前記基板上の垂直突出部は、前記共通電極層の前記基板上の前記垂直突出部の前記範囲内に位置付けられている、
    請求項１から３のいずれか一項に記載のディスプレイ。
  5. 前記第１のトランジスタは第３のゲートをさらに含み、前記第３のゲートは、前記第１のトランジスタの前記第１のゲートの前記基板に近い側に位置付けられており、前記第１のトランジスタにおける前記第１のゲートは前記第３のゲートから絶縁されており、
    前記第１のトランジスタの前記第３のゲートは、前記共通電極層と同じ層にあり且つ同じ材料で作製されており、前記共通電極層から絶縁されている、請求項２または３に記載のディスプレイ。
  6. 前記第２のトランジスタは第４のゲートをさらに含み、前記第４のゲートは、前記第２のトランジスタの前記第２のゲートの前記基板に近い側に位置付けられており、前記第２のトランジスタにおける前記第２のゲートは前記第４のゲートから絶縁されており、
    前記第２のトランジスタの前記第４のゲートは、前記共通電極層と同じ層にあり且つ同じ材料で作製されており、前記共通電極層から絶縁されている、請求項２または３に記載のディスプレイ。
  7. 前記基板を構成している材料は有機材料を含み、前記ディスプレイはさらに、前記基板上に順に位置付けられている第１バリア層、第１の応力緩和層、および第２バリア層を備え、前記第１のトランジスタの前記活性層は、前記第２バリア層の前記基板から離れた側の表面上に位置付けられており、
    前記共通電極層は前記第１バリア層と前記第１の応力緩和層との間に位置付けられており、前記第１バリア層と前記第１の応力緩和層とに接続されている、請求項１に記載のディスプレイ。
  8. 前記ディスプレイは、第１のビアをさらに備え、前記第１のビアは、前記第１の応力緩和層、前記第２バリア層、第１のゲート絶縁層、および第１のパッシベーション層を順に貫通しており、前記第１のビアの第１の端部は前記共通電極層に結合されており、前記第１のビアの第２の端部は、前記第１のトランジスタまたは前記第２のトランジスタの前記第１の極に結合されており、
    前記第１のビアは第１の金属導電層を含み、前記隔離保持壁と前記第１の金属導電層とは同じ層にあり且つ同じ材料で作製されている、請求項７に記載のディスプレイ。
  9. 前記基板を構成している材料は有機材料を含み、前記ディスプレイはさらに、前記基板上に順に位置付けられている第１バリア層、第１の応力緩和層、および第２バリア層を備え、前記第１のトランジスタの前記活性層は、前記第２バリア層の前記基板から離れた側の表面上に位置付けられており、
    前記共通電極層は前記第１バリア層と前記第１の応力緩和層との間に位置付けられており、前記第１バリア層と前記第１の応力緩和層とに接続されている、請求項２、３、５および６のいずれか一項に記載のディスプレイ。
  10. 前記ディスプレイは、第１のビアをさらに備え、前記第１のビアは、前記第１の応力緩和層、前記第２バリア層、前記第１のゲート絶縁層、および前記第１のパッシベーション層を順に貫通しており、前記第１のビアの第１の端部は前記共通電極層に結合されており、前記第１のビアの第２の端部は、前記第１のトランジスタまたは前記第２のトランジスタの前記第１の極に結合されており、
    前記第１のビアは第１の金属導電層を含み、前記隔離保持壁と前記第１の金属導電層とは同じ層にあり且つ同じ材料で作製されている、請求項９に記載のディスプレイ。
  11. 前記ディスプレイは、第２のビアをさらに備え、
    前記第２のビアの第１の端部は前記第１のビアの前記第２の端部に結合されており、前記第２のビアの第２の端部は前記第１のトランジスタまたは前記第２のトランジスタの前記第１の極に結合されており、
    前記第２のビアは第２の金属導電層を含み、前記第２の金属導電層と前記第１のトランジスタの前記第１の極とは同じ層にあり且つ同じ材料で作製されている、請求項８または１０に記載のディスプレイ。
  12. 前記基板を構成している材料は有機材料を含み、前記ディスプレイはさらに、前記基板上に順に位置付けられている第１バリア層、接続層、および第１の応力緩和層を備え、前記接続層は、前記第１バリア層を前記第１の応力緩和層に接続するように構成されており、
    前記共通電極層は、前記基板と前記第１バリア層との間に位置付けられ且つ前記基板と前記第１バリア層とに接続されているか、または、前記ディスプレイはさらに、前記第１の応力緩和層の前記基板から離れた側に位置付けられた第２バリア層を備え、前記第１のトランジスタの前記活性層は、前記第２バリア層の前記基板から離れた側の表面上に位置付けられており、前記共通電極層は前記第１の応力緩和層と前記第２バリア層との間に位置付けられており、前記第１の応力緩和層と前記第２バリア層とに接続されている、請求項１から３のいずれか一項に記載のディスプレイ。
  13. 前記第２のトランジスタの前記活性層は前記隔離ベースから絶縁されており、前記第２バリア層は、前記隔離保持壁の、前記第２のトランジスタの前記活性層から離れた外面上に配置されている、請求項７、９および１２のいずれか一項に記載のディスプレイ。
  14. 前記基板を構成している材料は無機材料を含み、
    前記ディスプレイは、前記基板上に位置付けられたバッファ層をさらに備え、前記共通電極層は、前記基板と前記バッファ層との間に位置付けられ且つ前記基板と前記バッファ層とに接続されており、
    前記第２のトランジスタの前記活性層は前記隔離ベースから絶縁されており、前記バッファ層は、前記隔離保持壁の、前記第２のトランジスタの前記活性層から離れた外面上に配置されている、請求項１から３のいずれか一項に記載のディスプレイ。
  15. 前記画素回路はストレージコンデンサをさらに含み、前記ストレージコンデンサは絶縁された第１の電極および第２の電極を含み、
    前記第１の電極は、前記第１のゲート絶縁層の前記基板から離れた側の表面上に位置付けられており、前記第１の電極と前記第１のトランジスタの前記第１のゲートとは同じ層にあり且つ同じ材料で作製されており、
    前記第２の電極は、前記第２のパッシベーション層の前記基板から離れた側の表面上に位置付けられており、前記第２の電極は前記第１のトランジスタと結合されており、前記第２の電極と前記第２のトランジスタの前記第２のゲートとは同じ層にあり且つ同じ材料で作製されている、請求項２に記載のディスプレイ。
  16. 前記ディスプレイはさらに、前記第２のゲート絶縁層を覆う第３のパッシベーション層を備え、前記ストレージコンデンサはさらに、第３の電極を含み、前記第３の電極は、前記第３のパッシベーション層の前記基板から離れた側の表面上に位置付けられ且つ前記第２の電極を覆っており、前記第３の電極と前記第１のトランジスタの第１の極とは同じ層にあり且つ同じ材料で作製されており、
    前記ディスプレイはさらに、前記第２の電極を貫通している第３のビアを含み、前記第３の電極は、前記第３のビアを通じて前記第１の電極に結合されている、請求項１５に記載のディスプレイ。
  17. 前記第１のトランジスタは、前記発光デバイスに結合されており、前記第１のトランジスタは、前記発光デバイスに駆動電流を提供するように構成されている、請求項１から１６のいずれか一項に記載のディスプレイ。
  18. 前記共通電極層は、前記基板全体を覆う薄いフィルム層の形状を有する、請求項１から１７のいずれか一項に記載のディスプレイ。
  19. 前記共通電極層は、中抜きパターンを有する薄いフィルム層であり、
    前記第１のトランジスタの前記活性層の前記基板上の垂直突出部は、前記共通電極層の基板上の垂直突出部の範囲内にあり、前記第２のトランジスタの前記活性層の前記基板上の垂直突出部は、前記共通電極層の前記基板上の前記垂直突出部の前記範囲内にある、請求項１から１７のいずれか一項に記載のディスプレイ。
  20. 請求項１から１９のいずれか一項に記載のディスプレイを備える、電子デバイス。
JP2022534734A 2019-12-13 2020-11-26 ディスプレイおよび電子デバイス Active JP7460251B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201911284587.2 2019-12-13
CN201911284587 2019-12-13
CN202010106846.9A CN113066818B (zh) 2019-12-13 2020-02-20 一种显示屏和电子设备
CN202010106846.9 2020-02-20
PCT/CN2020/131920 WO2021115131A1 (zh) 2019-12-13 2020-11-26 一种显示屏和电子设备

Publications (2)

Publication Number Publication Date
JP2023505359A JP2023505359A (ja) 2023-02-08
JP7460251B2 true JP7460251B2 (ja) 2024-04-02

Family

ID=76329499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022534734A Active JP7460251B2 (ja) 2019-12-13 2020-11-26 ディスプレイおよび電子デバイス

Country Status (4)

Country Link
US (1) US20230035664A1 (ja)
EP (1) EP4064361A4 (ja)
JP (1) JP7460251B2 (ja)
WO (1) WO2021115131A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220091975A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
US11935470B2 (en) * 2021-04-30 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, and display device
KR20230089817A (ko) * 2021-12-14 2023-06-21 엘지디스플레이 주식회사 전계 발광 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086356A (ja) 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2014010435A (ja) 2012-07-03 2014-01-20 Dainippon Printing Co Ltd 表示パネル及びその表示パネルを備えた表示装置
JP2017167515A (ja) 2015-12-11 2017-09-21 株式会社半導体エネルギー研究所 表示装置
US20170294498A1 (en) 2016-04-07 2017-10-12 Samsung Display Co., Ltd. Transistor array panel, manufacturing method thereof, and display device including the same
US20170338252A1 (en) 2016-05-17 2017-11-23 Innolux Corporation Display device
CN107403804A (zh) 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
CN107452756A (zh) 2017-07-28 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管结构及其制造方法、显示面板、显示装置
US20180175076A1 (en) 2016-12-15 2018-06-21 Samsung Display Co., Ltd. Transistor array panel and display device including the same
US20190123069A1 (en) 2017-10-23 2019-04-25 Boe Technology Group Co., Ltd. Array substrate, preparation method thereof and display panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102162885B1 (ko) * 2013-11-25 2020-10-08 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
JP6725335B2 (ja) * 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
JP2018125340A (ja) * 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置
CN106783628B (zh) * 2017-02-27 2019-12-03 武汉华星光电技术有限公司 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN108598093B (zh) * 2018-05-24 2021-01-15 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示面板
CN108766382A (zh) * 2018-06-06 2018-11-06 深圳市华星光电半导体显示技术有限公司 Goa电路的自举电容、goa电路及显示面板
CN109521596B (zh) * 2018-12-26 2020-09-01 武汉华星光电技术有限公司 阵列基板、显示面板以及显示面板的控制方法
CN109742089B (zh) * 2019-01-02 2020-12-25 合肥京东方光电科技有限公司 显示基板、显示装置和显示基板的制造方法
CN110534531A (zh) * 2019-08-30 2019-12-03 京东方科技集团股份有限公司 一种驱动背板及其制备方法、显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086356A (ja) 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2014010435A (ja) 2012-07-03 2014-01-20 Dainippon Printing Co Ltd 表示パネル及びその表示パネルを備えた表示装置
JP2017167515A (ja) 2015-12-11 2017-09-21 株式会社半導体エネルギー研究所 表示装置
US20170294498A1 (en) 2016-04-07 2017-10-12 Samsung Display Co., Ltd. Transistor array panel, manufacturing method thereof, and display device including the same
US20170338252A1 (en) 2016-05-17 2017-11-23 Innolux Corporation Display device
CN107403804A (zh) 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
US20180175076A1 (en) 2016-12-15 2018-06-21 Samsung Display Co., Ltd. Transistor array panel and display device including the same
CN107452756A (zh) 2017-07-28 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管结构及其制造方法、显示面板、显示装置
US20190123069A1 (en) 2017-10-23 2019-04-25 Boe Technology Group Co., Ltd. Array substrate, preparation method thereof and display panel

Also Published As

Publication number Publication date
EP4064361A4 (en) 2023-02-08
JP2023505359A (ja) 2023-02-08
EP4064361A1 (en) 2022-09-28
WO2021115131A1 (zh) 2021-06-17
US20230035664A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US10084030B2 (en) Backplane substrate and organic light emitting diode display using the same
JP7460251B2 (ja) ディスプレイおよび電子デバイス
US11430840B2 (en) Large area organic light-emitting diode display
US9589995B2 (en) TFT substrate having three parallel capacitors
WO2020198975A1 (zh) 显示基板及其制备方法、显示面板
US10651256B2 (en) Thin film transistor substrate for organic light-emitting diode display and manufacturing method thereof
US10998342B2 (en) Array substrate and manufacturing method thereof
CN109326624B (zh) 像素电路、其制造方法及显示装置
US10008517B2 (en) Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same
KR20030058150A (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
WO2022267531A1 (zh) 显示基板及其制备方法、显示面板
US11527735B2 (en) Flexible display panel with connecting portion and flexible bridging portion, method for manufacturing the same and display device
US20220199734A1 (en) Display panel and display device
JP6462035B2 (ja) バックプレーン基板及びそれを用いた有機発光表示装置
CN215896392U (zh) 一种显示基板、显示面板
US20240215334A1 (en) Display substrate, method for manufacturing same and display device
CN113066818B (zh) 一种显示屏和电子设备
US20240188357A1 (en) Display substrate and display device
US20230005966A1 (en) Display device and method of manufacturing the same
TWI703735B (zh) 半導體基板、陣列基板、逆變器電路及開關電路
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
US11567604B2 (en) Display module and display device
US20240244931A1 (en) Display panel, preparation method therefor, and display device
US20240290794A1 (en) Display substrate, method for manufacturing same, and display device
US20220359847A1 (en) Display substrate, manufacturing method, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240315

R150 Certificate of patent or registration of utility model

Ref document number: 7460251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150