CN108598093B - 阵列基板的制造方法、阵列基板和显示面板 - Google Patents
阵列基板的制造方法、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN108598093B CN108598093B CN201810508747.6A CN201810508747A CN108598093B CN 108598093 B CN108598093 B CN 108598093B CN 201810508747 A CN201810508747 A CN 201810508747A CN 108598093 B CN108598093 B CN 108598093B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- sub
- substrate
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 151
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 71
- 239000001257 hydrogen Substances 0.000 claims abstract description 69
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 55
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000011368 organic material Substances 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 37
- 230000000694 effects Effects 0.000 abstract description 12
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 302
- 239000010408 film Substances 0.000 description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001994 activation Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制造方法、阵列基板和显示面板,属于显示技术领域。该方法包括:在衬底基板上依次形成有源层、第一栅绝缘层和第一栅极;在形成有第一栅极的衬底基板上形成第二栅绝缘层,第二栅绝缘层包括沿远离有源层的方向设置的第一子绝缘层和第二子绝缘层,第一子绝缘层的氢含量大于第二子绝缘层的氢含量;对有源层进行氢化处理。本发明通过形成包括氢含量较大的第一子绝缘层以及氢含量较小的第二子绝缘层,使得在氢化处理的过程中,氢能够更好的向有源层的方向扩散,提高氢浓度梯度向有源层方向的分布,提高对于有源层的氢化作用。解决了相关技术中影响有源层的电学性能的问题。达到了提高有源层的电学性能的效果。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板的制造方法、阵列基板和显示面板。
背景技术
显示面板通常包括阵列基板以及设置在该阵列基板上的各种显示结构。柔性的显示面板是目前的一种发展趋势,但阵列基板中的各种无机膜由于其本身材质的原因,对显示面板的柔性造成了限制。
相关技术中的一种阵列基板的制造方法可以包括:1、在衬底基板上依次形成低温多晶硅(英文:Low Temperature Poly-silicon;简称:LTPS)构成有源层、第一栅绝缘层、第一栅极、第二栅绝缘层和第二栅极;2、通过固态扩散法对形成有第二栅极的衬底基板中的有源层进行氢化处理,以提高有源层的电学性能;3、在形成有第二栅极的衬底基板上形成由有机材料构成中间介电层(英文:inter-layer dielectric;简称:ILD)以提高阵列基板的柔性。有机材相较于无机材料对于高温的耐受能力较差,因而该方法在形成ILD之前对有源层进行氢化处理,以避免对ILD造成损坏。
在实现本发明的过程中,发明人发现相关技术至少存在以下问题:由于在氢化处理时衬底基板上未形成ILD,使得氢原子容易从衬底基板上的各个膜层中溢出,使得对于有源层的氢化不足,进而导致影响有源层的电学性能。
发明内容
本发明实施例提供了一种阵列基板的制造方法、阵列基板和显示面板,能够解决相关技术中对于有源层的氢化不足,进而导致影响有源层的电学性能的问题。所述技术方案如下:
根据本发明的第一方面,提供了一种阵列基板的制造方法,所述方法包括:
在衬底基板上依次形成有源层、第一栅绝缘层和第一栅极,所述有源层由低温多晶硅或微晶硅构成;
在形成有所述第一栅极的衬底基板上形成第二栅绝缘层,所述第二栅绝缘层包括沿远离所述有源层的方向设置的第一子绝缘层和第二子绝缘层,所述第一子绝缘层的氢含量大于所述第二子绝缘层的氢含量;
对所述有源层进行氢化处理。
可选的,所述在形成有所述第一栅极的衬底基板上形成第二栅绝缘层,包括:
在形成有所述第一栅极的衬底基板上以第一沉积速度沉积形成所述第一子绝缘层,并增加所述第一子绝缘层的氢含量;
以第二沉积速度沉积形成所述第二子绝缘层,所述第二沉积速度小于所述第一沉积速度。
可选的,所述第一子绝缘层的氢含量沿远离所述有源层的方向递减。
可选的,所述对所述有源层进行氢化处理之前,所述方法还包括:
在形成有所述第二栅绝缘层的衬底基板上形成第二栅极;
在形成有所述第二栅极的衬底基板上形成源漏极过孔,所述有源层在所述源漏极过孔中露出。
可选的,所述通过固态扩散法对所述有源层进行氢化处理之前,所述方法还包括:
在形成有所述第二栅绝缘层的衬底基板上形成凹槽,所述凹槽的底部位于所述第一栅绝缘层中,所述凹槽在所述衬底基板上的正投影位于所述有源层的周围;
所述对所述有源层进行氢化处理,包括:
将形成有所述凹槽的衬底基板设置在氢气氛围中,以对所述有源层进行氢化。
可选的,所述对所述有源层进行氢化处理之前,所述方法还包括:
在形成有所述第二栅绝缘层的衬底基板上形成第二栅极;
在形成有所述第二栅极的衬底基板上涂布硅基有机材料层;
对所述硅基有机材料层进行烘烤;
将所述硅基有机材料层处理为中间介电层。
可选的,所述在形成有所述第一栅极的衬底基板上形成第二栅绝缘层,包括:
通过灰度掩模工艺在形成有所述第一栅极的衬底基板上形成所述第二栅绝缘层,所述第二栅绝缘层包括第一区域和第二区域,所述第一区域的厚度大于所述第二区域的厚度,所述有源层位于所述第一区域在所述衬底基板上的正投影中,所述第二区域为所述第二栅绝缘层中除所述第一区域外的区域。
可选的,所述第二栅绝缘层在每个子像素之间还设置有沟槽。
根据本发明的第二方面,提供一种阵列基板,所述阵列基板包括第一方面所述方法制造成的阵列基板。
根据本发明的第三方面,提供一种显示面板,所述显示面板包括第二方面所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是:
通过形成包括氢含量较大的第一子绝缘层以及氢含量较小的第二子绝缘层,使得在氢化处理的过程中,第一子绝缘层作为氢源,第二子绝缘层作为阻挡层,使氢能够沿朝向有源层的方向扩散,提高对于有源层的氢化作用。解决了相关技术中对于有源层的氢化不足,进而导致影响有源层的电学性能的问题。达到了提高有源层的电学性能的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的制造方法的流程图;
图2是本发明实施例提供的另一种阵列基板的制造方法的流程图;
图3是图2所示的制造方法中一种衬底基板的结构示意图;
图4是图2所示的制造方法中另一种衬底基板的结构示意图;
图5是图2所示的制造方法中另一种衬底基板的结构示意图;
图6是图2所示的制造方法中另一种衬底基板的结构示意图;
图7是图2所示的制造方法中另一种衬底基板的结构示意图;
图8是图7所示的衬底基板的剖面图;
图9是图2所示的制造方法中另一种衬底基板的结构示意图;
图10是图2所示的制造方法中一种阵列基板的结构示意图;
图11是本发明实施例提供的另一种阵列基板的制造方法的流程图;
图12是图11所示的制造方法中一种衬底基板的结构示意图;
图13是图11所示的制造方法中另一种衬底基板的结构示意图;
图14是图11所示的制造方法中一种后续制造流程的流程图;
图15是图11所示的制造方法中另一种后续制造流程的流程图;
图16是图11所示的制造方法中一种阵列基板的结构示意图。
通过上述附图,已示出本发明明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围,而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
随着柔性显示面板的发展,对显示面板的要求从弯曲(英文:Bendable),弯折(英文:Foldable),逐步过渡到弹性柔性(英文:Stretchable)。目前的柔性显示面板的阵列基板中,存在有多层无机膜,当显示面板发生较为剧烈的形变时,阵列基板中的无机膜较容易发生碰撞和分离等现象,无机膜在碰撞和分离的过程中可能产生微小破损,该微小破损可以扩大为较大的裂纹,并影响显示面板的正常运行。因此用有机膜代替现有的无机膜层就成为在目前的主流发展趋势。
但是,对有源层进行有效的氢化处理(氢化处理能够通过氢原子填补构成有源层的LTPS(或微晶硅)中硅原子的未结合键或未饱和键,提高LTPS(或微晶硅)的电学性能)所需的温度通常高于有机膜的耐受温度,因而有机膜会对有源层的氢化造成限制。相关技术中对此的解决方式是在形成有机材料构成ILD之前对有源层进行氢化处理。但由于未形成ILD时,衬底基板上的膜层对于有源层的氢化能力不足(氢化能力不足的一方面原因是此时衬底基板上的膜层中的氢含量较少,另一方面原因是没有膜层阻挡氢从衬底基板中溢出),进而可能导致有源层的电学性能的降低。
本发明实施例提供了一种阵列基板的制造方法、阵列基板和显示面板,可以解决上述问题。
图1是本发明实施例提供的一种阵列基板的制造方法的流程图,该方法可以包括下面几个步骤:
步骤101、在衬底基板上依次形成有源层、第一栅绝缘层和第一栅极,有源层由低温多晶硅构成。
步骤102、在形成有第一栅极的衬底基板上形成第二栅绝缘层,第二栅绝缘层包括沿远离有源层的方向设置的第一子绝缘层和第二子绝缘层,第一子绝缘层的氢含量大于第二子绝缘层的氢含量。
步骤103、对有源层进行氢化处理。
综上所述,本发明实施例提供的阵列基板的制造方法,通过形成包括氢含量较大的第一子绝缘层以及氢含量较小的第二子绝缘层,使得在氢化处理的过程中,第一子绝缘层作为氢源,第二子绝缘层作为阻挡层,氢能够更好的向有源层的方向扩散,提高氢浓度梯度向有源层方向的分布,提高对于有源层的氢化作用。解决了相关技术中对于有源层的氢化不足,进而导致影响有源层的电学性能的问题。达到了提高有源层的电学性能的效果。
图2是本发明实施例提供的另一种阵列基板的制造方法的流程图,该方法可以包括下面几个步骤:
步骤201、在衬底基板上依次形成有源层、第一栅绝缘层和第一栅极,有源层由低温多晶硅构成。
有源层、第一栅绝缘层和第一栅极的结构可以参考相关技术,在此不再赘述。
其中,低温多晶硅(或微晶硅)的电子迁移率较高,由LTPS(或微晶硅)构成的有源层能够提高薄膜晶体管(英文:Thin Film Transistor;简称:TFT)的响应速度。
步骤201结束时,衬底基板的结构可以如图3所示,衬底基板11上依次设置有有源层12、第一栅绝缘层13和第一栅极14。第一栅绝缘层13的材料可以参考相关技术,例如可以由氮化硅等材料构成第一栅绝缘层13。第一栅极14可以由金属或其他导电材料构成,本发明实施例不进行限制。
可选的,形成由LTPS构成的有源层的过程可以包括:
1、对非晶硅(a-si)进行脱氢处理。
由于非晶硅中的氢含量过多时,由该非晶硅形成的而多晶硅的质量会下降。因而可以首先对非晶硅进行脱氢处理。可选的,可以使非晶硅中的含氢量小于2%。
2、通过非晶硅在衬底基板上形成非晶硅层。
3、对非晶硅层进行低温退火,使非晶硅层转变为多晶硅层。
可以通过激光退火技术来实施低温退火工艺。
4、通过构图工艺将多晶硅层转变为有源层。
该有源层可以包括衬底基板上的多个TFT中的有源层。
其中,构图工艺可以包括光刻胶的涂覆、对光刻胶的曝光、对光刻胶的显影、刻蚀和对光刻胶的剥离。形成微晶硅构成的有源层的过程可以参考形成由LTPS构成的有源层的过程以及相关技术,在此不再赘述。
可选的,衬底基板可以为柔性衬底基板,该衬底基板可以由聚酰亚胺基底或包括聚酰亚胺基底的复合膜层构成,示例性,衬底基板可以包括聚酰亚胺以及依次设置在聚酰亚胺上的间隔层、聚酰亚胺基底和缓冲层。
步骤202、在形成有第一栅极的衬底基板上以第一沉积速度沉积形成第一子绝缘层,并增加第一子绝缘层的氢含量。
第一沉积速度可以是相关技术中形成常规的第二栅绝缘层的速度。
可选的,可以通过化学气象沉底(英文:Chemical Vapor Deposition;简称:CVD)技术来形成第一子绝缘层,可以通过增加含氢的反应气体的流量来增加第一子绝缘层的氢含量。示例的,若第一子绝缘层由氮化硅构成,反应气体可以包括氨气(化学式:NH3)和硅烷(化学式:SiH4),则可以提高NH3的流量至正常水平的1.1倍至1.5倍,以将第一子绝缘层的氢含量提高至1.1倍至1.5倍。第一子绝缘层中氢含量(原子比例)可以在30%至45%左右。
可选的,第一子绝缘层的氢含量沿远离有源层的方向递减。即第一子绝缘层和第一绝缘层的交界面处的氢含量是最高的,如此能够提高氢原子向有源层扩散的能力,且能够避免第一子绝缘层下方膜层中的氢向第一子绝缘层扩散(因为第一子绝缘层的氢含量高)。
可选的,第一子绝缘层的氢含量也可以从远离有源层的一面开始,沿靠近有源层的方向在100埃至300埃的厚度范围内递增,
步骤202结束时,衬底基板的结构可以如图4所示,形成有第一栅极14的衬底基板11上形成有第一子绝缘层151。图4中其他标记的含义可以参考图3,在此不再赘述。
步骤203、以第二沉积速度沉积形成第二子绝缘层,第二沉积速度小于第一沉积速度。
通过降低第二子绝缘层的沉积速度,能够提高第二子绝缘层的密度,使第二子绝缘层称为致密膜。如此就能够提高第二绝缘层对于氢的阻挡作用,使得第二绝缘层下方膜层中的氢难以穿过第二绝缘层向上扩散,进一步提高了对于有源层的氢化效果。
可选的,第二子绝缘层的沉积速度也可以和第一子绝缘层的沉积速度相同,即第二子绝缘层的密度可以和相关技术中第二栅绝缘层的密度相同,本发明实施例不进行限制。
可选的,第二子绝缘层和第一子绝缘层之间的厚度比可以在1:0.5到1:2之间。第二子绝缘层中氢含量(原子比例)可以在15%至30%左右。
步骤203结束时,衬底基板的结构可以如图5所示,形成有第一子绝缘层151的衬底基板11上形成有第二子绝缘层152,第一子绝缘层151和第二子绝缘层152构成第二绝缘层15。图5中其他标记的含义可以参考图3,在此不再赘述。
第一子绝缘层和第二子绝缘层可以是在一次化学气相沉积中形成的同一膜层的不同部份(沿厚度方向的不同部分),也可以是分别形成的两个膜层。当第一子绝缘层和第二子绝缘层为同一膜层时,相较于第一子绝缘层和第二子绝缘层为不同膜层减小了膜层间的应力,降低了膜层破损的风险。
步骤204、在形成有第二栅绝缘层的衬底基板上形成第二栅极。
该第二栅极能够与第一栅极形成电容,以提高TFT中电容的保持能力,进而增强显示结构的显示效果。
步骤204结束时,衬底基板的结构可以如图6所示,形成有第二栅绝缘层15的衬底基板11上形成有第二栅极16。图6中其他标记的含义可以参考图3,在此不再赘述。
在形成第二栅极后,可以通过加热形成有各个膜层的衬底基板以对有源层进行活化工艺,在加热时,可以缓慢提升温度,使得膜层之间的应力变动可以较和缓的进行,以避免各个膜层之间的应力匹配导致的膜层破裂问题。
步骤205、在形成有第二栅极的衬底基板上形成源漏极过孔,有源层在源漏极过孔中露出。
步骤205可以在步骤204之后,步骤209之前的各个时刻执行,即可以在对有源层氢化之后形成源漏极过孔,或在形成中间介电层之后形成源漏极过孔。但是在对有源层氢化前形成源漏极过孔能够在一定程度上提高对有源层的氢化效果。
步骤205结束时,衬底基板的结构可以如图7所示,有源层12在源漏极过孔k中露出,后续形成的源极和漏极可以通过该过孔k与有源层接触。图7中其他标记的含义可以参考图3,在此不再赘述。
步骤206、在形成有第二栅绝缘层的衬底基板上形成凹槽,凹槽的底部位于第一栅绝缘层中,凹槽在衬底基板上的正投影位于有源层的周围。
该凹槽用于提高对于有源层的氢化作用。该凹槽在衬底基板的正投影的面积小于或等于源漏极过孔在衬底基板的正投影的面积。
步骤206结束时,衬底基板的结构可以如图8所示,其为图7所示的衬底基板在P-P处的剖面图。凹槽c穿过第二绝缘层15,底部位于第一绝缘层13中,且凹槽c在衬底基板11上的正投影(图8中未标出)位于有源层12的周围。图8中其他标记的含义可以参考图3,在此不再赘述。
步骤207、将形成有所述凹槽的衬底基板设置在氢气氛围中,以对所述有源层进行氢化。
将形成有所述凹槽的衬底基板设置在氢气氛围中后,由于外界环境中氢的浓度较高,因而衬底基板上各个膜层中的氢难以溢出到外界环境中,且氢的浓度能够形成沿外界环境到有源层方向逐渐下降的趋势,这有利于氢气向有源层中移动。此外,如图8所示,在氢气氛围中,氢气会充满凹槽c,这使得高浓度的氢气与有源层12的距离较近,能够进一步有利于氢向有源层中移动。
可选的,氢气氛围可以单纯包括氢气,也可以包括氢气和氮气,其中,氢气氛围中氢气的分压大于或等于200毫托(英文:mTorr)。
步骤208、在形成有凹槽的衬底基板上形成中间介电层。
根据构成中间介电层的有机材料是否具有光刻功能(光溶解功能或光固化功能),可以通过不同的方式来形成中间介电层。
当构成中间介电层的有机材料具有光刻功能时,可以先在形成有凹槽的衬底基板上形成有机材料层(厚度为0.2微米至0.3微米之间),之后通过曝光工艺和显影工艺形成中间介电层。若在本步骤之前源漏极过孔已经形成,则可以对源漏极过孔中的有机材料进行曝光,并在显影工艺中去除源漏极过孔中的有机材料,使源漏极过孔中的有源层露出。此外,若衬底基板的膜层上形成有凹槽,则可以通过有机材料层填充该凹槽,并在曝光时避开该凹槽,以提高衬底基板上各个膜层的平整度。
当构成中间介电层的有机材料不具有光刻功能时,可以先在形成有凹槽的衬底基板上形成有机材料层,之后通过构图工艺将有机材料层处理为中间介电层。若在本步骤之前源漏极过孔已经形成,则可以刻掉蚀源漏极过孔中的有机材料,使源漏极过孔中的有源层露出。此外,若衬底基板的膜层上形成有凹槽,则可以通过有机材料层填充该凹槽,以提高衬底基板上各个膜层的平整度。
步骤208结束时,衬底基板的结构可以如图9所示,中间介电层17形成在形成有第二栅极16的衬底基板上,中间介电层17在源漏极过孔k处形成有与源漏极过孔k匹配的孔。
步骤209,在形成有中间介电层的衬底基板上形成源漏极。
步骤209结束时,衬底基板的结构可以如图10所示,源漏极18通过源漏极过孔(图10中未标出)与有源层12接触。
综上所述,本发明实施例提供的阵列基板的制造方法,通过形成包括氢含量较大的第一子绝缘层以及氢含量较小的第二子绝缘层,使得在氢化处理的过程中,第一子绝缘层作为氢源,第二子绝缘层作为阻挡层,氢能够更好的向有源层的方向扩散,提高氢浓度梯度向有源层方向的分布,提高对于有源层的氢化作用。解决了相关技术中对于有源层的氢化不足,进而导致影响有源层的电学性能的问题。达到了提高有源层的电学性能的效果。
图11是本发明实施例提供的另一种阵列基板的制造方法的流程图,该方法可以包括下面几个步骤:
步骤301、在衬底基板上依次形成有源层、第一栅绝缘层和第一栅极,有源层由低温多晶硅构成。
本步骤可以参考上述实施例中的步骤201,在此不再赘述。
步骤302、通过灰度掩模工艺在形成有第一栅极的衬底基板上形成第二栅绝缘层。
其中,第二栅绝缘层包括第一区域和第二区域,第一区域的厚度大于第二区域的厚度,有源层位于第一区域在衬底基板上的正投影(该正投影的边缘与最近的有源层的边缘的距离可以为1微米至5微米)中,第二区域为第二栅绝缘层中除第一区域外的区域。有源层上方的第一区域第二绝缘层较厚,因而能够在后续的氢化处理过程中提供较多的氢,有利于对于有源层的氢化。其中,第一区域的第二绝缘层的厚度可以为相关技术中第二绝缘层的厚度的1.1倍至1.3倍,第二区域的第二绝缘层的厚度可以为与相关技术中第二绝缘层的厚度相等。
可选的,第二栅绝缘层在每个子像素之间还设置有沟槽。该沟槽能够减小连续磨蹭应力,避免膜层的损坏。该沟槽处的第二绝缘层的厚度为相关技术中第二绝缘层的厚度的0.1倍至0.5倍。此外,子像素间的第二栅极的走线位置也可以设置有沟槽。
其中,灰度掩膜工艺是一种通过灰度掩膜板进行曝光的工艺,而灰度掩膜板是一种在不同区域可以具有不同透过率的掩模板,通过此种掩模板,能够形成不同区域厚度不同的图案。在步骤302中,可以通过灰度掩模工艺形成在不同区域厚度不同的第二栅绝缘层。
可选的,本发明实施例通过灰度掩模工艺形成的第二栅绝缘层的结构还可以参考上述实施例中步骤202和步骤203,即该第二绝缘层可以包括含氢量较高的第一子绝缘层和含氢量正常的第二子绝缘层,这样能够进一步提高对于有源层的氢化效果。
步骤302结束时,衬底基板的结构可以如图12所示,第一区域q1的厚度大于第二区域q2的厚度,子像素和子像素之间设置有沟槽g。
步骤303、在形成有第二栅绝缘层的衬底基板上形成第二栅极。
本步骤可以参考上述实施例中的步骤204,在此不再赘述。
由于第二区域的第二绝缘层较薄,因而第二栅极和第一栅极之间能够形成更大的电容,提高了TFT的电学性能。
步骤303结束时,衬底基板的结构可以如图13所示,第一栅极14和第二栅极16之间第二绝缘层15较薄,因而第一栅极14和第二栅极16之间能够形成较大的电容。
本步骤之后的制造方案可以包括两种:
第一种:如图14所示,此种方案可以包括下面4个步骤:
步骤304、在形成有第二栅极的衬底基板上形成源漏极过孔,有源层在源漏极过孔中露出。
该源漏极过孔的结构可以参考图7中的源漏极过孔k,在此不再赘述。
步骤305、对有源层进行氢化处理。
本步骤可以参考上述实施例中的步骤207,在此不再赘述。
此外,本发明实施例在对有源层进行氢化前,也可以在衬底基板上的各个膜层上形成如上述实施例中图8中的凹槽c,可以参考上述实施例中的步骤206,在此不再赘述。
步骤306、在形成有第二栅极的衬底基板上形成中间介电层。
本步骤可以参考上述实施例中的步骤208,在此不再赘述。
步骤307、在形成有源漏极过孔的衬底基板上形成源漏极。
本步骤可以参考上述实施例中的步骤209,在此不再赘述。
第二种:如图15所示,此种方案可以包括下面6个步骤:
步骤308、在形成有第二栅极的衬底基板上涂布硅基有机材料层。
硅基有机材料为对于温度的耐受能力较强的一种有机材料,因而可以在氢化处理前先涂布硅基有机材料层。
步骤309、对硅基有机材料层进行烘烤。
烘烤能够去除轨迹有机材料中参与的水分以及一些溶剂,提高硅基有机层的密度,进而能够提高硅基有机层对于氢的阻挡能力。
对硅基有机材料层进行烘烤的同时能够对有源层进行活化。
步骤310、将硅基有机材料层处理为中间介电层。
根据硅基有机材料是否具有光刻功能,可以通过不同的方式来形成中间介电层。本步骤可以参考上述实施例中的步骤208,在此不再赘述。
步骤311、对有源层进行氢化处理。
在氢化处理时,可以由硅基有机材料构成的中间介电层来阻挡衬底基板上各膜层的氢向外部溢出,以提高对于有源层的氢化效果。
本步骤可以参考上述实施例中的步骤207,在此不再赘述。
步骤312、在形成有中间介电层的衬底基板上形成源漏极过孔。
步骤312还可以在步骤311之前执行,即可以在氢化处理之前形成源漏极过孔,本发明实施例不进行限制。
步骤313、在形成有源漏极过孔的衬底基板上形成源漏极。
本步骤可以参考上述实施例中的步骤209,在此不再赘述。
步骤313结束时,衬底基板的结构可以如图16所示,中间介电层17形成于形成有第二栅极16的衬底基板上,形成有中间介电层17的衬底基板上形成有源漏极18,源漏极18通过源漏极过孔(图16中未标出)与有源层12接触。
综上所述,本发明实施例提供的阵列基板的制造方法,通过形成包括氢含量较大的第一子绝缘层以及氢含量较小的第二子绝缘层,使得在氢化处理的过程中,第一子绝缘层作为氢源,第二子绝缘层作为阻挡层,氢能够更好的向有源层的方向扩散,提高氢浓度梯度向有源层方向的分布,提高对于有源层的氢化作用。解决了相关技术中对于有源层的氢化不足,进而导致影响有源层的电学性能的问题。达到了提高有源层的电学性能的效果。
本发明实施例还提供一种阵列基板,该阵列基板包括上述各个方法制造成的阵列基板,例如图10所示的阵列基板或图16所示的阵列基板。
本发明实施例还提供一种显示面板,该显示面板包括上述各个方法制造成的阵列基板。该显示面板可以为有机发光二极管(英文:Organic Light-EmittingDiode;简称:OLED)显示面板或液晶显示面板。
需要指出的是,在附图中,为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解,当元件或层被称为在另一元件或层“上”时,它可以直接在其他元件上,或者可以存在中间的层。另外,可以理解,当元件或层被称为在另一元件或层“下”时,它可以直接在其他元件下,或者可以存在一个以上的中间的层或元件。另外,还可以理解,当层或元件被称为在两层或两个元件“之间”时,它可以为两层或两个元件之间惟一的层,或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中,术语“第一”和“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上,除非另有明确的限定。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种阵列基板的制造方法,其特征在于,所述方法包括:
在衬底基板上依次形成有源层、第一栅绝缘层和第一栅极,所述有源层由低温多晶硅或微晶硅构成;
在形成有所述第一栅极的衬底基板上形成第二栅绝缘层,所述第二栅绝缘层包括沿远离所述有源层的方向设置的第一子绝缘层和第二子绝缘层,所述第一子绝缘层的氢含量大于所述第二子绝缘层的氢含量,所述第二子绝缘层和所述第一子绝缘层之间的厚度比在1:0.5到1:2之间;
所述第一子绝缘层的氢含量沿远离所述有源层的方向递减,所述第一子绝缘层和所述第一栅绝缘层的交界面处的氢含量最高;
在形成有所述第二栅绝缘层的衬底基板上形成凹槽,所述凹槽的底部位于所述第一栅绝缘层中,所述凹槽在所述衬底基板上的正投影位于所述有源层的周围;
将形成有所述凹槽的衬底基板设置在氢气氛围中,以对所述有源层进行氢化。
2.根据权利要求1所述的方法,其特征在于,所述在形成有所述第一栅极的衬底基板上形成第二栅绝缘层,包括:
在形成有所述第一栅极的衬底基板上以第一沉积速度沉积形成所述第一子绝缘层,并增加所述第一子绝缘层的氢含量;
以第二沉积速度沉积形成所述第二子绝缘层,所述第二沉积速度小于所述第一沉积速度。
3.根据权利要求2所述的方法,其特征在于,所述对所述有源层进行氢化处理之前,所述方法还包括:
在形成有所述第二栅绝缘层的衬底基板上形成第二栅极;
在形成有所述第二栅极的衬底基板上形成源漏极过孔,所述有源层在所述源漏极过孔中露出。
4.根据权利要求1所述的方法,其特征在于,所述对所述有源层进行氢化处理之前,所述方法还包括:
在形成有所述第二栅绝缘层的衬底基板上形成第二栅极;
在形成有所述第二栅极的衬底基板上涂布硅基有机材料层;
对所述硅基有机材料层进行烘烤;
将所述硅基有机材料层处理为中间介电层。
5.根据权利要求1所述的方法,其特征在于,所述在形成有所述第一栅极的衬底基板上形成第二栅绝缘层,包括:
通过灰度掩模工艺在形成有所述第一栅极的衬底基板上形成所述第二栅绝缘层,所述第二栅绝缘层包括第一区域和第二区域,所述第一区域的厚度大于所述第二区域的厚度,所述有源层位于所述第一区域在所述衬底基板上的正投影中,所述第二区域为所述第二栅绝缘层中除所述第一区域外的区域。
6.根据权利要求5所述的方法,其特征在于,所述第二栅绝缘层在每个子像素之间还设置有沟槽。
7.一种阵列基板,其特征在于,所述阵列基板包括权利要求1至6任一所述方法制造成的阵列基板。
8.一种显示面板,其特征在于,所述显示面板包括权利要求7所述的阵列基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810508747.6A CN108598093B (zh) | 2018-05-24 | 2018-05-24 | 阵列基板的制造方法、阵列基板和显示面板 |
PCT/CN2019/088100 WO2019223755A1 (zh) | 2018-05-24 | 2019-05-23 | 阵列基板及其制造方法、显示面板 |
US16/641,372 US11296122B2 (en) | 2018-05-24 | 2019-05-23 | Array substrate, method for fabricating the same and display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810508747.6A CN108598093B (zh) | 2018-05-24 | 2018-05-24 | 阵列基板的制造方法、阵列基板和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108598093A CN108598093A (zh) | 2018-09-28 |
CN108598093B true CN108598093B (zh) | 2021-01-15 |
Family
ID=63629011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810508747.6A Active CN108598093B (zh) | 2018-05-24 | 2018-05-24 | 阵列基板的制造方法、阵列基板和显示面板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11296122B2 (zh) |
CN (1) | CN108598093B (zh) |
WO (1) | WO2019223755A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108598093B (zh) * | 2018-05-24 | 2021-01-15 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示面板 |
CN109148596B (zh) * | 2018-08-17 | 2021-06-04 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法 |
CN111081714B (zh) * | 2018-10-19 | 2022-11-04 | 京东方科技集团股份有限公司 | 柔性阵列基板及其制备方法、显示面板 |
CN109786440A (zh) * | 2018-12-25 | 2019-05-21 | 惠科股份有限公司 | 阵列基板的制造方法、装置及阵列基板 |
CN110176397B (zh) * | 2019-04-18 | 2021-03-02 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
KR20200143562A (ko) * | 2019-06-13 | 2020-12-24 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치 |
US20230035664A1 (en) * | 2019-12-13 | 2023-02-02 | Huawei Technologies Co., Ltd. | Display and electronic device |
CN111308850A (zh) * | 2020-02-21 | 2020-06-19 | 京东方科技集团股份有限公司 | 掩膜板、tft的制备方法、tft及阵列基板 |
CN113985667B (zh) * | 2021-10-12 | 2023-08-01 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、液晶显示面板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200304227A (en) * | 2002-03-11 | 2003-09-16 | Sanyo Electric Co | Top gate type thin film transistor |
CN102645811B (zh) * | 2011-11-23 | 2014-07-02 | 京东方科技集团股份有限公司 | 电子纸有源基板及其制造方法和电子纸显示屏 |
CN103022147A (zh) * | 2012-12-07 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、薄膜晶体管及显示装置 |
CN103985637B (zh) * | 2014-04-30 | 2017-02-01 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
CN105655353A (zh) | 2016-01-21 | 2016-06-08 | 武汉华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
US9985082B2 (en) * | 2016-07-06 | 2018-05-29 | Lg Display Co., Ltd. | Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same |
CN106783628B (zh) * | 2017-02-27 | 2019-12-03 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
CN107068771B (zh) * | 2017-06-01 | 2020-08-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
US10490756B2 (en) | 2017-11-06 | 2019-11-26 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for fabricating flexible OLED panel and flexible OLED panel |
CN107819021B (zh) * | 2017-11-06 | 2020-03-10 | 武汉华星光电半导体显示技术有限公司 | 一种柔性oled显示面板的制备方法及柔性oled显示面板 |
CN108598093B (zh) * | 2018-05-24 | 2021-01-15 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示面板 |
-
2018
- 2018-05-24 CN CN201810508747.6A patent/CN108598093B/zh active Active
-
2019
- 2019-05-23 WO PCT/CN2019/088100 patent/WO2019223755A1/zh active Application Filing
- 2019-05-23 US US16/641,372 patent/US11296122B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN108598093A (zh) | 2018-09-28 |
US20210375952A1 (en) | 2021-12-02 |
US11296122B2 (en) | 2022-04-05 |
WO2019223755A1 (zh) | 2019-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108598093B (zh) | 阵列基板的制造方法、阵列基板和显示面板 | |
US10910497B2 (en) | Thin film transistor having light shielding layer | |
CN109065616B (zh) | 柔性显示面板及制造方法 | |
US9748398B2 (en) | Thin film transistor and manufacturing method thereof, display device | |
CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
US9704998B2 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
WO2018157601A1 (zh) | 过孔的制备方法、阵列基板的制备方法及阵列基板 | |
GB2535404A (en) | Low temperature poly-silicon thin film transistor and manufacturing method thereof | |
JP2020520557A (ja) | Oled表示パネルおよびその製造方法 | |
US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
US9972643B2 (en) | Array substrate and fabrication method thereof, and display device | |
US11424337B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
CN1327261A (zh) | 改进工艺窗口制作全自对准薄膜场效应晶体管的方法 | |
US9508762B2 (en) | Array substrate, method of manufacturing array substrate and display device | |
CN111048524A (zh) | 阵列基板及制备方法、显示面板 | |
US9214560B2 (en) | VTFT including overlapping electrodes | |
JP6106024B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
US10790317B2 (en) | Flexible display device and method of manufacturing the same | |
CN109148596B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
US9257290B2 (en) | Low temperature poly-silicon thin film transistor and manufacturing method thereof | |
US10249654B1 (en) | Manufacturing method of top-gate TFT and top-gate TFT | |
US9093470B1 (en) | VTFT formation using capillary action | |
US20180323246A1 (en) | Organic light-emitting diode display panel and manufacturing method thereof | |
US9142647B1 (en) | VTFT formation using selective area deposition | |
US10714504B2 (en) | Low temperature poly-silicon thin film transistor array substrate and method of producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |