CN109148596B - 低温多晶硅薄膜晶体管及其制作方法 - Google Patents
低温多晶硅薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109148596B CN109148596B CN201810938109.8A CN201810938109A CN109148596B CN 109148596 B CN109148596 B CN 109148596B CN 201810938109 A CN201810938109 A CN 201810938109A CN 109148596 B CN109148596 B CN 109148596B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- sub
- layer
- polycrystalline silicon
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 99
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims description 52
- 238000000151 deposition Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 239000012495 reaction gas Substances 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 243
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 5
- 229910001422 barium ion Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种低温多晶硅薄膜晶体管，包括基底、设于基底上方的多晶硅层以及设于多晶硅层上方的第一绝缘层、源/漏极，源/漏极位于第一绝缘层上方、穿过第一绝缘层并延伸至多晶硅层；第一绝缘层包括层叠设置的第一子绝缘层和第二子绝缘层，第一子绝缘层相对于第二子绝缘层更靠近多晶硅层，且第一子绝缘层内的氢原子含量高于第二子绝缘层。本发明还公开了一种低温多晶硅薄膜晶体管的制作方法。在高温退火时，氢原子含量更高的第一子绝缘层内的氢原子向下扩散至多晶硅层而与悬空键结合，氢原子向下扩散效果更明显，可以明显提高低温多晶硅的电子迁移率，进而提高LTPS器件的开态电流和响应速度。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种低温多晶硅薄膜晶体管及其制作方法。
背景技术
LTPS-TFT LCD(Low Temperature Poly-silicon Thin Film Transistor LiquidCrystal Display，低温多晶硅薄膜晶体管液晶显示器)具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于LTPS-TFT LCD的硅结晶排列较a-Si有次序，使得电子移动率相对高100倍以上，可以将外围驱动电路同时制作在玻璃基板上，达到系统整合的目标、节省空间及驱动IC的成本。
LTPS-TFT LCD的最大优势在于超薄、重量轻、低耗电，可以提供更艳丽的色彩和更清晰的影像，其生产工艺是先用等离子体增强化学气相沉积的方法形成非晶硅(简称A-Si)，A-Si经过高温去氢后用激光退火形成P-Si(Poly-Si，即多晶硅)。A-Si高温下去氢会形成大量的Si-悬空键，在LTPS工艺中，一般是通过沉积高含氢的SiNx作为Source(源)/Drain(漏)电极的层间绝缘层(Inter Layer Dielectric，简称ILD-SIN)，然后通过高温退火让ILD-SIN中的Si-H键断裂，H向下扩散到P-Si，与P-Si中的Si-H悬空键结合，可以提高LTPS的电子迁移率，进而提高LTPS器件的开态电流和响应速度。
ILD-SIN一般是采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)方式进行沉积，由于plasma(等离子体)的均匀性比较差，会造成ILD-SIN的H含量均匀性比较差，在实际生产中发现LTPS的电子迁移的均匀性较差，LTPSCMOS P-TFT的阈值电压Vth分布图中，LTPS CMOS P-TFT中心区域Vth约为-2.5V，而四角区域约为-0.8V，差异较大，在形成成品后，中心区域和边缘区的成品驱动电压会有差异，导致部分产品会出现闪屏的现象。
发明内容
鉴于现有技术存在的不足，本发明提供了一种低温多晶硅薄膜晶体管及其制作方法，既能保证LTPS的电子迁移率，又能提高电子迁移的均匀性，避免闪屏现象。
为了实现上述的目的，本发明采用了如下的技术方案：
一种低温多晶硅薄膜晶体管，包括基底、设于所述基底上方的多晶硅层以及设于所述多晶硅层上方的第一绝缘层、源/漏极，所述源/漏极位于所述第一绝缘层上方、穿过所述第一绝缘层并延伸至所述多晶硅层；所述第一绝缘层包括层叠设置的第一子绝缘层和第二子绝缘层，所述第一子绝缘层相对于所述第二子绝缘层更靠近所述多晶硅层，且所述第一子绝缘层内的氢原子含量高于所述第二子绝缘层。
作为其中一种实施方式，所述低温多晶硅薄膜晶体管还包括栅极，所述栅极设于所述多晶硅层与所述第二子绝缘层之间。
作为其中一种实施方式，所述栅极设于所述多晶硅层与所述第一子绝缘层之间；所述低温多晶硅薄膜晶体管还包括第二绝缘层，所述第二绝缘层设于所述栅极与所述多晶硅层之间。
或者，所述栅极设于所述第一子绝缘层与所述第二子绝缘层之间。
作为其中一种实施方式，所述低温多晶硅薄膜晶体管还包括设于所述基底与所述多晶硅层之间的缓冲层。
作为其中一种实施方式，所述第一子绝缘层和/或所述第二子绝缘层为SiNx：H薄膜层。
作为其中一种实施方式，所述第一绝缘层还包括至少一层子绝缘层，所述至少一层子绝缘层、第二子绝缘层、所述第一子绝缘层到所述多晶硅层的距离递减，且所述至少一层子绝缘层、第二子绝缘层、所述第一子绝缘层的氢原子含量与各自到所述多晶硅层的距离呈反比。
作为其中一种实施方式，所述第一子绝缘层、所述第二子绝缘层均通过PECVD(等离子体增强化学气相沉积)在包括SiH4、H2的反应气体环境下沉积而成，所述第一子绝缘层的成膜压力小于所述第二子绝缘层，且所述第二子绝缘层的反应气体中的SiH4、H2的流量低于所述第一子绝缘层。
本发明的另一目的在于提供一种低温多晶硅薄膜晶体管的制作方法，包括：
提供一基底；
在所述基底上沉积一层非晶硅层，并依次对所述非晶硅层去氢和退火处理，形成具有悬空键的多晶硅层；
在所述多晶硅层上方沉积第一绝缘层，包括自下而上依次沉积第一子绝缘层、第二子绝缘层，其中，所述第一子绝缘层内的氢原子含量高于所述第二子绝缘层；
对所述第一子绝缘层、所述第二子绝缘层退火处理，所述第一子绝缘层、所述第二子绝缘层中的氢原子扩散至与下方的所述多晶硅层的悬空键结合；
在所述第一绝缘层上形成源/漏极，并使所述源/漏极穿过所述第一绝缘层且延伸至所述多晶硅层。
作为其中一种实施方式，所述在所述多晶硅层上方沉积第一绝缘层，具体包括：
在包括SiH4、H2的反应气体环境中，采用第一压力在所述多晶硅层上方通过PECVD沉积第一子绝缘层，使等离子体均匀外扩；
在第二压力下，降低SiH4的流量并停止H2的供应，在所述第一子绝缘层表面沉积第二子绝缘层，所述第二压力大于所述第一压力。
本发明的第一绝缘层分至少两层进行沉积，使得靠近多晶硅层的第一子绝缘层的氢原子含量高于其上方的其他子绝缘层，远离多晶硅层的子绝缘层内的氢原子更少，可以防止第一绝缘层中的氢原子在退火过程中向上扩散，在高温退火时，氢原子含量更高的第一子绝缘层内的氢原子向下扩散至多晶硅层而与悬空键结合，氢原子向下扩散效果更明显，可以明显提高低温多晶硅的电子迁移率，进而提高LTPS器件的开态电流和响应速度。
附图说明
图1为本发明实施例1的低温多晶硅薄膜晶体管的结构示意图；
图2为本发明实施例1的低温多晶硅薄膜晶体管的制作方法的结构示意图；
图3为本发明实施例2的低温多晶硅薄膜晶体管的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明的低温多晶硅薄膜晶体管主要包括基底、多晶硅层、源/漏极、栅极，多晶硅层形成在基底上方，多晶硅层上还设置有第一绝缘层，源/漏极位于第一绝缘层上方、穿过第一绝缘层并延伸至与多晶硅层连接。
第一绝缘层包括层叠设置的第一子绝缘层和第二子绝缘层，第一子绝缘层相对于第二子绝缘层更靠近多晶硅层，且第一子绝缘层内的氢原子含量高于第二子绝缘层。在制作LTPS TFT时，首先要在基底上方通过等离子体增强化学气相沉积的方法形成非晶硅，非晶硅层沉积后，经去氢和退火处理，在其表面形成具有Si-悬空键的多晶硅层，第一绝缘层沉积在多晶硅层上方，然后经退火处理，使得第一绝缘层内的氢原子向下扩散至多晶硅层，从而与多晶硅层表面的悬空键结合，因此可以提高LTPS的电子迁移率，进而提高LTPS器件的开态电流和响应速度。而由于高含氢的第一子绝缘层上方为低含氢的第二子绝缘层，可以起到防止氢原子向上部扩散的作用，氢原子主要朝下方的多晶硅层扩散。
与此同时，通过在沉积过程中，控制第一子绝缘层成膜时采用低压力，使得等离子体缓慢外扩，以减少膜层中心与边缘的等离子体密度的差异，使得整个膜层的氢含量均匀化，其中心区域和边缘区的驱动电压基本一致，从而避免产品出现闪屏的现象。而第二子绝缘层的成膜采用高压力、低气体流量、低H2流量甚至断供H2，使得第二子绝缘层内的氢含量将至最低，可以最大限度地避免退火过程中氢原子向上扩散，进一步提高器件的开态电流和响应速度。下面结合具体实施例对本发明进行进一步阐述。
实施例1
参阅图1，本实施例的低温多晶硅薄膜晶体管包括基底11、设于基底11上方的多晶硅层1以及设于多晶硅层1上方的第一绝缘层I1、源/漏极2a、2b，源/漏极2a、2b位于第一绝缘层I1上方、穿过第一绝缘层I1并延伸至多晶硅层1；第一绝缘层I1包括层叠设置的第一子绝缘层I11和第二子绝缘层I12，第一子绝缘层I11相对于第二子绝缘层I12更靠近多晶硅层1，且第一子绝缘层I11内的氢原子含量高于第二子绝缘层I12。
本实施例中，栅极3设于多晶硅层1上方，具体是位于多晶硅层1与第一子绝缘层I11之间，而栅极3与多晶硅层1之间还形成有第二绝缘层I2，该第二绝缘层I2用于将栅极3与多晶硅层1隔开，第二绝缘层I2可以采用SiNx、SiOx等材料制作。
考虑到传统的玻璃中易含有较多的钠离子、钡离子、销离子等，它们在工艺循环的过程容易扩散，而且浓度会非常高。因此，在低温多晶硅薄膜晶体管的制作的过程中还通过设置缓冲层4来防止纳离子、钡离子、销离子等扩散至沟道层，降低漏电流。该缓冲层4设于基底11与多晶硅层1之间，位于基底11内表面，可以采用单层或者双层SiNx/SiOx的缓冲层结构，可以最大限度的减少纳离子、钡离子、销离子等的扩散。
这里，第一子绝缘层I11、第二子绝缘层I12均可以为SiNx：H薄膜层，即等离子体中的氢原子在沉积过程中，分解为饱和价键的硅原子与氮原子形成Si-H与N-H，通常以SiNx：H表示。第一子绝缘层I11、第二子绝缘层I12自下而上依次沉积在栅极3和第二绝缘层I2的表面，源/漏极2a、2b形成于第一绝缘层第二子绝缘层I12表面，并依次穿过第二子绝缘层I12、第一子绝缘层I11的通孔后延伸至与多晶硅层1连接。
在其他实施方式中，第一绝缘层I1也可以为两层以上的结构，即除了第一子绝缘层I11、第二子绝缘层I12外，其还可以包括位于第一子绝缘层I11上表面的至少一层子绝缘层，即该至少一层子绝缘层、第二子绝缘层I12、第一子绝缘层I11到多晶硅层1的距离递减，进一步地，该至少一层子绝缘层、第二子绝缘层I12、第一子绝缘层I11的氢原子含量与各自到多晶硅层1的距离呈反比，即自上而下，第一绝缘层I1内各层子绝缘层内的氢原子含量逐渐增大，最好是顶部的子绝缘层的氢含量接近0。
第一绝缘层I1中，第一子绝缘层I11、第二子绝缘层I12均通过PECVD在包括SiH4、H2的反应气体环境下沉积而成，第一子绝缘层I11的成膜压力小于第二子绝缘层I12，且第二子绝缘层I12的反应气体中的SiH4、H2的流量低于第一子绝缘层I11，优选第二子绝缘层I12的反应气体中的H2的流量为0，即第二子绝缘层I12的反应气体中取消H2。
结合图2所示，对应的低温多晶硅薄膜晶体管的制作方法主要包括如下步骤：
S01、提供一基底11，并在该基底11表面沉积缓冲层4，该基底11可以是玻璃基板、石英基板或塑料基板；
S02、在基底11的缓冲层4上沉积一层非晶硅层1’，并依次对非晶硅层1’去氢和激光准分子退火处理，形成具有悬空键的多晶硅层1，非晶硅层1’退火去氢气后，其内的氢含量应小于1％，可以避免在激光准分子退火时发生“氢爆”现象，改善膜层薄膜特性，释放膜层之间的应力；
S03、在多晶硅层1上方依次形成第二绝缘层I2、栅极3、第一绝缘层I1，形成第一绝缘层I1的过程又包括在第二绝缘层I2和栅极3的表面自下而上依次沉积第一子绝缘层I11、第二子绝缘层I12，其中，第一子绝缘层I11内的氢原子含量高于第二子绝缘层I12；
其中，第二绝缘层I2可以采用化学气相沉积、等离子化学气相沉积形成、溅射、真空蒸镀或低压化学气相沉积等方法形成，但不限于此；
栅极3的制作可以通过利用光罩对形成于第二绝缘层I2上的金属层上方的光阻层进行曝光，并在光阻层曝光后进行显影、刻蚀金属层等图案化制程形成；
分层沉积第一子绝缘层I11、第二子绝缘层I12的过程具体可以是：
首先，在具有含SiH4、H2的反应气体环境中，采用较低的第一压力在多晶硅层1上方通过PECVD沉积第一子绝缘层I11，使等离子体均匀外扩，并实现整个第一子绝缘层I11内氢原子含量均匀化；
然后，在较高的第二压力下，降低SiH4的流量并停止H2的供应，在第一子绝缘层I11表面沉积第二子绝缘层I12；
S04、对第一子绝缘层I11、第二子绝缘层I12退火处理，第一子绝缘层I11、第二子绝缘层I12中的氢原子扩散至与下方的多晶硅层1的悬空键结合，氢原子可以填补界面态、晶粒间界态及氧化层缺陷等，从而减少这些不稳定态的数目；
S05、在第一绝缘层I1上形成源/漏极2a、2b，并使源/漏极2a、2b穿过第一绝缘层I1且延伸至多晶硅层1，源/漏极2a、2b的制作可以通过利用光罩对形成于第一绝缘层I1上的金属层上方的光阻层进行曝光，并在光阻层曝光后进行显影、刻蚀金属层等图案化制程形成。
实施例2
如图3所示，与实施例1不同的是，本实施例的栅极3的形成位置不同。本实施例的栅极3虽然仍然是设于多晶硅层1与第二子绝缘层I12之间，但其具体是设于第一子绝缘层I11与第二子绝缘层I12之间。此种栅极3的低温多晶硅薄膜晶体管中，第一子绝缘层I11充当栅极绝缘层的作用，可以省去第二绝缘层I2，使得本实施例的低温多晶硅薄膜晶体管可以具有比实施例1更薄的厚度，制作工艺更简单。第一子绝缘层I11直接沉积在多晶硅层1和缓冲层4表面，随后，栅极3形成在第一子绝缘层I11表面，第二子绝缘层I12沉积在第一子绝缘层I11和栅极3表面。又由于第一子绝缘层I11直接沉积在多晶硅层1表面，第一子绝缘层I11中的氢原子可以更快速、更方便地扩散至与下方的多晶硅层1的悬空键结合。
综上所述，本发明的第一绝缘层分至少两层进行沉积，使得靠近多晶硅层的第一子绝缘层的氢原子含量高于其上方的其他子绝缘层，远离多晶硅层的子绝缘层内的氢原子更少，可以防止第一绝缘层中的氢原子在退火过程中向上扩散，在高温退火时，氢原子含量更高的第一子绝缘层内的氢原子向下扩散至多晶硅层而与悬空键结合，氢原子向下扩散效果更明显，可以明显提高低温多晶硅的电子迁移率，进而提高LTPS器件的开态电流和响应速度。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (8)
1.一种低温多晶硅薄膜晶体管，其特征在于，包括基底(11)、设于所述基底(11)上方的多晶硅层(1)以及设于所述多晶硅层(1)上方的第一绝缘层(I1)、源/漏极(2a、2b)，所述源/漏极(2a、2b)位于所述第一绝缘层(I1)上方、穿过所述第一绝缘层(I1)并延伸至所述多晶硅层(1)；所述第一绝缘层(I1)包括层叠设置的第一子绝缘层(I11)和第二子绝缘层(I12)，所述第一子绝缘层(I11)相对于所述第二子绝缘层(I12)更靠近所述多晶硅层(1)，且所述第一子绝缘层(I11)内的氢原子含量高于所述第二子绝缘层(I12)；所述第一子绝缘层(I11)和/或所述第二子绝缘层(I12)为SiNx：H薄膜层，所述第一绝缘层(I1)还包括至少一层子绝缘层，所述至少一层子绝缘层、第二子绝缘层(I12)、所述第一子绝缘层(I11)到所述多晶硅层(1)的距离递减，且所述至少一层子绝缘层、第二子绝缘层(I12)、所述第一子绝缘层(I11)的氢原子含量与各自到所述多晶硅层(1)的距离呈反比。
2.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，还包括栅极(3)，所述栅极(3)设于所述多晶硅层(1)与所述第二子绝缘层(I12)之间。
3.根据权利要求2所述的低温多晶硅薄膜晶体管，其特征在于，所述栅极(3)设于所述多晶硅层(1)与所述第一子绝缘层(I11)之间；所述低温多晶硅薄膜晶体管还包括第二绝缘层(I2)，所述第二绝缘层(I2)设于所述栅极(3)与所述多晶硅层(1)之间。
4.根据权利要求2所述的低温多晶硅薄膜晶体管，其特征在于，所述栅极(3)设于所述第一子绝缘层(I11)与所述第二子绝缘层(I12)之间。
5.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，还包括设于所述基底(11)与所述多晶硅层(1)之间的缓冲层(4)。
6.根据权利要求1-5任一所述的低温多晶硅薄膜晶体管，其特征在于，所述第一子绝缘层(I11)、所述第二子绝缘层(I12)均通过PECVD在包括SiH4、H2的反应气体环境下沉积而成，所述第一子绝缘层(I11)的成膜压力小于所述第二子绝缘层(I12)，且所述第二子绝缘层(I12)的反应气体中的SiH4、H2的流量低于所述第一子绝缘层(I11)。
7.一种权利要求1-6任一所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，包括：
提供一基底(11)；
在所述基底(11)上沉积一层非晶硅层(1’)，并依次对所述非晶硅层(1’)去氢和退火处理，形成具有悬空键的多晶硅层(1)；
在所述多晶硅层(1)上方沉积第一绝缘层(I1)，包括自下而上依次沉积第一子绝缘层(I11)、第二子绝缘层(I12)，其中，所述第一子绝缘层(I11)内的氢原子含量高于所述第二子绝缘层(I12)；
对所述第一子绝缘层(I11)、所述第二子绝缘层(I12)退火处理，所述第一子绝缘层(I11)、所述第二子绝缘层(I12)中的氢原子扩散至与下方的所述多晶硅层(1)的悬空键结合；
在所述第一绝缘层(I1)上形成源/漏极(2a、2b)，并使所述源/漏极(2a、2b)穿过所述第一绝缘层(I1)且延伸至所述多晶硅层(1)。
8.根据权利要求7所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在所述多晶硅层(1)上方沉积第一绝缘层(I1)，具体包括：
在包括SiH4、H2的反应气体环境中，采用第一压力在所述多晶硅层(1)上方通过PECVD沉积第一子绝缘层(I11)，使等离子体均匀外扩；
在第二压力下，降低SiH4的流量并停止H2的供应，在所述第一子绝缘层(I11)表面沉积第二子绝缘层(I12)，所述第二压力大于所述第一压力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810938109.8A CN109148596B (zh) | 2018-08-17 | 2018-08-17 | 低温多晶硅薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810938109.8A CN109148596B (zh) | 2018-08-17 | 2018-08-17 | 低温多晶硅薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109148596A CN109148596A (zh) | 2019-01-04 |
| CN109148596B true CN109148596B (zh) | 2021-06-04 |
Family
ID=64789939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810938109.8A Active CN109148596B (zh) | 2018-08-17 | 2018-08-17 | 低温多晶硅薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109148596B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429024B (zh) * | 2019-08-08 | 2022-04-15 | 京东方科技集团股份有限公司 | 层间绝缘层及薄膜晶体管的制备方法 |
| CN110993627B (zh) * | 2020-01-02 | 2022-05-17 | 昆山国显光电有限公司 | 阵列基板及其制备方法、显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009646B1 (ko) * | 2007-08-01 | 2011-01-19 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 이를 구비한 표시 장치 |
| KR101062998B1 (ko) * | 2008-12-17 | 2011-09-07 | 성균관대학교산학협력단 | 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법 |
| CN105355629B (zh) * | 2015-09-25 | 2018-06-15 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN106783628B (zh) * | 2017-02-27 | 2019-12-03 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
| CN108598093B (zh) * | 2018-05-24 | 2021-01-15 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示面板 |
-
2018
- 2018-08-17 CN CN201810938109.8A patent/CN109148596B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109148596A (zh) | 2019-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9964854B2 (en) | Doping method for array substrate and manufacturing equipment of the same | |
| US10249734B2 (en) | Poly-silicon thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| US10304860B2 (en) | Array substrate and method of forming the same | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| CN106098628A (zh) | Tft背板的制作方法及tft背板 | |
| US10699905B2 (en) | Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate | |
| WO2020244313A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| WO2013159513A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN107275390A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| JP2017508275A (ja) | 低温ポリシリコン薄膜トランジスタ及びその製造方法 | |
| WO2018214771A1 (zh) | 一种oled阵列基板及其制备方法和oled显示装置 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN109148596B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| US20120292628A1 (en) | Thin film transistor, array substrate and preparation method thereof | |
| US8896065B2 (en) | Top gate thin film transistor with independent field control for off-current suppression | |
| JP6106024B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| WO2017136984A1 (zh) | N型薄膜晶体管的制作方法 | |
| US10347666B2 (en) | Method for fabricating a TFT backplane and TFT backplane | |
| EP3340309B1 (en) | Thin film transistor and manufacturing method thereof | |
| CN107910378A (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| WO2017206215A1 (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
| KR20050028567A (ko) | 이중 버퍼층을 갖는 능동 매트릭스 유기전계발광소자 및그의 제조방법 | |
| US20190221637A1 (en) | Low-temperature polysilicon thin film transistor and manufacturing method and display device thereof | |
| US20190019817A1 (en) | Array substrate, manufacturing method for the same and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |