CN110176397B - 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 - Google Patents
一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 Download PDFInfo
- Publication number
- CN110176397B CN110176397B CN201910311881.1A CN201910311881A CN110176397B CN 110176397 B CN110176397 B CN 110176397B CN 201910311881 A CN201910311881 A CN 201910311881A CN 110176397 B CN110176397 B CN 110176397B
- Authority
- CN
- China
- Prior art keywords
- active layer
- contact hole
- etching
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 115
- 239000010409 thin film Substances 0.000 claims abstract description 70
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 50
- 239000000523 sample Substances 0.000 claims description 23
- 238000012360 testing method Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000007689 inspection Methods 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 277
- 238000012876 topography Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 239000003292 glue Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000011056 performance test Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Thin Film Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法，以解决现有技术在对显示区的薄膜晶体管进行电学检测时，在接触孔存在接触不良的问题。所述有源层接触孔的刻蚀方法，包括：调整承载待刻蚀器件的基台相对水平面的倾角，以使所述基台与用于刻蚀所述待刻蚀器件的离子束的夹角偏离直角时预设角度；刻蚀所述有源层之上的膜层以及所述有源层，以使所述有源层之下的膜层、所述有源层、以及所述有源层之上的膜层在刻蚀位置处的底面组成一坡度面。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法。
背景技术
平面显示器(F1at Pane1 Disp1ay，FPD)己成为市场上的主流产品，平面显示器的种类也越来越多，如液晶显示器(Liquid Crysta1 Disp1ay，LCD)、有机发光二极管(Organic Light Emitted Diode，OLED)显示器、等离子体显示面板(P1asma Disp1ayPane1，PDP)及场发射显示器(Field Emission Display，FED)等。
很多不良问题都出现在显示屏的显示区(AA区)，TFT像素驱动电路是显示屏的重要组成部分，因显示屏是由多层薄膜堆叠而成，像素驱动电路被膜层覆盖，AA区TFT的电学特性无法直接测量，需要对AA区的TFT进行线路修补。但现有技术在对显示区的薄膜晶体管进行电学检测时，在接触孔存在接触不良的问题。
发明内容
本发明提供一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法，以解决现有技术在对显示区的薄膜晶体管进行电学检测时，在接触孔存在接触不良的问题。
本发明实施例提供一种有源层接触孔的刻蚀方法，包括：
调整承载待刻蚀器件的基台相对水平面的倾角，以使所述基台与用于刻蚀所述待刻蚀器件的离子束的夹角偏离直角时预设角度；
刻蚀所述有源层之上的膜层以及所述有源层，以使所述有源层之下的膜层、所述有源层、以及所述有源层之上的膜层在刻蚀位置处的底面组成一坡度面。
在一种可能的实施方式中，所述刻蚀所述有源层之上的膜层以及所述有源层，包括：
采用聚焦离子束设备刻蚀所述有源层之上的膜层以及所述有源层，其中，所述离子束由所述聚焦离子束设备出射。
在一种可能的实施方式中，所述刻蚀所述有源层之上的膜层以及所述有源层，以使所述有源层下方的膜层、所述有源层、所述有源层上的膜层，在刻蚀位置处的底面组成一坡度面，包括：
采用聚焦离子束设备刻蚀所述有源层之上的膜层以及所述有源层，并对当前刻蚀膜层的表面形貌进行实时监测；
确定表面形貌由粗糙变为平整时，停止刻蚀。
在一种可能的实施方式中，所述预设角度为3度～10度。
在一种可能的实施方式中，所述有源层为多晶硅有源层。
本发明实施例还提供一种阵列基板的电路检测方法，包括：
取所述阵列基板的部分作为待刻蚀器件；
选取所述待刻蚀器件的一薄膜晶体管，并对该所述薄膜晶体管的有源层刻蚀第一接触孔；
对该所述薄膜晶体管的栅极刻蚀第二接触孔；
根据所述第一接触孔处的有源层、以及所述第二接触孔处的栅极，检测该所述薄膜晶体管的电学性能；
其中，采用如本发明实施例提供的所述刻蚀方法刻蚀形成所述第一接触孔。
在一种可能的实施方式中，在对该所述薄膜晶体管的栅极刻蚀第二接触孔之前，所述电路检测方法还包括：
保持所述基台相对水平面的倾角与刻蚀所述第一接触孔时的倾角相同，通过所述聚焦离子束设备在所述第一接触孔填充导电膜层；
对填充有所述导电膜层的所述第一接触孔采用反向补偿沉积，以使在所述第一接触孔所在位置处形成平整的有源层接触垫。
在一种可能的实施方式中，在对该所述薄膜晶体管的栅极刻蚀第二接触孔之前，所述电路检测方法还包括：
调整所述基台相对水平面的倾角为垂直角度，通过所述聚焦离子束设备在所述第一接触孔填充导电膜层，以使在所述第一接触孔所在位置处形成平整的有源层接触垫。
在一种可能的实施方式中，所述对该所述薄膜晶体管的栅极刻蚀第二接触孔，包括：
采用离子束垂直刻蚀，对该所述薄膜晶体管的栅极刻蚀第二接触孔。
在一种可能的实施方式中，在检测该所述薄膜晶体管的电学性能之前，所述电路检测方法还包括：
在所述第二接触孔沉积导电膜层，形成栅极接触垫。
在一种可能的实施方式中，所述根据所述第一接触孔处的有源层、以及所述第二接触孔处的栅极，检测该所述薄膜晶体管的电学性能，包括：
将三个探针分别与所述有源层接触垫、所述栅极接触垫、阳极孔接触；
对所述探针加载信号，并根据所述探针输出的信号，对当前薄膜晶体管的电学性能进行检测。
在一种可能的实施方式中，在检测该所述薄膜晶体管的电学性能之前，所述电路检测方法还包括：
将包括所述第一接触孔、所述第二接触孔的该薄膜晶体管与其它薄膜晶体管进行阻断。
在一种可能的实施方式中，在对该所述薄膜晶体管的有源层刻蚀第一接触孔之前，所述电路检测方法还包括：
将所述待刻蚀器件置于预设溶液浸泡预设时长，以去除所述待刻蚀器件表面的辅助层。
本发明实施例有益效果如下：本发明实施例提供的有源层接触孔的刻蚀方法，包括：调整承载待刻蚀器件的基台相对水平面的倾角，以使所述基台与用于刻蚀所述待刻蚀器件的离子束的夹角偏离直角时预设角度；刻蚀所述有源层之上的膜层以及所述有源层，以使所述有源层之下的膜层、所述有源层、以及所述有源层之上的膜层在刻蚀位置处的底面组成一坡度面，即，本发明实施例中，采用非垂直刻蚀的方法进行刻蚀，在刻蚀时，刻蚀到有源层下方的膜层，进而可以使有源层之下的膜层、有源层、以及有源层之上的膜层，三者在刻蚀位置处的底面组成一坡度面，沿坡度面向下倾斜的方向，最下端为有源层之下的膜层、最上端为有源层之上的膜层，中部为有源层，则可以使有源层与后续填充在接触孔内的导电膜层进行面接触，使二者在接触孔具有较好的接触性能，以避免在对显示区的薄膜晶体管进行电路检测需要在有源层刻蚀接触孔时，由于有源层膜层较薄，经常会存在没刻蚀到有源层或刻蚀到有源层以下的膜层，即无法准确刻蚀到有源层，使有源层与填充在刻蚀孔的导电膜层无法良好接触，进而影响对显示区像素驱动电路电学性能测试的问题。
附图说明
图1为本发明实施例提供的一种有源层接触孔的刻蚀方法的流程图；
图2为基台与离子束垂直时的示意图；
图3为本发明实施例中，基台与离子束非垂直刻蚀时的示意图；
图4为本发明实施例提供的一种多晶硅有源层的AFM的表面形貌示意图；
图5为本发明实施例中，Stage电流监控时的示意图；
图6为本发明实施例中，当前刻蚀膜层的表面形貌示意图；
图7为本发明实施例提供的一种采用实时监测进行对有源层接触孔进行刻蚀的方法流程图；
图8为本发明实施例中，采用聚焦离子束设备刻蚀时的不同膜层的表面形貌示意图；
图9为本发明实施例提供的一种阵列基板的电路检测方法的流程图；
图10为本发明实施例中，形成包括有源层接触垫的待检测器件的剖视结构示意图；
图11为本发明实施例中，形成包括有源层接触垫的待检测器件的俯视结构示意图；
图12为本发明实施例提供的一种形成包括有源层接触垫的刻蚀方法流程示意图；
图13为本发明实施例提供的另一种形成包括有源层接触垫的刻蚀方法流程示意图；
图14为本发明实施例提供的一种形成包括栅极接触垫时的待检测器件的结构示意图；
图15为本发明实施例提供的一种进行ID-VG测试时获取的测试曲线示意图；
图16为本发明实施例提供的一种通过探针接触进行电学检测时的方法流程图；
图17为本发明实施例提供的一种去除待检测器件表面的辅助层后的待检测器件的表面形貌示意图；
图18为本发明实施例提供的一种在待检测器件的对应位置点进行测试时的示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
参见图1，本发明实施例提供一种有源层接触孔的刻蚀方法，包括：
步骤S110、调整承载待刻蚀器件的基台相对水平面的倾角，以使基台与用于刻蚀待刻蚀器件的离子束的夹角偏离直角时预设角度。
需要说明的是，聚焦离子束刻蚀设备在进行一般刻蚀时，参见图2所示，基台一般与水平面呈52度倾斜，而聚焦离子束出射的离子束与基台呈垂直状态(该图2为方便理解，为基台与聚焦离子束整体旋转52度时的示意图)。而本发明实施例中，参见图3所示，可以保持聚焦离子束出射离子束的方向不变，调整基台与水平面不再呈52度，即，使基台与离子束的方向偏离垂直时的位置，偏离垂直时的角度为预设角度。
步骤S120、刻蚀有源层之上的膜层以及有源层，以使有源层之下的膜层、有源层、以及有源层之上的膜层在刻蚀位置处的底面组成一坡度面，如图3所示，其中，沿坡度面向下倾斜的方向(如图3中箭头AB方向所指)，最下端为有源层之下的膜层、最上端为有源层之上的膜层，中部为有源层。
本发明实施例提供的有源层接触孔的刻蚀方法，包括：调整承载待刻蚀器件的基台相对水平面的倾角，以使基台与用于刻蚀待刻蚀器件的离子束的夹角偏离直角时预设角度；刻蚀有源层之上的膜层以及有源层，以使有源层之下的膜层、有源层、以及有源层之上的膜层在刻蚀位置处的底面组成一坡度面，即，本发明实施例中，采用非垂直刻蚀的方法进行刻蚀，在刻蚀时，刻蚀到有源层下方的膜层，进而可以使有源层之下的膜层、有源层、以及有源层之上的膜层，三者在刻蚀位置处的底面组成一坡度面，沿坡度面向下倾斜的方向，最下端为有源层之下的膜层、最上端为有源层之上的膜层，中部为有源层，则可以使有源层与后续填充在接触孔内的导电膜层进行面接触，使二者在接触孔具有较好的接触性能，以避免在对显示区的薄膜晶体管进行电路检测需要在有源层刻蚀接触孔时，由于有源层膜层较薄，经常会存在没刻蚀到有源层或刻蚀到有源层以下的膜层，即无法准确刻蚀到有源层，使有源层与填充在刻蚀孔的导电膜层无法良好接触，进而影响对显示区像素驱动电路电学性能测试的问题。
在具体实施时，对于待刻蚀器件，如图2所示，具体可以为阵列基板的一部分，可以包括衬底基板1、位于衬底基板1之上的缓冲层2(buffer层)、位于缓冲层2之上的有源层3(P-Si)、位于有源层3之上的栅极4，位于栅极4之上的无机层5。衬底基板1具体可以为PI衬底基板，离子束6垂直于基台，溅射时产生溅射粒子7。本发明实施例中的有源层具体可以为多晶硅有源层。其中，多晶硅有源层膜层较薄、P-Si晶粒表面高低起伏不平整，如图4所示；buffer层，表面形貌比较平整，和P-Si层形貌有很大差异。当然，本发明实例中的有源层也可以是膜层厚度较薄，表面形貌较粗糙的其它材质的膜层。
在具体实施时，可以采用聚焦离子束刻蚀设备(Focused Ion Beam，FIB)对本发明实施例中的有源层进行刻蚀。FIB的刻蚀功能对样品膜层没有选择性，FIB软件是通过膜层间灰度对比、Stage电流监控(如图5所示)、样品刻蚀表面形貌(如图6所示)观察等方式来确定刻蚀终点，在进行P-Si表面刻蚀时，因P-Si膜层比较薄(约50nm)、P-Si晶粒表面高低起伏不平整、PI基底导电性差等原因，膜层间灰度对比和Stage电流监控只能粗略判断P-Si刻蚀终点，无法做到精确控制；对于P-Si刻蚀表面形貌观察监控，因P-Si表面呈现高低起伏晶粒凸起的形貌，导致上面的无机膜层也出现高低起伏，再加上P-Si膜层比较薄，P-Si刻蚀经常出现过刻和少刻现象，很难恰好刻蚀到P-Si表面。P-Si层下面是Buffer层，表面形貌比较平整，和P-Si层形貌有很大差异。因此，本发明实施例中，可以利用P-Si层表面形貌和下层buffer表面形貌之间的差别，采用离子束非垂直刻蚀(Abnormal)的方式，形成坡度式接触，将坡度底部形貌的变化作为P-Si刻蚀终点的检测，可以精确刻蚀到P-Si表面，确保P-Si表面和后续填充在接触孔内的金属形成良好的接触，提高TFT线路修补的成功率。
进而，具体的，对于步骤S120的刻蚀有源层之上的膜层以及有源层，具体可以包括：采用聚焦离子束设备刻蚀有源层之上的膜层以及有源层，其中，离子束由聚焦离子束设备出射。相应的，如图7所示，对于步骤S120，刻蚀有源层之上的膜层以及有源层，以使有源层下方的膜层、有源层、有源层上的膜层，在刻蚀位置处的底面组成一坡度面，具体可以包括：
步骤S121、采用聚焦离子束设备刻蚀有源层之上的膜层以及有源层，并对当前刻蚀膜层的表面形貌进行实时监测。
步骤S122、确定表面形貌由粗糙变为平整时，停止刻蚀。
本发明实施例中，由于多晶硅有源层膜层较薄，而实际刻蚀时，刻蚀速度较快，刻蚀有源层的时间较短，若采用垂直刻蚀，单独通过观察多晶硅有源层表面的形貌来确定是否刻蚀到有源层，则实为困难，而本发明实施例中，通过观测刻蚀面的表面形貌变化的过程，如图8所示，S1为刻蚀到有源层之下膜层时的表面形貌，较为平整，S2为刚好刻蚀到多晶硅有源层时的表面形貌，较为粗糙，S3为未刻蚀到多晶硅有源层时的表面形貌，即，通过有源层与下方膜层形貌的对比观测，则可以准确把握刻蚀到有源层下方的膜层时间，而由于刻蚀的过程中为非垂直刻蚀，进而，虽然刻蚀不出一个恰好到有源层的平面，但可以刻蚀出一个包括有源层的坡度面，进而也可以在接触孔，使有源层与填充的导电膜层进行良好接触。
在具体实施时，预设角度可以为3度～10度。本发明实施例中，预设角度为3度～10度，可以避免偏离垂直时较大角度，会使形成的坡度面较陡，坡度面包括的有源层部分较少，接触不太良好的问题，而偏离垂直时较小角度，会无法形成坡度面的问题。
基于同一发明构思，参见图9所示，本发明实施例还提供一种阵列基板的电路检测方法，包括：
步骤S100、取阵列基板的部分作为待刻蚀器件。即，在具体实施时，可以仅是取阵列基板的部分进行电学检测，根据选取的部分待刻蚀器件的电学性能反映阵列基板的性能。具体可以是通过裁剪的方式，即，该步骤具体可以为：裁剪阵列基板的部分作为待刻蚀器件。
步骤S200、选取待刻蚀器件的一薄膜晶体管，并对该薄膜晶体管的有源层刻蚀第一接触孔，其中，采用如本发明实施例提供的刻蚀方法刻蚀形成第一接触孔。
步骤S300、对该薄膜晶体管的栅极刻蚀第二接触孔。
步骤S400、根据第一接触孔处的有源层、以及第二接触孔处的栅极，检测该薄膜晶体管的电学性能。
在具体实施时，在对有源层形成第一接触孔后，还需要在第一接触孔内填充导电材料，以形成为后续电路检测时所需要的一平整的有源层接触垫，则，关于本发明实施例中，参见图10所示，在步骤S300之前，即，在对该薄膜晶体管的栅极刻蚀第二接触孔之前，电路检测方法还包括：
步骤S500、保持基台相对水平面的倾角与刻蚀第一接触孔时的倾角相同，通过聚焦离子束设备在第一接触孔填充导电膜层，该步骤填充的导电膜层具体可以为第一导电膜层81，如图11所示，为填充导电膜层后的待检测器件的剖视结构示意图。
步骤S600、对填充有导电膜层的第一接触孔采用反向补偿沉积，该步骤填充的导电膜层具体可以是第二导电膜层82，如图11和图12所示，图12为填充导电膜层后的待检测器件的俯视结构示意图，以使在第一接触孔所在位置处形成平整的有源层接触垫8。
以上形成第一接触孔的步骤，仅是以在通过聚焦离子束刻蚀设备刻蚀形成第一接触孔后，基台未进行重新调整即进行导电膜层的沉积，但由于基台与离子束非垂直，进而沉积出的导电膜层也为一坡度面，但在后续进行电学性能测试时，坡度面并不利于测试，因此，以上形成第一接触孔的步骤，还需要进行反向补偿沉积，使形成的坡度面转换为平整的平面。
当然，在具体实施时，也可以在利用聚焦离子束设备刻蚀完第一接触孔后，直接将基台与离子束调整为垂直，也可以直接形成一平整的有源层接触垫，即，参见图13所示，在步骤S300之前，在对该薄膜晶体管的栅极刻蚀第二接触孔之前，电路检测方法还包括：步骤S700、调整基台相对水平面的倾角为垂直角度，通过聚焦离子束设备在第一接触孔填充导电膜层，以使在第一接触孔所在位置处形成平整的有源层接触垫。
在具体实施时，对于步骤S300中的，对该薄膜晶体管的栅极刻蚀第二接触孔，具体可以包括：采用离子束垂直刻蚀，对该薄膜晶体管的栅极刻蚀第二接触孔。即，对栅极进行刻蚀形成第二接触孔，由于栅极一般为金属，其表面形貌较容易辨别，如图14所示，则通过对栅极进行离子束垂直刻蚀打孔，直到表面出现较多突起，则表明是最佳刻蚀程度。
相应的，也可以在第二接触孔形成栅极接触垫，即，在步骤S400之前，在检测该薄膜晶体管的电学性能之前，电路检测方法还包括：在第二接触孔沉积导电膜层，形成栅极接触垫。栅极接触垫以及有源层接触垫的材质具体可以为金属，更为具体的，可以为金属Pt。
需要说明的是，以上是以在形成第一接触孔后，在第一接触孔填充导电膜，之后，形成第二接触孔，再在第二接触孔填充导电膜层，在具体实施时，也可以是在形成第一接触孔以及第二接触孔后，再分别在第一接触孔以及第二接触孔填充导电膜层，可以在具体实施时，根据需要灵活调整。
在进行具体电学测试时，可以是通过探针分别接触有源层接触垫、栅极接触垫，并通过EPM电学测试设备来对薄膜晶体管进行电学性能测试，测试TFT的ID-VG曲线，如图15所示，即，关于步骤S400，根据第一接触孔处的有源层、以及第二接触孔处的栅极，检测该薄膜晶体管的电学性能，参见图16所示，包括：
步骤S410、将三个探针分别与有源层接触垫、栅极接触垫、阳极孔接触。在电学检测时，第二接触孔位置处的栅极接触垫可以作为测试时薄膜晶体管的栅极，P-Si第一接触孔位置处的有源层接触垫可以作为测试时薄膜晶体管的漏极，利用阳极孔位置的SD线可以作为测试时薄膜晶体管的源极。
步骤S420、对探针加载信号，并根据探针输出的信号，对当前薄膜晶体管的电学性能进行检测。具体可以是向与栅极接触垫接触的探针、与阳极孔接触的探针输入信号，根据与有源层接触垫接触的探针输出的信号进行电学性能测试。或者，也可以是向与栅极接触垫接触的探针、与有源层接触垫接触的探针输入信号，根据与阳极孔接触的探针输出的信号进行电学性能测试。
在对薄膜晶体管具体进行电学检测时，需要将刻蚀出接触孔的薄膜晶体管与其它薄膜晶体管进行阻断，即，在步骤S400之前，在检测该薄膜晶体管的电学性能之前，电路检测方法还包括：将包括第一接触孔、第二接触孔的该薄膜晶体管与其它薄膜晶体管进行阻断。具体可以是在形成栅极接触垫之后将该薄膜晶体管进行阻断，也可以在形成第一接触孔或第二接触孔的同时，将该薄膜晶体管进行阻挡，具体的阻断时机，可以根据需要灵活设置，但需要满足在电学性能测试之前进行阻断，以免其它薄膜晶体管对其的影响。
在具体实施时，对于阵列基板，其在制作完像素驱动电路之后，一般还需在其表面形成辅助层，辅助层，例如具体可以是平坦层和/或位于平坦层之上的像素定义层，进而，在对待检测器件进行刻蚀接触孔之前，则需要将该辅助层进行去除，即，在对该薄膜晶体管的有源层刻蚀第一接触孔之前，电路检测方法还包括：将待刻蚀器件置于预设溶液浸泡预设时长，以去除待刻蚀器件表面的辅助层。由于平坦层或像素定义层的材质一般为光刻胶(PR胶)，因此，去除辅助层的方式具体可以是，对待检测器件(表面含有4～5μm厚PR胶)进行前处理，放入浓硫酸(98％)中浸泡20mins，用无尘布擦除表面反应物，得到表面无PR胶，SD线裸露的样品，如图17所示。图18为对应的测试位置点，其中，T为阻断的位置处，在其中的栅极4位置处，源极9位置处，漏极10位置处进行检测。
本发明实施的阵列基板具体可以为驱动柔性有机发光显示面板(OLED)的阵列基板，也可以是驱动液晶显示面板的阵列基板，或者，还可以是驱动其它类型显示面板的阵列基板。
以下以阵列基板的有源层为多晶硅有源层，对本发明实施例提供的电路检测方法进行详细说明如下：
步骤一、裁剪阵列基板的部分作为待刻蚀器件。
步骤二、将待刻蚀器件置于浓硫酸(98％)中浸泡20mins，以去除待刻蚀器件表面PR胶。
步骤三、选取待刻蚀器件的一薄膜晶体管。
步骤四、调整承载待刻蚀器件的基台相对水平面的倾角，以使基台与用于刻蚀待刻蚀器件的离子束的夹角偏离直角时3度～10度。
步骤五、采用聚焦离子束设备刻蚀多晶硅有源层之上的膜层以及多晶硅有源层，并对当前刻蚀膜层的表面形貌进行实时监测。
步骤六、确定表面形貌由粗糙变为平整时，停止刻蚀，进而形成第一接触孔。
步骤七、保持基台相对水平面的倾角与刻蚀第一接触孔时的倾角相同，通过聚焦离子束设备在第一接触孔填充导电膜层。
步骤八、对填充有导电膜层的第一接触孔采用反向补偿沉积，以使在第一接触孔所在位置处形成平整的有源层接触垫。
步骤九、采用离子束垂直刻蚀，对该薄膜晶体管的栅极刻蚀第二接触孔。
步骤十、在第二接触孔沉积导电膜层，形成栅极接触垫。
步骤十一、将该薄膜晶体管与其它薄膜晶体管进行阻断。
步骤十二、对待检测器件的表面进行清理。
步骤十三、将三个探针分别与有源层接触垫、栅极接触垫、阳极孔接触。
步骤十四、对探针加载信号，并根据探针输出的信号，对当前薄膜晶体管的电学性能进行检测。
本发明实施例有益效果如下：本发明实施例提供的有源层接触孔的刻蚀方法，包括：调整承载待刻蚀器件的基台相对水平面的倾角，以使基台与用于刻蚀待刻蚀器件的离子束的夹角偏离直角时预设角度；刻蚀有源层之上的膜层以及有源层，以使有源层之下的膜层、有源层、以及有源层之上的膜层在刻蚀位置处的底面组成一坡度面，即，本发明实施例中，采用非垂直刻蚀的方法进行刻蚀，在刻蚀时，刻蚀到有源层下方的膜层，进而可以使有源层之下的膜层、有源层、以及有源层之上的膜层，三者在刻蚀位置处的底面组成一坡度面，沿坡度面向下倾斜的方向，最下端为有源层之下的膜层、最上端为有源层之上的膜层，中部为有源层，则可以使有源层与后续填充在接触孔内的导电膜层进行面接触，使二者在接触孔具有较好的接触性能，以避免在对显示区的薄膜晶体管进行电路检测需要在有源层刻蚀接触孔时，由于有源层膜层较薄，经常会存在没刻蚀到有源层或刻蚀到有源层以下的膜层，即无法准确刻蚀到有源层，使有源层与填充在刻蚀孔的导电膜层无法良好接触，进而影响对显示区像素驱动电路电学性能测试的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种有源层接触孔的刻蚀方法，其特征在于，包括：
调整承载待刻蚀器件的基台相对水平面的倾角，以使所述基台与用于刻蚀所述待刻蚀器件的离子束的夹角偏离直角时预设角度；
刻蚀所述有源层之上的膜层以及所述有源层，以使所述有源层之下的膜层、所述有源层、以及所述有源层之上的膜层在刻蚀位置处的底面组成一坡度面；
其中，所述刻蚀所述有源层之上的膜层以及所述有源层，以使所述有源层下方的膜层、所述有源层、所述有源层上的膜层，在刻蚀位置处的底面组成一坡度面，包括：
采用聚焦离子束设备刻蚀所述有源层之上的膜层以及所述有源层，并对当前刻蚀膜层的表面形貌进行实时监测，其中，所述离子束由所述聚焦离子束设备出射；
确定表面形貌由粗糙变为平整时，停止刻蚀。
2.如权利要求1所述的刻蚀方法，其特征在于，所述预设角度为3度～10度。
3.如权利要求1所述的刻蚀方法，其特征在于，所述有源层为多晶硅有源层。
4.一种阵列基板的电路检测方法，其特征在于，包括：
取所述阵列基板的部分作为待刻蚀器件；
选取所述待刻蚀器件的一薄膜晶体管，并对该所述薄膜晶体管的有源层刻蚀第一接触孔；
对该所述薄膜晶体管的栅极刻蚀第二接触孔；
根据所述第一接触孔处的有源层、以及所述第二接触孔处的栅极，检测该所述薄膜晶体管的电学性能；
其中，采用如权利要求1-3任一项所述的刻蚀方法刻蚀形成所述第一接触孔。
5.如权利要求4所述的电路检测方法，其特征在于，在对该所述薄膜晶体管的栅极刻蚀第二接触孔之前，所述电路检测方法还包括：
保持所述基台相对水平面的倾角与刻蚀所述第一接触孔时的倾角相同，通过所述聚焦离子束设备在所述第一接触孔填充导电膜层；
对填充有所述导电膜层的所述第一接触孔采用反向补偿沉积，以使在所述第一接触孔所在位置处形成平整的有源层接触垫。
6.如权利要求4所述的电路检测方法，其特征在于，在对该所述薄膜晶体管的栅极刻蚀第二接触孔之前，所述电路检测方法还包括：
调整所述基台相对水平面的倾角为垂直角度，通过所述聚焦离子束设备在所述第一接触孔填充导电膜层，以使在所述第一接触孔所在位置处形成平整的有源层接触垫。
7.如权利要求5或6所述的电路检测方法，其特征在于，所述对该所述薄膜晶体管的栅极刻蚀第二接触孔，包括：
采用离子束垂直刻蚀，对该所述薄膜晶体管的栅极刻蚀第二接触孔。
8.如权利要求7所述的电路检测方法，其特征在于，在检测该所述薄膜晶体管的电学性能之前，所述电路检测方法还包括：
在所述第二接触孔沉积导电膜层，形成栅极接触垫。
9.如权利要求8所述的电路检测方法，其特征在于，所述根据所述第一接触孔处的有源层、以及所述第二接触孔处的栅极，检测该所述薄膜晶体管的电学性能，包括：
将三个探针分别与所述有源层接触垫、所述栅极接触垫、阳极孔接触；
对所述探针加载信号，并根据所述探针输出的信号，对当前薄膜晶体管的电学性能进行检测。
10.如权利要求4所述的电路检测方法，其特征在于，在检测该所述薄膜晶体管的电学性能之前，所述电路检测方法还包括：
将包括所述第一接触孔、所述第二接触孔的该薄膜晶体管与其它薄膜晶体管进行阻断。
11.如权利要求4所述的电路检测方法，其特征在于，在对该所述薄膜晶体管的有源层刻蚀第一接触孔之前，所述电路检测方法还包括：
将所述待刻蚀器件置于预设溶液浸泡预设时长，以去除所述待刻蚀器件表面的辅助层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910311881.1A CN110176397B (zh) | 2019-04-18 | 2019-04-18 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
| PCT/CN2020/075608 WO2020211517A1 (zh) | 2019-04-18 | 2020-02-17 | 过孔的刻蚀方法及薄膜晶体管阵列基板的电路检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910311881.1A CN110176397B (zh) | 2019-04-18 | 2019-04-18 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110176397A CN110176397A (zh) | 2019-08-27 |
| CN110176397B true CN110176397B (zh) | 2021-03-02 |
Family
ID=67689913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910311881.1A Active CN110176397B (zh) | 2019-04-18 | 2019-04-18 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110176397B (zh) |
| WO (1) | WO2020211517A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176397B (zh) * | 2019-04-18 | 2021-03-02 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
| CN110783220B (zh) * | 2019-11-06 | 2022-04-12 | 京东方科技集团股份有限公司 | 一种显示面板线路检测结构及其制作方法 |
| CN112420751B (zh) * | 2020-11-17 | 2024-02-23 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3956572B2 (ja) * | 2000-03-13 | 2007-08-08 | セイコーエプソン株式会社 | 液晶装置用基板の製造方法 |
| CN1892996A (zh) * | 2005-07-05 | 2007-01-10 | 中华映管股份有限公司 | 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 |
| CN101246132B (zh) * | 2007-02-13 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 聚焦离子束设备及聚焦离子束检测方法 |
| CN100576485C (zh) * | 2007-04-20 | 2009-12-30 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀监测方法 |
| JP2010072457A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| KR102245195B1 (ko) * | 2014-12-03 | 2021-04-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
| CN106784015B (zh) * | 2017-01-03 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示基板及显示装置 |
| CN107170830B (zh) * | 2017-06-12 | 2022-01-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法及显示装置 |
| CN108598093B (zh) * | 2018-05-24 | 2021-01-15 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示面板 |
| CN109546012B (zh) * | 2018-11-23 | 2021-10-26 | 京东方科技集团股份有限公司 | 有机膜的刻蚀方法和显示基板显示区域电路的修补方法 |
| CN110176397B (zh) * | 2019-04-18 | 2021-03-02 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
-
2019
- 2019-04-18 CN CN201910311881.1A patent/CN110176397B/zh active Active
-
2020
- 2020-02-17 WO PCT/CN2020/075608 patent/WO2020211517A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020211517A1 (zh) | 2020-10-22 |
| CN110176397A (zh) | 2019-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110176397B (zh) | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 | |
| CN109742037B (zh) | 一种测试基板及其制作方法、测试方法 | |
| US7875880B2 (en) | Light emitting display device having a dummy pixel and method for fabricating the same | |
| US7738119B2 (en) | Optical inspection system for a wafer | |
| US11362302B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| JP2715288B2 (ja) | 半導体素子の欠陥調査用試験片の製造方法 | |
| CN108519705A (zh) | 阵列基板以及显示面板 | |
| JPH0272392A (ja) | アクティブマトリクス型表示装置の検査及び修正方法 | |
| KR20180125760A (ko) | 웨이퍼 검사 방법 | |
| US7653236B2 (en) | Surface inspection device and method | |
| US6563321B2 (en) | Method and apparatus for detecting line-shorts by potential and temperature distribution | |
| KR101912336B1 (ko) | 유기발광소자의 제조방법 | |
| US7823440B2 (en) | Systems and methods for characterizing thickness and topography of microelectronic workpiece layers | |
| CN112908225B (zh) | 显示面板的检测方法 | |
| KR101902603B1 (ko) | 디스플레이 셀의 검사 방법 | |
| US20110248006A1 (en) | APPARATUS AND METHOD of MANUFACTURING SPECIMEN | |
| KR100697554B1 (ko) | 임계 치수 측정 방법 | |
| CN109546012B (zh) | 有机膜的刻蚀方法和显示基板显示区域电路的修补方法 | |
| KR20150081798A (ko) | 디스플레이 셀들을 검사하는 방법 | |
| US10175518B2 (en) | Method for manufacturing display device including a wiring layer of a molybdenum-based material | |
| CN118038775B (zh) | 发光二极管显示面板的检测方法和显示设备 | |
| KR102711893B1 (ko) | 기판 상의 라인 결함을 식별하기 위한 방법, 및 기판 상의 라인 결함을 식별하기 위한 장치 | |
| Peng et al. | 41.3: A New Inspection and Review Solution with EFIB Accelerating the Yield Ramp of Display Panel Manufacturing | |
| JP3395739B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP2003332399A (ja) | 絶縁膜の評価方法及び評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |