CN110783220B - 一种显示面板线路检测结构及其制作方法 - Google Patents
一种显示面板线路检测结构及其制作方法 Download PDFInfo
- Publication number
- CN110783220B CN110783220B CN201911076617.0A CN201911076617A CN110783220B CN 110783220 B CN110783220 B CN 110783220B CN 201911076617 A CN201911076617 A CN 201911076617A CN 110783220 B CN110783220 B CN 110783220B
- Authority
- CN
- China
- Prior art keywords
- groove
- detection electrode
- thin film
- film transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 238000007689 inspection Methods 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000010494 dissociation reaction Methods 0.000 abstract description 14
- 230000005593 dissociations Effects 0.000 abstract description 14
- 239000010408 film Substances 0.000 abstract description 10
- 238000010884 ion-beam technique Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 64
- 239000011229 interlayer Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 239000002923 metal particle Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种显示面板线路检测结构及其制作方法，通过在待检测的薄膜晶体管的预设标识处形成阶梯状漏斗形凹槽，并且在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，从而避免了高电压下的离子束对薄膜晶体管的膜层产生损伤，除此之外，由于阶梯状漏斗形凹槽的上半部分的宽深比较大，下半部分结构的宽深比较小，在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，金属有机气体离解后挥发性物质可以容易地从上半部分结构排出，解离后的金属则沿着阶梯状漏斗形凹槽的斜面滑入下半部分的凹槽中，从而形成检测电极，避免了对薄膜晶体管膜层产生损伤的同时，也减小了检测电极的电阻，有利于提高检测结果的准确性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板线路检测结构及其制作方法。
背景技术
相关技术中，运用双束聚焦离子束系统(以下简称为：双束系统)的微观精密加工功能和微观形貌成像功能，可以对显示面板中的线路修补，进而测出薄膜晶体管的电学特性，帮助不良分析，指导不良改善。
在检测薄膜晶体管的电学特性之前，需要在对应的薄膜晶体管制作检测结构，即利用双束系统在高压下加速离子与薄膜晶体管的各膜层进行物理碰撞，膜层中的粒子(原子、分子、离子等)不断被溅射出来，从而形成持续性刻蚀；再利用双束系统对金属有机气体进行离解，将不易挥发非金属沉积在上述刻蚀的过孔中，形成检测金属电极。由于沉积过程需要在高电压下对金属有机气体进行离解，导致在离解该金属有机气体的同时还会对薄膜晶体管的半导体层的表面产生损伤，破坏晶格排列，影响检测结果的准确性；除此之外，相关技术中利用双束系统刻蚀的过孔具有较小的宽深比不利于底部金属有机气体离解后挥发性物质的排出，增大检测金属电极的电阻，同样会影响检测结果准确性，若使过孔具有大的宽深比，则会增加刻蚀时间和所沉积金属的用量，增加时间成本和费用成本。
因此，如何优化相关技术中制作方法以增加线路检测结果的准确性，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明实施例提供了一种显示面板线路检测结构及其制作方法，用以缓解相关技术中的工艺对薄膜晶体管的膜层产生破坏，并且降低检测金属电机的电阻，以增加检测结果的准确性。
一方面，本发明实施例提供了一种阵列基板的制作方法，显示面板线路检测结构的制作方法，所述显示面板包括：衬底基板，以及位于所述衬底基板上的薄膜晶体管；所述方法包括：
识别所述薄膜晶体管对应的预设标识；
在所述预设标识处采用双束系统形成阶梯状漏斗形凹槽，且所述阶梯状漏斗形凹槽的底部延伸至所述薄膜晶体管的半导体层或栅极层；
采用所述双束系统在所述阶梯状漏斗形凹槽的斜面上离解金属有机气体，离解出的金属在所述阶梯状漏斗形凹槽中形成检测电极。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，所述在所述预设标识处采用双束系统形成阶梯状漏斗形凹槽，具体包括：
在第一电压下采用所述双束系统，在所述预设标识处形成第一凹槽；
在所述第一凹槽内采用所述双束系统在第二电压下形成第二凹槽，其中，所述第二凹槽的宽度小于所述第一凹槽的宽度，且所述第二凹槽的底部延伸至所述薄膜晶体管的半导体层或栅极层；
在第三电压下采用所述双束系统在所述第一凹槽与所述第二凹槽所形成的台阶处进行轰击，形成斜面；其中，所述第一凹槽、所述斜面和所述第二凹槽整体形成所述阶梯状漏斗形凹槽。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，所述方法还包括：
在所述薄膜晶体管与其他线路之间形成贯穿所述薄膜晶体管各层的过孔。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，所述检测电极包括：源极检测电极、漏极检测电极和栅极检测电极；
所述源极检测电极和所述漏极检测电极分别位于所述薄膜晶体管的栅极层的两侧，且分别与所述半导体层电连接，所述栅极检测电极与所述栅极层电连接。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，在依次形成所述源极检测电极、所述漏极检测电极和所述栅极检测电极之后，所述方法还包括：
清理位于所述源极检测电极、所述漏极检测电极和所述栅极检测电极之间的所述薄膜晶体管的上表面，使所述源极检测电极、所述漏极检测电极和所述栅极检测电极相互绝缘。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，所述第二凹槽位于所述第一凹槽的中心区域。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，所述第二凹槽位于所述第一凹槽的边缘区域，且所述第二凹槽与所述第一凹槽共用一侧边缘。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，所述第一电压的取值范围为5KV～15KV，所述第二电压的取值范围为16KV～30KV，所述第三电压的取值范围为3KV～5KV。
在一种可能的实施方式中，在本发明实施例提供的显示面板线路检测结构的制作方法中，所述第一凹槽的宽度取值范围为1500nm～1800nm，所述第一凹槽的深度取值范围为500nm～600nm；
所述第二凹槽的宽度取值范围为500nm～1000nm，所述第二凹槽的深度取值范围为150nm～300nm。
另一方面，本发明实施例还提供了一种利用上述任一实施例所述的制作方法形成的显示面板线路检测结构，包括：衬底基板，位于所述衬底基板上的薄膜晶体管；
还包括：检测电极，所述检测电极位于所述阶梯状漏斗形凹槽内，且与所述半导体层或所述栅极层电连接的。
本发明的有益效果：
本发明实施例提供了一种显示面板线路检测结构及其制作方法，所述显示面板包括：衬底基板，以及位于所述衬底基板上的薄膜晶体管；所述方法包括：识别所述薄膜晶体管对应的预设标识；在所述预设标识处采用双束系统形成阶梯状漏斗形凹槽，且所述阶梯状漏斗形凹槽的底部延伸至所述薄膜晶体管的半导体层或栅极层；采用所述双束系统在所述阶梯状漏斗形凹槽的斜面上离解金属有机气体，离解出的金属在所述阶梯状漏斗形凹槽中形成检测电极。通过在待检测的薄膜晶体管的预设标识处形成阶梯状漏斗形凹槽，并且在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，从而避免了高电压下的离子束对薄膜晶体管的膜层产生损伤，除此之外，由于阶梯状漏斗形凹槽的上半部分的宽深比较大，下半部分结构的宽深比较小，在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，金属有机气体离解后挥发性物质可以容易地从上半部分结构排出，解离后的金属则沿着阶梯状漏斗形凹槽的斜面滑入下半部分的凹槽中，从而形成检测电极，避免了对薄膜晶体管膜层产生损伤的同时，也减小了检测电极的电阻，有利于提高检测结果的准确性。
附图说明
图1为相关技术中显示面板线路检测结构的结构示意图；
图2a至图2c为相关技术中显示面板线路检测结构制备过程的结构示意图；
图3为本发明实施例提供的显示面板线路检测结构的制作方法流程图；
图4a至图4e为本发明实施例中显示面板线路检测结构制备过程的结构示意图；
图5为本发明实施例提供的显示面板线路检测结构的结构示意图之一；
图6为本发明实施例提供的显示面板线路检测结构的结构示意图之二；
图7a至图7b为本发明实施例提供的另一种阶梯状漏斗形凹槽的结构示意图。
具体实施方式
相关技术中，在显示面板的显示出现问题时，会对薄膜晶体管的电学特性进行检测，以排查是否为驱动电路中的薄膜晶体管出现问题而导致的显示问题。如图1所示，在对薄膜晶体管的电学特性进行检测时，需要在源电极、漏电极和栅电极对应的位置分别制作源极检测电极08a、栅极检测电极08b和漏极检测电极08c，通过扎针的方式对各检测电极提供电信号，以检测该薄膜晶体管的电学特性。
其中，如图1所示，以顶栅型薄膜晶体管为例，该薄膜晶体管包括依次位于衬底基板01上的缓冲层02，半导体层03，第一栅极绝缘层04，栅极层05，第二栅极绝缘层06和层间介质层07等。在制作检测电极的过程中，如图2a所示，以制作源极检测电极为例，在对应的位置处先通过双束系统刻蚀出一个凹槽T1；如图2b所示，在该凹槽T1中，利用双束系统提供的高能离子对金属有机气体进行解离，解离后不易挥发的金属粒子M1沉积在该凹槽T1中，从而形成如图2c所示的源极检测电极08a。
但是，在高能离子对金属有机气体进行解离的过程中，由于该过程是在凹槽T1中进行的，高能离子对金属有机气体进行解离时会对薄膜晶体管的半导体层03的表面产生损伤，破坏晶格排列结构；除此之外，由于该凹槽T1的宽深比较小，不利于底部金属有机气体离解后挥发性物质的排出，增大了检测电极的电阻，若将该凹槽T1设置较大的宽深比，则会增加凹槽T1的刻蚀时间和所沉积金属的用量，增加时间成本和费用成本。
针对相关技术存在的上述问题，本发明实施例提供了一种显示面板线路检测结构及其制作方法。为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的显示面板线路检测结构及其制作方法的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
除非另外定义，本发明使用的技术用语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
附图中各部件的形状和大小不反应真实比例，目的只是示意说明本发明内容。
具体地，本发明实施例提供了一种显示面板线路检测结构的制作方法，显示面板包括：衬底基板，以及位于衬底基板上的薄膜晶体管；如图3所示，该方法包括以下步骤S301至S303，具体如下：
S301、识别待检测的薄膜晶体管对应的预设标识；
S302、在预设标识处采用双束系统形成阶梯状漏斗形凹槽，且阶梯状漏斗形凹槽的底部延伸至薄膜晶体管的半导体层或栅极层；
S303、采用双束系统在阶梯状漏斗形凹槽的斜面上离解金属有机气体，离解出的金属在阶梯状漏斗形凹槽中形成检测电极。
本发明实施例提供了一种显示面板线路检测结构的制作方法，通过在待检测的薄膜晶体管的预设标识处形成阶梯状漏斗形凹槽，并且在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，从而避免了高电压下的离子束对薄膜晶体管的膜层产生损伤，除此之外，由于阶梯状漏斗形凹槽的上半部分的宽深比较大，下半部分结构的宽深比较小，在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，金属有机气体离解后挥发性物质可以容易地从上半部分结构排出，解离后的金属则沿着阶梯状漏斗形凹槽的斜面滑入下半部分的凹槽中，从而形成检测电极，避免了对薄膜晶体管膜层产生损伤的同时，也减小了检测电极的电阻，有利于提高检测结果的准确性。
下面结合附图对本发明实施例提供的显示面板线路检测结构的制作过程进行详细的描述。其中，如图4a至图4e所示，该薄膜晶体管包括依次位于衬底基板1上的缓冲层2，半导体层3，第一栅极绝缘层4，栅极层5，第二栅极绝缘层6和层间介质层7等。
可选地，在本发明实施例提供的显示面板线路检测结构的制作方法中，在预设标识处采用双束系统形成阶梯状漏斗形凹槽，具体包括：
在第一电压下采用双束系统，在预设标识处形成第一凹槽；
在第一凹槽内采用双束系统在第二电压下形成第二凹槽，其中，第二凹槽的宽度小于第一凹槽的宽度，且第二凹槽的底部延伸至薄膜晶体管的半导体层或栅极层；
在第三电压下采用双束系统在第一凹槽与第二凹槽所形成的台阶处进行轰击，形成斜面；其中，第一凹槽、斜面和第二凹槽整体形成阶梯状漏斗形凹槽。
具体地，在本发明实施例提供的显示面板线路检测结构的制作方法中，以制作源极检测电极为例进行说明：
如图4a所示，在源极检测电极对应位置处，利用双束系统提供的高能离子对层间介质层7进行刻蚀，在层间介质层7上形成第一凹槽T11；其中，第一凹槽T11的深度不仅限与层间介质层7的深度，该第一凹槽T11也可以刻蚀至第二栅极绝缘层6，具体第一凹槽T11的深度根据实际使用情况进行选择，在此不做具体限定。
如图4b所示，在上述形成的第一凹槽T11内，同样采用双束系统提供的高能离子继续刻蚀第二栅极绝缘层6和第一栅极绝缘层4，直至暴露处半导体层3为止，形成第二凹槽T12；
如图4c所示，在第一凹槽T11与第二凹槽形T12成的台阶处，利用双束系统进行刻蚀，形成过度斜面a1，从而使得第一凹槽T11、斜面a1和第二凹槽T12形成阶梯状漏斗形凹槽。
需要说明的是，在本发明实施例提供的显示面板线路检测结构的制作方法中，由于第一凹槽和第二凹槽的宽深比不同，在对第一凹槽和第二凹槽进行刻蚀时双束系统所提供高能离子的能量也是不同的，也就是对双束系统提供的电压是不同。同理，形成上述斜面的电压与形成第一凹槽和第二凹槽的电压也是不同的。具体为，第一电压、第二电压和第三电压是依次递减的，以形成对应的结构。
可选地，在本发明实施例提供的显示面板线路检测结构的制作方法中，第一电压的取值范围可以为5KV～15KV，第二电压的取值范围可以为16KV～30KV，第三电压的取值范围可以为3KV～5KV。
可选地，第一凹槽的宽度取值范围可以为1500nm～1800nm，第一凹槽的深度取值范围可以为500nm～600nm；
第二凹槽的宽度取值范围可以为500nm～1000nm，第二凹槽的深度取值范围可以为150nm～300nm。
具体地，通过施加不同的电压形成了具有不同宽深比的第一凹槽和第二凹槽，从而形成了阶梯状漏斗形凹槽，相比于相关技术中设置一个宽深比相同的凹槽，不仅可以避免对半导体层产生影响，有利于分解气体的排除，同时相对于增大宽深比而言，本发明设置的阶梯状漏斗形凹槽有效的节约了刻蚀时间和沉积金属粒子的量。
如图4d所示，在形成阶梯状漏斗形凹槽之后，双束系统在阶梯状漏斗形凹槽的斜面处轰击金属有机气体(如箭头A所指位置)，对金属有机气体进行解离，解离出的金属粒子M11沿着该斜面滑入阶梯状漏斗形凹槽的底部，与半导体层3相接触。
如图4e所示，随着解离出的金属粒子逐渐的沉积，从而在阶梯状漏斗形凹槽内形成源极检测电极8a。
本发明实施例提供的制作方法中，如图5所示，根据上述步骤在薄膜晶体管的源极，漏极以及栅极对应的位置处，依次形成对应的检测电极8，具体为依次形成源极检测电极8a，栅极检测电极8b和漏极检测电极8c。由于是在阶梯状漏斗形凹槽的斜面位置处对金属有机气体进行轰击，因而不会对薄膜晶体管的半导体层3的表面结构产生影响，并且由于是在阶梯状漏斗形凹槽的斜面位置处对金属有机气体进行轰击，解离过程中易挥发的气体可以从具有较大宽深比的第一凹槽直接挥发，不会聚集在阶梯状漏斗形凹槽的底部，避免了其他粒子对检测电极的导电性产生影响。
需要说明的是，上述实施例均是以顶栅型薄膜晶体管为例进行说明，但是本发明提供的制作方法即原理也适用于底栅型薄膜晶体管，也在本发明的保护范围内。
可选地，在本发明实施例提供的显示面板线路检测结构的制作方法中，方法还包括：
在薄膜晶体管与其他线路之间形成贯穿薄膜晶体管各层的过孔。
具体地，在本发明实施例提供的显示面板线路检测结构的制作方法中，如图6，在源极检测电极8a和漏极检测电极8c的两侧分别形成了依次贯穿层间介质层7、第二栅极绝缘层6、第一栅极绝缘层4和半导体层3的过孔，以阻断该薄膜晶体管与其他线路之间的信号传输，以便单独对该薄膜晶体管的电学特性进行检测。
可选地，在本发明实施例提供的显示面板线路检测结构的制作方法中，检测电极包括：源极检测电极、漏极检测电极和栅极检测电极；
源极检测电极和漏极检测电极分别位于薄膜晶体管的栅极层的两侧，且分别与半导体层电连接，栅极检测电极与栅极层电连接。
具体地，在本发明实施例提供的显示面板线路检测结构的制作方法中，在制作过程中，源极检测电极、漏极检测电极和栅极检测电极是分别进行制作的，其制作方法与上述实施例提供的源极检测电极的制作方法相同，可参见上述实施例进行实施，在此不再赘述。
可选地，在本发明实施例提供的显示面板线路检测结构的制作方法中，在依次形成源极检测电极、漏极检测电极和栅极检测电极之后，方法还包括：
清理位于源极检测电极、漏极检测电极和栅极检测电极之间的薄膜晶体管的上表面，使源极检测电极、漏极检测电极和栅极检测电极相互绝缘。
具体地，在本发明实施例提供的显示面板线路检测结构的制作方法中，由于在形成源极检测电极、漏极检测电极和栅极检测电极的过程中，是采用双束系统对金属有机气体进行解离来实现的，在解离的过程中，会存在部分金属粒子落在层间介质层的表面，因此，在对源极检测电极、漏极检测电极和栅极检测电极分别施加电信号之前，对层间介质层的表面进行清理，避免沉积在层间介质层的表面的金属粒子导致源极检测电极、漏极检测电极和栅极检测电极短路。具体可以采用刻蚀的方式对间介质层的表面的金属粒子进行清理，当然也可以采用其他方式进行清理，在此不作具体限定。
可选地，在本发明实施例提供的显示面板线路检测结构的制作方法中，如图7a所示，第二凹槽T12可以位于第一凹槽T11的中心区域，所形成的阶梯状漏斗形凹槽如图7b所示。
如图4b所示，第二凹槽T12也可以位于第一凹槽T11的边缘区域，且第二凹槽T12与第一凹槽T11共用一侧边缘，所形成的阶梯状漏斗形凹槽如图4c所示。
当然，第二凹槽也可以位于第一凹槽的左侧边缘，具体第二凹槽与第一凹槽的相对位置根据实际使用情况进行选择，在此不做具体限定。
基于同一发明构思，本发明实施例还提供了一种显示面板线路检测结构，该显示面板线路检测结构采用上述任一实施例提供的显示面板线路检测结构的制作方法形成；该显示面板线路检测结构包括：衬底基板，位于衬底基板上的薄膜晶体管；
还包括：检测电极，检测电极位于阶梯状漏斗形凹槽内，且与半导体层或栅极层电连接的。
需要说明是，由于该显示面板线路检测结构采用上述任一实施例提供的显示面板线路检测结构的制作方法进行制作，因此具有该显示面板线路检测结构的制作方法的全部优点，可以参见显示面板线路检测结构的制作方法的实施例进行实施，在此不再赘述。
本发明实施例提供了一种显示面板线路检测结构及其制作方法，所述显示面板包括：衬底基板，以及位于所述衬底基板上的薄膜晶体管；所述方法包括：识别所述薄膜晶体管对应的预设标识；在所述预设标识处采用双束系统形成阶梯状漏斗形凹槽，且所述阶梯状漏斗形凹槽的底部延伸至所述薄膜晶体管的半导体层或栅极层；采用所述双束系统在所述阶梯状漏斗形凹槽的斜面上离解金属有机气体，离解出的金属在所述阶梯状漏斗形凹槽中形成检测电极。通过在待检测的薄膜晶体管的预设标识处形成阶梯状漏斗形凹槽，并且在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，从而避免了高电压下的离子束对薄膜晶体管的膜层产生损伤，除此之外，由于阶梯状漏斗形凹槽的上半部分的宽深比较大，下半部分结构的宽深比较小，在阶梯状漏斗形凹槽的斜面上进行金属有机气体的解离，金属有机气体离解后挥发性物质可以容易地从上半部分结构排出，解离后的金属则沿着阶梯状漏斗形凹槽的斜面滑入下半部分的凹槽中，从而形成检测电极，避免了对薄膜晶体管膜层产生损伤的同时，也减小了检测电极的电阻，有利于提高检测结果的准确性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种显示面板线路检测结构的制作方法，所述显示面板包括：衬底基板，以及位于所述衬底基板上的薄膜晶体管；其特征在于，所述方法包括：
识别待检测的所述薄膜晶体管对应的预设标识；
在所述预设标识处采用双束系统形成阶梯状漏斗形凹槽，且所述阶梯状漏斗形凹槽的底部延伸至所述薄膜晶体管的半导体层或栅极层；
采用所述双束系统在所述阶梯状漏斗形凹槽的斜面上离解金属有机气体，离解出的金属在所述阶梯状漏斗形凹槽中形成检测电极；
所述在所述预设标识处采用双束系统形成阶梯状漏斗形凹槽，具体包括：
在第一电压下采用所述双束系统，在所述预设标识处形成第一凹槽；
在所述第一凹槽内采用所述双束系统在第二电压下形成第二凹槽，其中，所述第二凹槽的宽度小于所述第一凹槽的宽度，且所述第二凹槽的底部延伸至所述薄膜晶体管的半导体层或栅极层；
在第三电压下采用所述双束系统在所述第一凹槽与所述第二凹槽所形成的台阶处进行轰击，形成斜面；其中，所述第一凹槽、所述斜面和所述第二凹槽整体形成所述阶梯状漏斗形凹槽。
2.如权利要求1所述的显示面板线路检测结构的制作方法，其特征在于，所述方法还包括：
在所述薄膜晶体管与其他线路之间形成贯穿所述薄膜晶体管各层的过孔。
3.如权利要求1所述的显示面板线路检测结构的制作方法，其特征在于，所述检测电极包括：源极检测电极、漏极检测电极和栅极检测电极；
所述源极检测电极和所述漏极检测电极分别位于所述薄膜晶体管的栅极层的两侧，且分别与所述半导体层电连接，所述栅极检测电极与所述栅极层电连接。
4.如权利要求3所述的显示面板线路检测结构的制作方法，其特征在于，在依次形成所述源极检测电极、所述漏极检测电极和所述栅极检测电极之后，所述方法还包括：
清理位于所述源极检测电极、所述漏极检测电极和所述栅极检测电极之间的所述薄膜晶体管的上表面，使所述源极检测电极、所述漏极检测电极和所述栅极检测电极相互绝缘。
5.如权利要求1所述的显示面板线路检测结构的制作方法，其特征在于，所述第二凹槽位于所述第一凹槽的中心区域。
6.如权利要求1所述的显示面板线路检测结构的制作方法，其特征在于，所述第二凹槽位于所述第一凹槽的边缘区域，且所述第二凹槽与所述第一凹槽共用一侧边缘。
7.如权利要求1所述的显示面板线路检测结构的制作方法，其特征在于，所述第一电压的取值范围为5KV～15KV，所述第二电压的取值范围为16KV～30KV，所述第三电压的取值范围为3KV～5KV。
8.如权利要求1所述的显示面板线路检测结构的制作方法，其特征在于，所述第一凹槽的宽度取值范围为1500nm～1800nm，所述第一凹槽的深度取值范围为500nm～600nm；
所述第二凹槽的宽度取值范围为500nm～1000nm，所述第二凹槽的深度取值范围为150nm～300nm。
9.一种采用权利要求1-8任一项所述的制作方法形成的显示面板线路检测结构，其特征在于，包括：衬底基板，位于所述衬底基板上的薄膜晶体管；
还包括：检测电极，所述检测电极位于所述阶梯状漏斗形凹槽内，且与所述半导体层或所述栅极层电连接的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911076617.0A CN110783220B (zh) | 2019-11-06 | 2019-11-06 | 一种显示面板线路检测结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911076617.0A CN110783220B (zh) | 2019-11-06 | 2019-11-06 | 一种显示面板线路检测结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110783220A CN110783220A (zh) | 2020-02-11 |
| CN110783220B true CN110783220B (zh) | 2022-04-12 |
Family
ID=69389899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911076617.0A Active CN110783220B (zh) | 2019-11-06 | 2019-11-06 | 一种显示面板线路检测结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110783220B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112908225B (zh) * | 2021-01-22 | 2022-08-16 | 合肥维信诺科技有限公司 | 显示面板的检测方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163505A (ja) * | 1983-03-09 | 1984-09-14 | Hitachi Ltd | 微細溝の寸法測定方法および装置 |
| JPH06295910A (ja) * | 1993-03-26 | 1994-10-21 | Hitachi Ltd | Ｉｃ素子およびｉｃ素子における配線接続方法 |
| JPH08262090A (ja) * | 1995-03-18 | 1996-10-11 | Tokyo Electron Ltd | 液晶表示体用基板の検査装置 |
| US5952658A (en) * | 1996-04-18 | 1999-09-14 | Hitachi, Ltd. | Method and system for judging milling end point for use in charged particle beam milling system |
| TW200744123A (en) * | 2006-05-22 | 2007-12-01 | Integrated Service Technology Inc | A method for modifying circuits |
| CN106298565A (zh) * | 2015-05-21 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构的制备方法以及测试方法 |
| CN109742035A (zh) * | 2019-01-02 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种显示基板线路修补方法 |
| CN110176397A (zh) * | 2019-04-18 | 2019-08-27 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8912490B2 (en) * | 2011-06-03 | 2014-12-16 | Fei Company | Method for preparing samples for imaging |
-
2019
- 2019-11-06 CN CN201911076617.0A patent/CN110783220B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163505A (ja) * | 1983-03-09 | 1984-09-14 | Hitachi Ltd | 微細溝の寸法測定方法および装置 |
| JPH06295910A (ja) * | 1993-03-26 | 1994-10-21 | Hitachi Ltd | Ｉｃ素子およびｉｃ素子における配線接続方法 |
| JPH08262090A (ja) * | 1995-03-18 | 1996-10-11 | Tokyo Electron Ltd | 液晶表示体用基板の検査装置 |
| US5952658A (en) * | 1996-04-18 | 1999-09-14 | Hitachi, Ltd. | Method and system for judging milling end point for use in charged particle beam milling system |
| TW200744123A (en) * | 2006-05-22 | 2007-12-01 | Integrated Service Technology Inc | A method for modifying circuits |
| CN106298565A (zh) * | 2015-05-21 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构的制备方法以及测试方法 |
| CN109742035A (zh) * | 2019-01-02 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种显示基板线路修补方法 |
| CN110176397A (zh) * | 2019-04-18 | 2019-08-27 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110783220A (zh) | 2020-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761467B2 (en) | Gas injection system with precursor for planar deprocessing of semiconductor devices using a focused ion beam | |
| KR20000053398A (ko) | 미세구조 결함 검출방법 및 장치 | |
| US11430647B2 (en) | Systems and approaches for semiconductor metrology and surface analysis using Secondary Ion Mass Spectrometry | |
| WO2015051175A2 (en) | Application of electron-beam induced plasma probes to inspection, test, debug and surface modifications | |
| CN110783220B (zh) | 一种显示面板线路检测结构及其制作方法 | |
| CN112640026A (zh) | 时间相关缺陷检查装置 | |
| CN105097580A (zh) | 聚焦离子束分析方法 | |
| KR100327337B1 (ko) | 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치 | |
| CN100481363C (zh) | 开口内底部薄膜剩余厚度的判别方法 | |
| CN116235273A (zh) | 用于相似相邻材料的终点检测 | |
| CN106990161A (zh) | 一种提高多层结构二次离子质谱深度分辨率的系统和方法 | |
| CN106290544B (zh) | 一种二次离子质谱分析方法 | |
| US6420703B1 (en) | Method for forming a critical dimension SEM calibration standard of improved definition and standard formed | |
| JP2953751B2 (ja) | 半導体装置の検査方法 | |
| CN112331573B (zh) | 三维存储器的漏电分析方法及三维存储器 | |
| US8227753B2 (en) | Multiple current charged particle methods | |
| CN110223968B (zh) | 测试样品及测试系统 | |
| Hartig et al. | Material contrast based inline metrology: process verification and control using back scattered electron imaging on CD-SEM | |
| CN108172526B (zh) | 一种检测多晶硅是否出现短路的检测方法 | |
| US8669525B2 (en) | Sample inspection methods, systems and components | |
| CN107991598B (zh) | 一种用于三维存储器沟道导通性的测量方法 | |
| RU2535228C1 (ru) | Способ определения длительности времени плазмохимического травления поверхности полупроводниковых пластин для субмикронных технологий | |
| KR100244913B1 (ko) | 절연성 시료에 대한 오거 일렉트론 스펙트로스코피 분석방법 | |
| CN113308668B (zh) | 掩板及在存储器件上镀膜的方法 | |
| US20230140892A1 (en) | Method of operating scanning electron microscope (sem) and method of manufacturing semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |