KR100327337B1 - 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치 - Google Patents

반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치 Download PDF

Info

Publication number
KR100327337B1
KR100327337B1 KR1019990033858A KR19990033858A KR100327337B1 KR 100327337 B1 KR100327337 B1 KR 100327337B1 KR 1019990033858 A KR1019990033858 A KR 1019990033858A KR 19990033858 A KR19990033858 A KR 19990033858A KR 100327337 B1 KR100327337 B1 KR 100327337B1
Authority
KR
South Korea
Prior art keywords
scans
graph
degree
contact hole
determining
Prior art date
Application number
KR1019990033858A
Other languages
English (en)
Other versions
KR20010018057A (ko
Inventor
김지수
신경섭
박완재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990033858A priority Critical patent/KR100327337B1/ko
Priority to JP2000246501A priority patent/JP4107791B2/ja
Priority to US09/640,088 priority patent/US6657192B1/en
Publication of KR20010018057A publication Critical patent/KR20010018057A/ko
Application granted granted Critical
Publication of KR100327337B1 publication Critical patent/KR100327337B1/ko
Priority to US10/673,581 priority patent/US7145140B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/266—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/004—Charge control of objects or beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/25—Tubes for localised analysis using electron or ion beams
    • H01J2237/2505—Tubes for localised analysis using electron or ion beams characterised by their application
    • H01J2237/2594—Measuring electric fields or potentials

Abstract

반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별 장치를 개시한다. 본 발명의 일 관점은 플라즈마 공정이 수행된 웨이퍼를 도입한다. 웨이퍼의 표면의 일정 영역에 1차 전자의 빔(beam)을 반복하여 스캔하여 1차 전자 빔과 상기 웨이퍼의 표면과의 반응에서 발생하여 웨이퍼의 표면 외부로 방출되는 2차 전자를 수집한다. 1차 전자 빔의 스캔 수에 대한 수집되는 2차 전자의 양의 변화로부터 플라즈마 공정에서 사용된 플라즈마에 의해서 웨이퍼의 표면에 유기되는 전하 대전의 정도를 판별한다. 또한, 이를 이용하여 콘택홀의 오픈 여부 또는 게이트 절연막의 열화 정도를 판별할 수 있다.

Description

반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별 장치{Method of noticing charge-up induced by plasma used in manufacturing semiconductor device and apparatus used therein}
본 발명은 반도체 장치 제조에 관한 것으로, 특히, 플라즈마 공정(plasma process)에 따른 플라즈마에 의해서 유기되는 대전 정도(degree of charge-up induced by plasma)를 판별하는 방법, 이를 이용한 콘택홀 오픈 여부를 판별하는 방법, 플라즈마에 의해서 유기되는 게이트 절연막의 열화 정도(degree of degradation)를 판별하는 방법 및 이에 이용되는 판별 장치에 관한 것이다.
반도체 장치를 제조하는 공정 중에는 물질막의 에칭 등을 위해서 플라즈마를 사용하는 공정이 사용되고 있다. 예를 들어, 절연막을 에칭하여 하부의 물질막을 노출하는 콘택홀을 형성하는 공정에서 플라즈마를 에칭 매개체로 이용하여 절연막을 패터닝하고 있다. 이때, 패터닝된 절연막 패턴 내에는 플라즈마의 전기적이 특성 상 전하 분리(charge separation)가 발생할 수 있다. 이러한 전하 분리에 의해서 절연막 패턴의 콘택홀 내부, 즉, 콘택홀의 바닥 등에는 이온 등이 쌓여 전하가 대전되게 된다.
이러한 전하의 대전은 여러 가지 불량을 발생시킬 수 있다. 예를 들어, 게이트 전극을 노출하는 콘택홀을 형성할 때, 플라즈마 공정에 의해 발생하는 전하의 대전은 게이트 전극 하부의 게이트 절연막을 열화시킬 수 있다.
도 1은 플라즈마 공정으로 콘택홀(45)을 형성할 때 대전된 전하의 분포를 개략적으로 나타낸다.
플라즈마 공정에 의한 게이트 절연막(20)의 열화를 보다 상세하게 설명하면,플라즈마 공정으로 콘택홀(45)을 형성할 때 콘택홀(45)의 바닥 부위 및 상측(top) 부위에 전하 분리가 발생할 수 있다. 즉, 플라즈마의 쉬쓰(sheath)에서 가속되어진 플라즈마 중의 이온들은 거의 직진성을 가질 수 있어 콘택홀(45)의 바닥 부위에 쌓일 수 있다(참조 부호 50을 참조). 반면에, 플라즈마 중의 전자들은 각운동 분포(angular momentum distribution)가 거의 등방성(isotropic)을 가지므로 콘택홀(45)의 상측 부위에 쌓이게 된다(참조 부호 55를 참조). 이는 콘택홀(45)의 바닥 부위와 콘택홀(45)의 상측 부위 간에 각기 다른 전하량을 가지는 전하가 대전된 것을 의미한다.
이러한 전하 대전의 현상은, 상기한 바와 같은 콘택홀(45)에서 뿐만 아니라 트렌치(trench)) 또는 라인 및 스페이스 구조(line & space structure)를 형성하는 플라즈마를 이용하는 식각 공정에서도 발생될 수 있다.
이와 같은 전하 분리에 의해서 콘택홀(45) 또는 트렌치, 라인 및 스페이스 구조의 바닥 부위에는 이온(50)들이 쌓이고, 이에 따라, 게이트 전극(30)에 양의 전압이 인가된 효과와 같은 효과를 게이트 절연막(20)에 야기한다. 이러한 게이트 절연막(20) 상의 대전(charge-up)은 플라즈마 공정이 지속되는 동안 계속 지속되며, 전하 분리에 의해서 대전된 전하는 플라즈마 공정이 종료된 이후에도 잔존하여 게이트 절연막(20)에 양의 전압이 계속 인가되는 효과를 지속한다. 이러한 게이트 절연막(20) 상의 대전, 즉, 양의 전압이 지속적으로 인가되는 효과에 의해서, 게이트 절연막(20)은 데미지(damage)를 입게 되어 열화될 수 있다.
이와 같이 플라즈마 공정을 수행할 때 플라즈마에 의한 대전 현상(charge-upphenomenon)은 피할 수 없다. 또한, 이러한 대전 현상에 의해서 상기한 게이트 절연막(20)과 같은 물질막의 열화 또는 데미지를 피할 수 없다.
한편, 반도체 장치의 고집적화는 디자인 룰(design rule)의 감소를 수반하여 콘택홀(45)의 종횡비(aspect ratio)의 증가를 야기한다. 이에 따라, 콘택홀(45)의 바닥의 선폭 감소가 야기되며, 상대적으로 절연막 등의 패턴(40)의 상대적인 높이가 증가된다. 이는 플라즈마에 의해 패턴(40)에 유기되는 대전 정도를 심화시키게 된다. 따라서, 플라즈마에 의한 대전에 따른 게이트 절연막(20) 등의 열화가 심화되게 된다.
이와 같은 플라즈마에 의한 데미지 또는 열화를 최소화하거나 극복하기 위해서는, 플라즈마 공정에 의한 전하 대전 정도를 측정하는 것이 필요하다. 플라즈마에 의한 전하 대전 정도를 측정하는 방법으로는 PDM(Plasma Damage Monitoring)이 상용화되어 있다. 이러한 PDM은 웨이퍼 내의 정전 용량(capacitance)의 변화를 이용하여 플라즈마에 의한 데미지를 측정하고 있다. 그러나, 이러한 PDM은 공간 분해능(spatial resolution) 및 보정(calibration)에 제한이 있어, 주로 평탄한 물질막을 대상으로 계측하는 데 이용되고 있다. 따라서, 패턴이 형성된 웨이퍼를 대상으로 전하 대전 정도를 측정하는 데에는 한계를 가질 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 패턴이 형성된 웨이퍼를 대상으로 플라즈마에 의해서 유기되는 전하 대전 또는 전하 대전 정도를 판별할 수 있는 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 패턴이 형성된 웨이퍼를 대상으로 플라즈마에 의해서 유기되는 전하 대전 또는 전하 대전 정도를 판별할 수 있는 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 콘택홀의 오픈 여부를 판별하는 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 게이트 절연막을 개재하는 게이트 전극을 노출하는 콘택홀을 가지는 절연막 패턴을 플라즈마 공정으로 형성한 후, 플라즈마 공정에 의해서 상기 절연막 패턴에 유기되는 전하 대전에 의해서 상기 게이트 절연막이 열화되는 정도를 판별할 수 있는 방법을 제공하는 데 있다.
도 1은 플라즈마 공정으로 콘택홀을 형성할 때 대전된 전하의 분포를 설명하기 위해서 개략적으로 나타내는 도면이다.
도 2는 본 발명의 제1실시예에 따른 플라즈마에 의해서 유기되는 전하 대전 정도를 측정하는 장치를 설명하기 위해서 개략적으로 나타내는 도면이다.
도 3은 도 2의 장치에 의해서 측정되는 2차 전자의 양의 변화를 1차 전자의 빔의 스캔수에 따른 밝기(brightness)로 도시한 도면이다.
도 4는 본 발명의 제2실시예에 따른 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다.
도 5는 몬테-카를로 모사(Mote-Calro simulation)에 사용된 패턴의 단면 구조를 개략적으로 도시한 도면이다.
도 6은 콘택홀 내에서의 1차 전자 및 2차 전자들의 궤적을 모사한 결과를 개략적으로 도시한 도면이다.
도 7은 콘택홀의 바닥에 플라즈마 공정에서 발생되는 전하들이 쌓인 경우에서의 스캔수에 따른 밝기의 변화를 모사에 의해서 계산한 결과를 도시한 도면이다.
도 8은 콘택홀의 바닥에 전하들이 쌓이지 않은 경우에서의 스캔수에 따른 밝기의 변화를 모사에 의해서 계산한 결과를 도시한 도면이다.
도 9는 1차 전자의 빔의 스캔수에 따른 검출되는 밝기의 변화를 개략적으로 도시한 도면이다.
도 10은 본 발명의 제3실시예에 따른 콘택홀의 오픈 여부를 판별하는 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다.
도 11은 게이트 절연막에 발생하는 누설 전류를 설명하기 위해서 누설 전류를 측정한 결과를 개략적으로 도시한 도면이다.
도 12는 게이트 절연막의 열화 정도에 있어서 차이에 가지는 시편들에 대한 스캔수에 대한 밝기의 변화를 개략적으로 도시한 도면이다.
도 13은 본 발명의 제4실시예에 따른 게이트 절연막의 열화 정도를 판별하는 방법의 공정 흐름을 개략적으로 나타낸다.
< 도면의 주요 부호에 대한 설명>
110; 웨이퍼, 120; 게이트 절연막,
130; 게이트 전극, 140; 절연막 패턴,
210; 1차 전자, 250; 2차 전자,
310; 전자빔 발생부, 400; 2차 전자 검출부,
400; 판별부.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 플라즈마 공정이 수행된 표면을 가지는 웨이퍼와, 상기 웨이퍼의 표면의 일정 영역을 반복하여 스캔하며 상기 일정 영역의 표면에 입사될 1차 전자의 빔을 발생하는 전자 빔 발생부와, 상기 웨이퍼의 표면 상에 일정 간격 이격되어 도입되어 상기 1차 전자 빔과 상기 웨이퍼의 표면과의 반응에서 발생하여 상기 웨이퍼의 표면 외부로 방출되는 2차 전자를 수집하는 검출부 및 상기 1차 전자 빔의 스캔 수에 대한 상기 검출부에서 수집되는 상기 2차 전자의 양의 변화로부터 상기 플라즈마 공정에서 사용된 플라즈마에 의해서 상기 웨이퍼의 표면에 유기되어 있는 전하 대전의 정도를 판별하는 판별부를 포함하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 장치를 제공한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 플라즈마 공정이 수행된 표면을 가지는 웨이퍼를 도입한다. 상기 웨이퍼의 표면의 일정 영역에 1차 전자의 빔을 반복하여 스캔하며 상기 일정 영역의 표면에 상기 1차 전자의 빔을 입사시켜 상기 1차 전자 빔과 상기 웨이퍼의 표면과의 반응으로부터 2차 전자를 발생시키고 상기 웨이퍼의 표면 외부로 방출되는 2차 전자를 수집한다. 상기 1차 전자 빔의 스캔 수에 대한 상기 수집되는 상기 2차 전자의 양의 변화로부터 상기 플라즈마 공정에서 사용된 플라즈마에 의해서 상기 웨이퍼의 표면에 유기되는 전하 대전의 정도를 판별한다.
상기 판별하는 단계는 다음과 같이 수행될 수 있다. 즉, 상기 수집되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 시편 그래프를 준비한다. 상기 1차 전자에 의해서 유기된 전하 대전을 제거한 표준 상태에서 검출되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 기준 그래프를 준비한다. 상기 기준 그래프의 파형에 대해 상기 시편 그래프의 파형을 비교함으로써 상기 전하 대전의 정도를 판별한다.
또는, 상기 판별하는 단계는 상기 시편 그래프의 최대 피크점에 대응되는 스캔수를 상기 기준 그래프의 최대 피크점에 대응되는 스캔수에 비교하여 상기 시편 그래프의 상기 스캔수가 상기 기준 그래프의 상기 스캔수에 비해 큰 정도로부터 상기 전하 대전의 정도를 정량화한다.
상기 판별하는 단계는 상기 시편 그래프의 최대 피크치를 상기 기준 그래프의 최대 피크치와 비교하여 상기 시편 그래프의 최대 피크치가 상기 기준 그래프의 최대 피크치에 비해 작은 정도로부터 상기 전하 대전의 정도를 정량화한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 플라즈마 공정에 의해서 하부의 도전막을 노출하는 콘택홀이 형성된 절연막 패턴을 표면 상에 가지는 웨이퍼를 도입한다. 상기 콘택홀의 내부를 1차 전자의 빔을 반복하여 스캔하여 상기 1차 전자 빔과 상기 콘택홀의 내부의 표면과의 반응에서 발생하여 상기 콘택홀의 외부로 방출되는 2차 전자를 수집한다. 상기 수집되는 상기 2차 전자의 양의 변화로부터 상기 콘택홀이 상기 하부의 도전막의 표면을 노출하는 지의 여부를 판별하는 단계를 포함한다.
상기 판별하는 단계는 다음과 같이 수행될 수 있다. 먼저, 상기 수집되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대에 대해서 도시한 시편 그래프를 준비한다. 상기 콘택홀이 오픈된 표준 상태에서 검출되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 기준 그래프를 준비한다. 상기 기준 그래프의 파형에 대해서 상기 시편 그래프의 파형을 비교함으로써 상기 콘택홀의 오픈 여부를 판별한다.
이때, 상기 판별하는 단계는 상기 시편 그래프의 파형이 상기 기준 그래프의 파형과 겹쳐질 때 상기 콘택홀이 오픈된 것으로 판별하고, 상기 시편 그래프의 파형이 상기 기준 그래프의 파형에서 분리될 때 상기 콘택홀이 오픈되지 않은 것으로 판별한다.
또는, 상기 판별하는 단계는 대략 200 이하의 스캔수의 범위 내에서 상기 시편 그래프의 파형이 상기 기준 그래프의 파형의 상측으로 분리될 때 상기 콘택홀이 오픈되지 않은 것으로 판별할 수 있다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 플라즈마 공정이 수행된 물질막의 하부에 형성된 게이트 절연막을 가지는 웨이퍼를 도입한다. 상기 물질막의 일정 영역에 1차 전자의 빔을 반복하여 스캔하여 상기 1차 전자 빔과 상기 물질막의 표면과의 반응에서 발생하여 상기 물질막의 외부로 방출되는 2차 전자를 수집한다. 상기 수집되는 상기 2차 전자의 양의 변화로부터 상기 플라즈마 공정에 의해서 상기 게이트 절연막이 열화된 정도를 판별한다.
상기 판별하는 단계는 다음과 같이 수행될 수 있다. 상기 수집되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 시편 그래프를 준비한다. 상기 게이트 절연막이 열화되지 않은 표준 상태에서 검출되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 기준 그래프를 준비한다. 상기 기준 그래프의 파형에 대해 상기 시편 그래프의 파형을 비교함으로써 상기 게이트 절연막의 열화 정도를 판별한다.
이때, 상기 판별하는 단계는 상기 시편 그래프의 최대 피크점에 대응하는 스캔수를 상기 기준 그래프의 최대 피크점에 대응하는 스캔수에 비교하여 상기 시편 그래프의 상기 스캔수가 상기 기준 그래프의 상기 스캔수에 비해 큰 정도로부터 상기 게이트 절연막의 열화 정도를 정량화한다.
또는, 상기 판별하는 단계는 상기 시편 그래프의 최대 피크치를 상기 기준 그래프의 최대 피크치와 비교하여 상기 시편 그래프의 최대 피크치가 상기 기준 그래프의 최대 피크치에 비해 작은 정도로부터 상기 게이트 절연막의 열화 정도를 정량화한다.
또는, 상기 판별하는 단계는 상기 시편 그래프의 피크치가 실질적으로 0으로 감소하는 스캔수를 상기 기준 그래프의 피크치가 실질적으로 0으로 감소하는 스캔수와 비교하여 상기 시편 그래프의 상기 스캔수에 비해 작은 정도로부터 상기 게이트 절연막의 열화 정도를 정량화한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
본 발명의 실시예는 플라즈마에 의해서 전하 대전된 정도를 측정하기 위해서, 1차 전자의 빔(primary electron beam)의 스캔(scan)에 의해서 발생하는 2차 전자(secondary electron)의 양이 대전된 정도에 의해서 변화하는 현상을 주로 이용한다. 보다 상세하게 설명하면, 웨이퍼의 표면을 스캔하는 1차 전자는 웨이퍼의 표면 또는 웨이퍼의 표면에 형성된 물질막의 표면 등과 반응하여 2차 전자를 발생시킨다. 발생된 2차 전자는 웨이퍼의 표면 등으로부터 방출되므로 이를 검출하여 1차 전자의 빔의 스캔수에 따라 도시할 수 있다.
이때, 2차 전자는 전하 대전된 이온들에 의해서 형성되는 포텐셜 웰(potential well)에 포획(trap)될 수 있어, 실제 2차 전자의 검출되는 양은 대전된 이온들의 양에 따라 변화하게 된다. 검출되는 2차 전자의 양으로부터 대전된 이온들의 양을 측정할 수 있으므로, 결국, 플라즈마에 의해 유기되는 대전 정도를 측정할 수 있다. 이와 같은 논리를 바탕으로 본 발명을 실시예를 통해서 보다 상세하게 설명한다.
제1실시예
도 2는 본 발명의 제1실시예에 의한 플라즈마에 의해서 유기되는 전하 대전 정도를 측정하는 장치의 원리를 개략적으로 나타내고, 도 3은 도 2의 장치에 의해서 측정되는 2차 전자의 양의 변화를 1차 전자의 빔의 스캔수에 따른 밝기(brightness)로 도시한 도면이다.
도 2를 참조하면, 본 발명의 제1실시예에 따르는 측정 장치는, 1차 전자(210)를 발생시켜 웨이퍼(110)의 표면을 스캔하는 전자빔 발생부(310) 및 방출되는 2차 전자(250)를 수집하여 검출하는 검출부(400) 등을 구비한다.
1차 전자(210)는 웨이퍼(110) 상의 일정 영역을 반복적으로 스캔하며 웨이퍼(110) 상에 조사된다. 즉, 스캔이 반복적으로 동일한 영역에 이루어져, 결국, 1차 전자(210)가 스캔 펄스(scan pulse) 형태로 조사된다. 이에 따라, 스캔수가 구분되게 순차적으로 세어질 수 있다.
이때, 전자빔 발생부(310)는, 도시되지는 않았으나 전자총 등의 광원과 광원에서 발생한 전자빔을 집속하는 집속 렌즈(condenser lens), 전자 빔이 스캔하도록 전자 빔 방향을 변화시키는 주사 코일 등으로 이루어진다. 이때, 상기 주사 코일에 인가되는 전류의 제어의 의해서 전자 빔이 동일한 영역의 웨이퍼(110) 상에 스캔될 수 있다. 전자 빔은 초점을 조절하는 데 사용되는 대물 렌즈와 대물 렌즈에 부착되는 대물 렌즈 조리개(aperture) 등으로 이루어지는 대물 렌즈부(350)에 의해서 적당한 빔 크기로 제어된다.
웨이퍼(110) 상에 조사되는 1차 전자(210)의 빔은 웨이퍼(110) 상에 형성된 절연막 패턴(140) 등으로 이루어지는 콘택홀(145) 내를 스캔하게 된다. 이때, 입사되는 1차 전자(210)는 콘택홀(145)의 바닥을 이루는 게이트 전극(130) 등과 같은 물질막과 반응하여 2차 전자(250)를 발생시킨다.
한편, 웨이퍼(110) 상에 형성된 절연막 패턴(140)은 플라즈마 공정, 예컨대, 플라즈마를 에칭 매개체로 이용하는 에칭 공정에 의해서 패터닝된 것이다. 이와 같은 플라즈마 공정은 공정의 결과물에 플라즈마에 의해서 전하 대전을 유기시킬 수 있다.
상세하게 설명하면, 도 1에서 설명한 바와 같이 콘택홀(45)의 상측 부위에는 전자(55)들이 쌓이고, 콘택홀(45)의 바닥 부위, 예컨대, 게이트 전극(도 1의 30, 도 2의 130)에는 이온(도 1의 50, 도 2의 151)들이 쌓이는 전하 분리 현상이 발생한다. 이러한 전하 분리 현상에 의해서, 실제 콘택홀(도 2의 145)의 바닥 부위를 이루는 게이트 전극(130) 등과 같은 물질막의 표면 인근은 이온(151)들에 의해서 전하 대전된다.
이와 같이 대전된 이온(151)들은 인근에 전기장을 형성하게 된다. 이와 같은 전기장에 의해서 형성되는 포텐셜 웰(potential well)에 1차 전자(210)의 조사에 의해서 발생하는 2차 전자(250)의 일부는 포획(trap)될 수 있다. 또한, 발생되는 2차 전자(250)는 쌓여진 이온(151)들과 전하 재결합(charge recombination)을 이룰 수 있다. 따라서, 1차 전자(210)의 조사에 의해서 콘택홀(145) 내에서 발생하는 2차 전자(250)의 전체 양 중 상당 부분은 상기한 포텐셜 웰에 의한 포획 및 전하 재결합에 의해서 콘택홀(145)의 외부로 방출되지 못한다.
검출부(400)는 콘택홀(145)의 외부로 방출된 2차 전자(250)를 수집하는 역할을 한다. 따라서, 검출부(400)에 의해서 수집되는 2차 전자(250)의 양은 전체 발생량에 비해 상대적으로 감소된 적은 양이 된다. 이는 포획 또는 전하 재결합에 의해 소모되는 2차 전자(250)의 양에 의해서 발생하며, 이러한 소모된 2차 전자(250)의 양은 콘택홀(145)의 바닥 부위에 쌓인 이온(151)들의 양에 대해서 비례한다.
따라서, 쌓인 이온(151)들이 많으면 2차 전자(250)들이 포획되거나 전하 재결합될 확률이 증가하므로, 검출부(400)에서 수집되어 검출되는 2차 전자(250)들의 양은 작게 된다. 반면에, 이온(151)들이 적게 쌓여 있으면, 검출되는 2차 전자(250)들의 양이 상대적으로 많게 된다. 따라서, 검출되는 2차 전자(250)의 양을 상호 비교하거나 또는 플라즈마에 의해서 유기되는 전하 대전 현상을 보상한 결과물에서 검출되는 2차 전자(250)의 양의 변화 등을 기준으로 비교함으로써, 플라즈마 공정에 의해서 공정의 결과물에 플라즈마에 의해서 유기된 전하 대전 정도를 판별하거나 또는 상대적인 값으로 정량화할 수 있다.
상세하게 설명하면, 검출부(400)에서 수집된 2차 전자(250)의 양은 1차 전자(210)의 스캔수에 따른 밝기로 도시될 수 있다. 예를 들어, 1차 전자(210)의 빔의 스캔수는 전자빔 발생부(310)로부터 얻어진다. 그리고, 검출부(400)에서는 수집된 2차 전자(250)의 양은 밝기 또는 전류 값 등으로 전환하여 판별부(500)에 표시할 수 있다. 또한, 이러한 수집된 2차 전자(250)의 양에 관련되는 수치는판별부(500)에서 상기한 스캔수에 동조되는 값으로 표시될 수 있다.
예컨대, 판별부(500)에서는 X축에 스캔수를 도시하고 Y축에 밝기를 도시한 그래프 형태로 상기한 2차 전자(250)의 양의 변화를 스캔수에 대해서 표시할 수 있다. 즉, 도 3에 도시된 바와 같이 검출되는 2차 전자(250)의 양의 변화는 스캔수에 따른 밝기의 그래프로 도시된다. 이와 같이 도시되는 그래프의 파형은 어느 일정 스캔수에 대해서 최대 피크점(maximum peak point)을 나타내는 경향을 가진다.
이러한 최대 피크점 또는 전체 그래프의 파형 또는 형상을 바탕으로 플라즈마 공정에 의해 유기되는 전하 대전 정도를 파악할 수 있다. 예를 들어, 최대 피크점에 대응되는 스캔수는 이온(151)들의 대전된 정도에 연관되므로, 이러한 스캔수를 비교함으로써 전하 대전된 정도를 파악할 수 있다.
즉, 이온(151)들의 대전된 정도가 심하면, 최대 피크점에 도달하기 위해서는 보다 많은 스캔이 필요하다. 따라서, 최대 피크점에 대응되는 스캔수는 상대적으로 증가하게 된다. 또는, 이와 같이 얻어지는 시편 그래프의 파형과 표준 상태, 예컨대, 대전된 전하가 보상된, 즉, 전하 대전이 제거된 시료에서 얻어지는 기준 그래프의 파형 등을 비교함으로써, 전하 대전을 판별하거나 이와 같은 전하 대전을 상대적인 값으로 정량화할 수 있다.
제2실시예
이와 같은 원리, 즉, 플라즈마에 의해서 유기되는 대전된 이온들에 영향에 의해서 검출되는 2차 전자(250)의 양이 변화하는 원리를 바탕으로 전하 대전을 판별하거나, 보다 발전되어 전하 대전 정도를 정량화하여 측정하는 방법을 상세히 설명한다.
도 4는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법에 따른 공정 흐름을 개략적으로 나타낸다.
구체적으로, 플라즈마 공정이 수행된 웨이퍼를 도 2를 참조하여 설명한 바와 같은 1차 전자의 빔을 스캔 펄스로 반복하여 조사하고 방출되는 2차 전자를 검출할 수 있는 장치에 도입한다(4010). 예를 들어, 도 2에 도시된 바와 같이 게이트 절연막(120)을 개재하는 게이트 전극(130)을 덮는 절연막을 플라즈마를 에칭 매개체로 에칭하여, 게이트 전극(130)을 노출하는 콘택홀(145)이 형성된 웨이퍼(110)를 도입한다. 또는 라인 및 스페이스 구조 또는 트렌치 등이 형성된 웨이퍼를 도입한다.
이후에, 웨이퍼(110)의 표면의 일정 영역에 1차 전자(210)의 빔을 반복하여 스캔하는 방법(펄스 스캔)으로 조사하여 스캔한다. 예를 들어, 상기한 바와 같은 콘택홀(145)의 내부를 반복하여 스캔하도록 한다. 이때, 스캔되는 1차 전자(210)와 웨이퍼(110)의 표면, 예컨대, 콘택홀(145)에 의해서 노출되는 게이트 전극(130)의 표면 등이 반응하여 2차 전자(250)가 발생하여 방출되고, 검출부(400) 등에서 수집된다(4020).
이후에, 수집된 2차 전자(250)의 양의 변화를 1차 전자(210)의 스캔수에 대응되게 도시한다. 예를 들어, 도 3과 같이 스캔수에 따른 2차 전자(250)의 양의 변화를 2차 전자(250)에 의한 밝기 등의 수치로 표시되는 시편 그래프(graph of sample)를 준비한다.
이와 같은 시편 그래프를 비교 또는 분석하기 위해서, 별도의 단계에서 기준그래프(graph of reference)를 준비한다(4040). 이러한 기준 그래프는 표준 상태일 때, 상기한 바와 같은 1차 전자의 반복적인 스캔에 의해서 발생하는 2차 전자를 수집하여 도시한 그래프를 이용할 수 있다. 이때, 표준 상태는 전하 대전이 없는 상태, 예컨대, 대전된 전하가 보상되거나 또는 대전된 전하가 제거된 상태를 의미한다.
이와 같은 기준 그래프에 대해서 시편 그래프를 비교함으로써 전하 대전을 판별하거나 또는 전하 대전 정도를 정량화한다(4050). 예를 들면, 시편 그래프의 최대 피크점에 대응하는 스캔수 또는 2차 전자의 양의 변화 등을 미리 설정된 기준 그래프의 스캔수 등과 비교함으로써 유기된 전하 대전 정도를 판별하거나 정량화한다. 또는, 그래프 간의 파형(waveform) 비교에 의해서 상호간의 상대적인 대전 정도를 파악할 수 있다.
상술한 바와 같은 실시예들은 다음과 같은 실험 결과들로부터 지지될 수 있다.
실험예 1
먼저, 플라즈마 공정에 의해서 형성된 콘택홀을 가지는 구조를 예로 들어, 몬테-카를로 모사(Monte-Calro simulation)를 통해서 1차 전자 및 2차 전자의 궤적을 구하였다. 이러한 모사에는 도 5에 도시된 바와 같은 패턴 단면 구조를 예로 고려하였다.
도 5는 몬테-카를로 모사에 사용된 패턴의 단면 구조를 개략적으로 나타낸다.
도 5를 참조하면, 빗금 친 D0 도메인(domain)의 영역을 기본으로 하였으며, 왼쪽 반복 영역인 D-1, D-2, …등과 오른쪽 반복 영역인 D1, D2, …등은 표면의 포텐셜을 계산하는데 이용되었다. 이러한 패턴 구조(pattern geometry)에서 콘택홀의 임계 선폭(CD;Critical Dimension) 등은 플라즈마 벌크(plasma bulk) 및 쉬쓰 영역(sheath region)의 크기에 비해 상당히 작으므로, 구조의 형태 자체가 플라즈마 및 시쓰에 미치는 영향을 무시할 수 있다. 그리고, 콘택홀의 바닥 부위는 도체, 예컨대 다결정질 실리콘막(polycrystalline layer)이며, 콘택홀의 형성은 RF 스퍼터 에칭(sputter etching)으로 산화 실리콘막 등의 절연막을 에칭하여 이루어졌다.
그리고, 플라즈마에 의한 대전에서 발생하는 전자의 에너지 분포(EAED;Electron Angular Energy Distribution) 및 이온의 에너지 분포(Ion Angular Energy Distribution)를 이전에 몬테-카를로 모사를 통해서 계산하여 입력값으로 입력하였다. 예를 들어, 플라즈마 밀도를 대략 1E+18(m-3)로, 이온 무게를 40원자 단위(a.u.)로 하고, 이온 온도를 0.025eV로 주고, 아울러, 이온과 중성자(neutral)간의 충돌(collision)은 없다는 가정 하에 선형 변화 시쓰 모델(linear vibration sheath model)을 사용하여 계산하였다.
이러한 조건에 의한 전하 분리 또는 대전 영향하에서, 콘택홀 내에 1차 전자를 스캔하였다. 1차 전자는 공간적으로 코사인 분포(spatially cosine distribution)를 가진다고 가정하였으며, 콘택홀의 상단 부위에 뿌려진 1차 전자들은 운동식(equation of motion)을 따라 콘택홀의 바닥 부위에 도달한다. 이러한 1차 전자들의 충돌(impact)에 의해서 2차 전자들이 2차 전자 방출 계수(secondaryelectron emission coefficient)만큼 발생하여 콘택홀의 측벽에 쌓이거나 콘택홀 내를 빠져나가게 된다. 이러한 전자들 개개의 궤적을 모사한 결과를 다음의 도 6에 도시하였다.
도 6은 콘택홀 내에서의 1차 전자 및 2차 전자들의 궤적을 모사한 결과를 나타낸다.
구체적으로, 한번 스캔된 1차 전자의 궤적은 도 6에서 점선으로 도시된다. 이때, 한번의 스캔에서 조사되는 1차 전자는 200개로 설정하였다. 이에 따른 2차 전자의 궤적은 도 6에서 실선으로 도시된다.
도 6을 참조하면, 1차 전자는 대략 수백 eV의 에너지를 가져 궤적의 변화를 거의 나타내지 않는다. 반면에, 2차 전자는 대략 50eV 이하의 낮은 에너지를 가지므로, 콘택홀의 측벽에 쌓이는 2차 전자의 대전에 의해서 영향을 받아 비틀림 운동(twist motion)을 하게 된다. 즉, 2차 전자의 측벽 대전에 의해서 아주 좁은 창의 전자들만이 콘택홀 내를 빠져나갈 수 있다. 나머지의 2차 전자들은 다시 반사되어 콘택홀의 바닥 부위에 쌓인다.
콘택홀을 빠져 나오는 2차 전자들의 수는 콘택홀 내부의 환경 조건의 변동, 특히 전하의 분포의 변동에 따라 변화될 수 있다. 이와 같은 1차 전자의 빔의 스캔수에 2차 전자들의 수의 변화를 다음의 도 7 및 도 8에 각각 개략적으로 도시하였다.
도 7은 콘택홀의 바닥에 전하들이 쌓인 경우에서의 스캔수에 따른 밝기를 모사에 의해서 계산한 결과이고, 도 8은 콘택홀의 바닥에 전하들이 쌓이지 않은 경우에서의 스캔수에 따른 밝기를 모사에 의해서 계산한 결과이다.
구체적으로, 150㎚의 콘택홀의 바닥 선폭과 50㎚의 절연막 패턴으로 이루어지는 측벽 깊이를 설정하고, 모사를 통해서 1차 전자의 스캔수에 따른 검출되는 2차 전자의 양을 밝기로 도시하였다. 전하들이 쌓인 경우, 즉, 대전된 경우와 대전되지 않은 경우의 파형(waveform)이 틀린 것을 알 수 있다. 특히, 도 7 및 도 8에 각각 점선으로 표시된 최대 피크점에 대응되는 스캔수가 다름을 알 수 있다. 대전된 경우인 도 7의 경우에는 피크점에 대응되는 스캔수, 즉, 지연 스캔수(number of scan delayed)가 대략 200 내외이다. 반면에, 대전되지 않은 경우인 도 8의 경우에 지연 스캔수가 대략 10 내외임을 알 수 있다. 즉, 지연 스캔수에 대해서 대전된 경우와 대전되지 않은 경우가 큰 차이를 나타낸다. 이러한 관계를 이용하면, 콘택홀 내에 대전된 정도를 지연 스캔수 등으로 판별할 수 있다.
실험예 1에서 모사한 결과를 바탕으로 실제 시편들에 대해 스캔수에 대한 밝기의 변화를 측정하였다.
실험예 2
게이트 전극을 노출하는 콘택홀의 중심에 포커스(focus)를 맞춘 이후에 1차 전자를 조사하였다. 1차 전자의 빔을 반복하여 스캔하며 검출부를 통해서 검출된 2차 전자의 양을 밝기로 표시하였다.
도 9는 1차 전자의 빔의 스캔수에 따른 검출되는 밝기를 개략적으로 나타낸다.
도 9에서 참조 부호 910의 경우는 게이트 전극을 노출하는 콘택홀을아르곤(Ar) 플라즈마를 이용하여 형성한 이후에 밝기를 검출한 경우이다. 이 경우 Ar 플라즈마에 의해서 콘택홀 내에서는 전하 분리가 발생하여 콘택홀 내에 전하 대전이 발생한다. 이때, 전반적인 밝기의 감소는
참조 부호 930은 참조 부호 910의 경우에 대해서 노출되는 게이트 전극의 산화를 위해서 산소 플라즈마 처리를 추가로 실시한 경우이다. 이 경우에, 게이트 전극은 다결정질 실리콘 및 텅스텐 실리사이드의 이중막으로 이루어지므로, 게이트 전극 상에 산화 실리콘의 절연막이 형성된다. 즉, 콘택홀이 오픈되지 않은 경우에 해당된다.
한편, 참조 부호 930에 대해서 참조 부호 910의 전반적인 밝기가 감소한 것으로 제시되는 것은 하부의 텅스텐 실리사이드막이 콘택홀을 형성하는 단계에서 소모되는 데 기인한다. 이러한 소모에 의해서 콘택홀의 종횡비가 증가함으로 전반적인 밝기가 감소되어 나타난다.
참조 부호 950은 Ar 플라즈마로 콘택홀을 형성한 후 SC1 등을 이용한 습식 세정(wet cleaning)을 실시한 경우이다. 이 경우 콘택홀 내에 대전된 전하에 대해서, 습식 세정에 사용되는 세정액을 매개로 하여 전하 보상(또는 제거)이 이루어진다. 따라서, 참조 부호 950은 전하 보상(discharge) 또는 제거가 이루어진 경우로 전하 대전이 없는 경우인 표준 상태의 기준 그래프를 실질적으로 대표한다.
도 9를 참조하면, 상기한 세 경우에서의 그래프의 파형이 각각 다름을 알 수 있다. 이로부터 파형의 비교를 통해서 전하 대전의 여부를 판단할 수 있음을 알 수 있다.
예를 들어, 전하 대전이 없는 경우인 참조 부호 950의 파형은 점선으로 표시된 지점인 최대 피크점에서 스캔수, 즉, 지연 스캔수가 전하 대전이 있는 경우인 참조 부호 910의 파형에 비해 작다. 이는, 각 경우의 지연 스캔수의 비교를 통해서 전하 대전의 여부를 판단할 수 있음을 의미한다. 또한, 지연 스캔수의 크기 정도를 비교함으로써 상대적인 전하 대전 정도, 예컨대, 전하 대전이 없는 경우에 비해 전하 대전이 어느 정도 발생하였는지를 판별할 수 있음을 알 수 있다. 즉, 전하 대전 정도를 상대적인 량으로 정량화할 수 있다.
더불어, 최대 피크점에서의 밝기, 즉, 최대 피크치를 비교하면, 전하 대전이 있는 경우인 참조 부호 910의 경우(시편 그래프에 해당한다)가 전하 대전이 없는 경우인 참조 부호 950의 경우(기준 그래프에 해당한다)에 비해 매우 낮은 것을 알 수 있다. 따라서, 최대 피크점에서의 밝기를 비교함으로써, 상대적인 전하 대전 정도 또는 전하 대전 여부를 판별하거나 전하 대전 정도를 상대적인 값으로 정량화 할 수 있다.
한편, 이와 같은 플라즈마에 의해서 전하 대전 정도를 판별 또는 판정하는 원리를 콘택홀의 오픈(open) 여부를 공정 중에 인라인으로 판별하는 방법에 적용할 수 있다.
도 9를 다시 참조하면, 콘택홀이 오픈되지 않은 경우인 참조 부호 930의 파형은 전반적으로 밝기가, 전하 대전이 없고 콘택홀이 오픈된 경우인 참조 부호 950의 파형에 비해서 높은 수치를 나타냄을 알 수 있다. 즉, 시편 그래프에 해당하는 참조 부호 930의 파형이, 기준 그래프에 해당하는 참조 부호 950의 파형으로부터상측 방향으로 분리되는 것을 알 수 있다.
이는 콘택홀이 오픈되지 않은 경우에는 절연막이 콘택홀의 바닥을 이루게 되는 점에 크게 기인한다. 상세하게 설명하면, 콘택홀의 바닥을 이루는 절연막 상에는 2차 전자들이 쌓일 수 있다. 이에 따라, 바닥에 쌓인 2차 전자들은 다른 2차 전자와 반발 작용을 하여 다른 2차 전자를 바닥으로부터 밀어내는 효과를 발생시킨다. 이에 따라, 콘택홀의 바닥에 쌓인 2차 전자들은 다른 2차 전자들이 콘택홀 내를 빠져나가는 데 도움을 주게 된다. 따라서, 검출되는 2차 전자들의 양이 증가하고 참조 부호 930의 파형에 나타나듯이 상대적으로 높은 밝기 크기를 나타낸다.
반면에, 콘택홀이 오픈되어 하부의 게이트 전극을 노출하는 경우를 나타내는 참조 부호 950의 경우에 콘택홀의 바닥은 도전체인 게이트 전극의 표면으로 이루어진다. 따라서, 게이트 전극의 표면에 도달하는 2차 전자들은 게이트 전극을 통해서 전도되어 고루 퍼지므로, 게이트 전극의 표면에 쌓여 존재할 수 없게 된다. 따라서, 콘택홀의 바닥, 즉, 게이트 전극의 표면에 도달하는 2차 전자들은 상기한 바와 같은 다른 2차 전자들의 콘택홀 내부에서의 탈출을 도울 수 없게 된다.
따라서, 상기한 두 경우에서 얻어진 각각의 그래프를 겹쳐, 파형이 분리되는 지의 여부를 확인함으로써, 파형이 분리될 경우는 콘택홀이 오픈되지 않았다는 판정을 내릴 수 있다.
이와 같은 논지에서 콘택홀 내부를 1차 전자를 반복적으로 스캔하며 방출되는 2차 전자를 검출하여, 1차 전자의 빔의 스캔수에 따른 방출되는 2차 전자의 양의 변화를 비교함으로써, 콘택홀의 오픈 여부를 판단할 수 있다.
예를 들어, 다음의 도 10에 도시된 공정 흐름과 같이 플라즈마 공정에 의한 콘택홀 형성 공정을 수행한 이후에, 인라인 방법 또는 별도의 계측에 의해서 콘택홀의 오픈 여부를 판별할 수 있다.
실시예 3
도 10은 콘택홀의 오픈 여부를 판별하는 방법의 공정 흐름을 개략적으로 나타낸다.
구체적으로, 웨이퍼(도 2의 110)의 표면 상에 콘택홀(도 2의 145)이 플라즈마 등을 이용한 에칭 방법으로 형성된 웨이퍼(110)를 도입한다(1010). 이때, 콘택홀(145)은 게이트 전극(도 2의 130) 등과 같은 도전막을 노출시킨다. 이후에, 콘택홀(145) 내부에 1차 전자(도 2의 210)의 빔을 조사하여 반복적으로 스캔한다(1020). 콘택홀(145) 내부에 입사되는 1차 전자(210)의 빔은 콘택홀(145)의 바닥 등과 반응하여 2차 전자(도 2의 250)를 발생시킨다.
발생된 2차 전자(250)는 콘택홀(145)의 외부로 방출된다. 이와 같은 방출되는 2차 전자(250)를 검출부(도 2의 400)에 수집한다(1030). 수집되는 2차 전자(250)는, 앞서 도 9를 참조하여 설명한 바와 같이 게이트 전극(도 2의 130) 등의 하부 물질막의 노출 여부에 따라, 콘택홀(145) 내를 탈출하여 방출되는 정도가 달라진다.
따라서, 이와 같이 검출되는 2차 전자(250)의 양의 변화를 밝기 정도 등의 변수로 1차 전자(210)의 스캔수에 대해서 도시하여 시편의 그래프를 준비한다(1030). 이러한 시편 그래프를 표준 상태, 예컨대, 콘택홀이 오픈된 상태에서 얻어지는 기준 그래프(1040)와 비교하여 콘택홀(145)의 오픈 여부를 판별한다(1050).
즉, 판단의 기준인 기준 그래프는 콘택홀(145)이 완전히 오픈된 상태에서 얻어지는 스캔수 대 밝기 등의 파형이므로, 시편 그래프를 이와 겹치게 하여 시편 그래프의 파형이 기준 그래프로부터 분리되는지의 여부를 확인할 수 있다. 파형의 분리가 발생할 경우, 콘택홀(145)이 오픈되지 않았다고 판단할 수 있다. 또한, 파형이 실질적으로 겹쳐질 때, 콘택홀(145)이 오픈된 것으로 판별할 수 있다.
도 9를 참조하여 다시 설명하면, 시편 그래프에 해당하는 참조 부호 930의 파형이, 기준 그래프에 해당하는 참조 부호 950의 파형에서 분리되는 것을 알 수 있다. 이로부터 참조 부호 930의 파형의 경우 콘택홀(145)이 오픈되지 않은 상태에서 얻어진 것이라는 판별을 내릴 수 있다.
또는, 일정한 스캔수에 대한 밝기의 차이를 비교함으로써 오픈 여부를 판단할 수 있다. 예를 들어, 스캔수 대략 200이하에서, 도 9에서와 같이 콘택홀이 오픈된 상태인 참조 부호 950은(기준 그래프), 콘택홀이 오픈되지 않은 경우인 참조 부호 930(시편 그래프)에 비해 상기한 스캔수 범위 내에서 보다 높은 밝기를 나타낸다. 즉, 분리되는 시편 그래프(930)의 파형이 기준 그래프(950)의 파형에 비해 상측에 위치하게 된다.
따라서, 상기한 스캔수의 범위 내에서 시편 그래프의 피크치가 기준 그래프의 피크치에 비해 높은 값을 나타내면, 콘택홀이 오픈되지 않은 것이라 판단할 수 있다. 한편, 사용되는 기준 스캔수는 반도체 장치의 구조적인 특성 등에 따라 다르므로 반도체 장치마다 기준을 따로 정하여야 한다.
이와 같은 콘택홀의 오픈 여부를 판별하는 방법은 공정 중에 적용되어 인라인으로 콘택홀의 오픈 여부를 판단하는 데 사용될 수 있다. 이와 같은 콘택홀의 오픈 여부의 판단은, 기존의 인라인 SEM(in line Scanning electron Microscope)를 이용한 시각적인 수단으로써의 콘택홀의 오픈 여부 판단에 비해 보다 정량화된 측면을 가진다. 이는, 시각적인 수단에 비해 보다 정확하게 콘택홀의 오픈 여부를 구분할 수 있는 점에 기인한다. 따라서, 후속 공정에서의 배선 연결 불량 등을 보다 더 방지할 수 있다.
한편, 다시 도 9를 참조하면, 도시된 파형들은 전반적으로 스캔수가 증가함에 따라 밝기가 감소함을 급격하게 알 수 있다. 예컨대, 대략 200 정도 이상의 스캔수에서 밝기의 급격한 감소가 시작되고 있다. 이는 게이트 전극의 하부에 개재되는 게이트 절연막의 열화 또는 절연 파괴(breakdown) 등으로 해석될 수 있다. 이에 대해서는 다음의 도 11 및 도 12를 참조하여 보다 상세하게 설명한다.
도 11은 게이트 절연막에 흐르는 누설 전류를 측정한 결과를 개략적으로 나타낸다.
구체적으로, 게이트 절연막에 음의 전압을 인가할 때, 게이트 절연막에 흐르는 누설 전류를 측정하였다. 이때, 누설 전류의 측정은 SILC(Stress Induced Leakage Current)를 측정하는 방법으로 이루어졌다. 게이트 절연막의 두께가 25Å, 30Å 및 50Å일 때의 경우에 대해서 측정하였다. 도 11에서, 높은 스트레스 하에서, 즉, 큰 값의 음의 전압이 가해질 때 절연 파괴에 의해서 전류가 누설되는 것을알 수 있다.
음의 전압을 가하는 것은 본 발명의 실시예에서의 1차 전자의 빔을 게이트 전극에 조사할 때, 전자들이 대전되는 것과 동일한 효과를 의미한다. 따라서, 1차 전자의 스캔수가 증가할수록 높은 값의 음의 전압이 가해지는 경우와 동일하게 해석될 수 있다. 따라서, 스캔수가 증가함에 따라 밝기가 감소하는 것은 상기한 바와 같은 게이트 절연막의 전류 누설 또는 절연 파괴 등에 의한 것이라 유추할 수 있다.
한편, 게이트 절연막의 누설 정도에 영향을 미치는 요소 중의 하나로 게이트 절연막의 열화를 들 수 있다. 게이트 절연막이 열화된 경우에는 게이트 절연막이 열화되지 않는 경우에 비해 보다 낮은 전압 하에서 전류 누설이 발생한다는 것은 자명하다. 따라서, 게이트 절연막이 열화된 경우와 게이트 절연막이 열화되지 않은 경우에서의 스캔수 및 밝기의 상관 관계는 상호 차이를 가질 수 있다.
따라서, 이와 같은 스캔수와 2차 전자의 양, 즉, 밝기와의 연관 관계를 이용하여 게이트 절연막의 열화 정도를 판별하거나 정량화할 수 있다. 이를 위하여 게이트 절연막이 열화된 경우와 게이트 절연막이 열화되지 않은 경우에서의 스캔수에 대한 밝기를 측정 비교하였다.
도 12는 게이트 절연막의 정도 차이에 가지는 시편들에 대한 스캔수에 대한 밝기의 그래프들을 개략적으로 나타낸다.
구체적으로, 게이트 절연막의 열화 정도가 다른 두 시편을 준비하였다. 예를 들어, 도 9에서 설명한 바와 같은 콘택홀을 플라즈마를 이용하여 형성하는 공정을수행하여 게이트 전극이 노출되는 시편들을 준비할 수 있다.
이와 같이 준비된 시편들에 대해서 1차 전자를 반복적으로 스캔하며 방출되는 2차 전자를 검출하였다. 그 결과, 참조 부호 1210의 파형과 참조 부호 1250의 파형과 같은 형태의 상호 다른 파형을 얻을 수 있다. 참조 부호 1210의 파형에서는 참조 부호 1250의 파형에 비해 작은 스캔수에서 밝기가 실질적인 0으로 감쇠되었다. 반면에, 참조 부호 1250의 파형의 경우에는 밝기가 실질적으로 0이 될 때 대응되는 스캔수가 상대적으로 큰 값이었다. 또한, 참조 부호 1210의 파형은 급격한 밝기의 감소를 나타내고 있다. 한편, 도 11을 참조하여 설명한 바와 같이 밝기가 감소하는 것은 전류 누설에 크게 기인하고 있다. 또한, 밝기가 실제로 0이라는 것은 절연 파괴를 의미하여 전류 누설이 크게 발생함을 의미한다.
따라서, 참조 부호 1210의 파형을 나타내는 시편은 참조 부호 1250의 파형을 나타내는 시편에 비해서 전류 누설 또는 절연 파괴 정도가 심하다고 판단될 수 있다. 이는 두 시편들이 동일한 구조, 예컨대, 게이트 절연막 및 게이트 전극의 적층 구조를 가짐을 고려할 때, 참조 부호 1210의 파형을 나타내는 시편의 경우 게이트 절연막이 전단계의 콘택홀을 형성하는 데 이용된 플라즈마 공정에 의해서 열화되었음을 의미한다. 그리고, 이러한 게이트 절연막의 열화 정도는 참조 부호 1250의 파형을 나타내는 시편의 경우에 비해 매우 심각함을 알 수 있다.
이와 같은 논지로부터 플라즈마 공정 등을 전단계 공정으로 수반할 때, 게이트 절연막이 상기한 플라즈마에 의해서 열화되는 정도를, 1차 전자를 반복적으로 스캔하며 2차 전자를 검출함으로써 측정할 수 있다. 예를 들어, 참조 부호 1210의파형의 경우 밝기가 실질적으로 0이 되는 스캔수는 대략 200이다. 반면에 참조 부호 1250의 경우 밝기가 실질적으로 0이 되는 스캔수는 대략 400이다. 따라서, 참조 부호 1250의 경우가 참조 부호 1210에 비해 게이트 절연막의 열화의 관점에서 보다 양호하다고 판단할 수 있다.
제4실시예
상기한 바와 같은 논지에서 1차 전자의 빔을 반복하여 스캔하며 방출되는 2차 전자를 검출함으로써, 플라즈마 등에 의한 게이트 절연막의 열화 정도를 판별할 수 있음을 알 수 있다. 예를 들어, 다음의 도 13에 도시된 공정 흐름을 이용하여 게이트 절연막의 열화 정도를 인라인 방법으로 공정 도중에도 판별할 수 있다.
도 13은 게이트 절연막의 열화 정도를 판별하는 방법의 공정 흐름을 개략적으로 나타낸다.
구체적으로, 플라즈마 공정이 수행된 물질막의 하부에 게이트 절연막을 가지는 웨이퍼를 도입한다(1310). 예를 들어, 게이트 절연막(도 2의 120) 상에 게이트 전극(도 2의 130)을 노출하는 콘택홀을 가지는 절연막 패턴(도 2의 140)이 형성된 웨이퍼를 도입한다.
이후에, 물질막의 일정 영역, 예컨대, 콘택홀(145) 내부에 1차 전자(도 2의 210)의 빔을 조사하여 반복적으로 스캔하며, 방출되는 2차 전자(도 2의 250)를 검출부(도 2의 400)에서 수집한다(1320). 수집되는 2차 전자(250)는, 앞서 도 12를 참조하여 설명한 바와 같이 게이트 절연막(120)의 플라즈마에 의한 열화 정도에 따라 방출되어 검출되는 정도가 달라진다. 따라서, 수집되는 2차 전자(250)의 양의변화를 스캔수에 따라 표시하여 시편 그래프를 준비한다(1330).
상기한 플라즈마 공정에 의해서 콘택홀 내에 전하가 대전되면, 게이트 절연막(120)은 이러한 전하 대전에 의해서 과도한 양의 전압이 인가된 것과 같은 영향을 받게 된다. 따라서, 게이트 절연막(120)은 상기 전압의 지속적인 영향하에서 열화될 수 있다. 이러한 열화 정도는 일반적으로 공정 진행 중에는 파악하기 힘들다.
그러나, 본 발명의 실시예에서는 도 12에 도시된 바와 같이 검출되는 2차 전자의 양의 변화를 밝기 등으로 스캔수에 대해서 도시한 후, 기준 그래프에 대해서 비교함으로써 게이트 절연막(130)의 열화 정도를 측정할 수 있다. 따라서, 게이트 절연막(130)이 열화되지 않음 표준 상태에서 수집되는 2차 전자의 그래프를 기준 그래프로 준비한다(1340).
이후에, 기준 그래프와 시편 그래프를 비교하여 게이트 절연막(130)의 열화 정도를 판별한다(1350). 예를 들어, 도 12의 참조 부호 1250의 파형은 열화되지 않은 게이트 절연막에 대한 파형, 즉, 기준 그래프의 파형으로 파악될 수 있으며, 참조 부호 1210의 파형은 열화된 게이트 절연막에 대한 파형, 즉, 시편 그래프로 파악될 수 있다. 기준 그래프(1250)에 대한 시편 그래프(1210)의 파형이 매우 다르므로, 시편 그래프(1250)에서는 열화가 발생된 상태를 의미하게 된다.
이와 같은 전체 파형을 표준 상태의 파형과 비교하는 방법 외에, 밝기의 최대 피크점의 스캔수를 각기 비교하는 방법으로 게이트 절연막의 열화 정도를 측정할 수 있다. 도 12의 참조 부호 1210의 파형은 스캔수가 대략 10이하에서 피크점이 도시되나, 참조 부호 1250의 파형에서는 대략 100 정도의 스캔수에서 피크점이 나타난다. 따라서, 대략 100회 정도의 스캔을 통해서 최대 피크점에 대응되는 스캔수를 비교함으로써 정량적으로 열화 정도를 판단할 수 있다. 즉, 100회 이하에서 최대 피크점이 나타나는 시편 그래프는 게이트 절연막의 열화가 발생한 경우라고 판별할 수 있다. 또는 일정한 스캔수에 대한 밝기의 크기를 비교함으로써 게이트 절연막의 열화 정도를 판별할 수 있다.
또는, 밝기가 실질적으로 0이 되는 지점의 스캔수를 비교함으로써 열화 정도를 정량적으로 비교할 수 있다. 예를 들어, 도 12의 참조 부호 1210의 파형은 대략 200의 스캔수에서 실질적으로 0의 밝기가 나타나나, 참조 부호 1250의 파형은 대략 400의 스캔수에서 실질적으로 0의 밝기가 나타난다. 따라서, 참조 부호 1250의 파형을 양호한 상태의 그래프, 즉, 기준 그래프에 해당하므로, 대략 400 이하, 특히, 대략 200 정도의 스캔수에서 시편 그래프의 파형의 실질적인 밝기가 0으로 감소하면 게이트 절연막이 심각하게 열화된 것으로 판단할 수 있다.
이때, 사용되는 스캔수의 범위 또는 표준 상태 등은 반도체 장치의 구조적인 특성 등에 따라 다르므로 반도체 장치마다 기준을 따로 정하여야 한다.
한편, 게이트 절연막의 열화 또는 절연 파괴가 시작될 때의 1차 전자의 빔의 스캔수는 다음과 같이 예측될 수 있다. 예를 들어, 1차 전자의 빔의 스캔 중에서의 전자의 전류 밀도를 Je(A/㎠)이라 하면, 콘택홀의 바닥에 전하 대전되는 전자의 총량 Q = Je· π · a2· t1 · N · (1-c)으로 계산될 수 있다. 이때, a는 콘택홀의 바닥의 반경이며, c는 2차 전자 방출 계수(secondary electron emissioncoefficient)이다. N은 스캔수이다. t1은 스캔되는 동안의 시간이다.
특정한 산화막(예컨대, 실리콘 이산화막)의 열화가 시작되는 전기장은 대략 16MV/㎝이고 이는 전하 밀도로 5.44×10-6C/㎠이다. Je가 대략 35A/㎠으로 주어지고, t1이 대략 10nsec으로 주어진다면, c는 대략 0.9이므로, 열화를 시작하는 스캔수는 대략 155 정도이다. 따라서, 도 12에 도시된 결과에 이를 적용하면, 참조 부호 1210은 대략 100 이하에서 열화가 시작되고 있으므로, 게이트 절연막의 심하게 열화되어 그 질이 매우 나빠졌음을 알 수 있다.
또한, 도 12 및 도 9 등에서 밝기의 피크점에 대응되는 스캔수, 즉, 지연 시간(τ)을 알면 윗식으로부터 전하 대전된 이온의 양을 계산할 수 있다. 즉, Je· π · a2· τ · N · (1-c)으로 전하 대전된 이온의 양이 계산된다. 이때, t1은 τ를 측정할 수 있을 정도로 충분히 작아야 하며, 스캔 간의 시간이 t2는 2차 전자를 측정하기에 충분하여야 하며 또한 대전된 전자들이 방전되기에 충분히 작은 시간이어야 한다.
상술한 바와 같은 방법에 의해서 전하 대전된 이온의 양 또는 게이트 절연막이 열화되는 정도를 정량화할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 1차 전자의 빔을 반복적으로 스캔하며, 방출되는 2차 전자의 양의 변화를 측정함으로써, 플라즈마 공정에 의해서 패턴 등에 유기되는 전하 대전 정도를 판별할 수 있다. 또한, 이를 이용하여 콘택홀의 오픈 여부를 판별할 수 있다. 더하여, 플라즈마 공정에 의해서 게이트 절연막이 데미지를 입어 열화되는 정도를 판별할 수 있다. 이에 따라, 플라즈마 공정 이후의 후속 공정에 대한 신뢰성을 확보할 수 있다.

Claims (20)

  1. 플라즈마 공정이 수행된 표면을 가지는 웨이퍼;
    상기 웨이퍼의 표면의 일정 영역을 반복하여 스캔하며 상기 일정 영역의 표면에 입사될 1차 전자의 빔을 발생하는 전자 빔 발생부;
    상기 웨이퍼의 표면 상에 일정 간격 이격되어 도입되어 상기 1차 전자 빔과 상기 웨이퍼의 표면과의 반응에서 발생하여 상기 웨이퍼의 표면 외부로 방출되는 2차 전자를 수집하는 검출부; 및
    상기 1차 전자 빔의 스캔 수에 대한 상기 검출부에서 수집되는 상기 2차 전자의 양의 변화로부터 상기 플라즈마 공정에서 사용된 플라즈마에 의해서 상기 웨이퍼의 표면에 유기되어 있는 전하 대전의 정도를 판별하는 판별부를 포함하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 장치.
  2. 제1항에 있어서, 상기 전자 빔 발생부는
    상기 1차 전자의 빔의 스캔을 펄스 형태로 반복하여 상기 스캔수가 구분되게 순차적으로 세어지도록 하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 장치.
  3. 제1항에 있어서, 상기 판별부는
    상기 1차 전자의 스캔수에 대한 상기 검출부에서 수집되는 2차 전자의 양의 변화를 상기 2차 전자의 양에 비례하는 밝기의 그래프로 도시하여 시편 그래프를 준비하고,
    상기 시편 그래프의 파형을 미리 설정되어 도입되는 기준 그래프의 파형과 비교함으로써 상기 전하 대전의 정도를 판별하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 장치.
  4. 플라즈마 공정이 수행된 표면을 가지는 웨이퍼를 도입하는 단계;
    상기 웨이퍼의 표면의 일정 영역에 1차 전자의 빔을 반복하여 스캔하며 상기 일정 영역의 표면에 상기 1차 전자의 빔을 입사시켜 상기 1차 전자 빔과 상기 웨이퍼의 표면과의 반응으로부터 2차 전자를 발생시키고 상기 웨이퍼의 표면 외부로 방출되는 2차 전자를 수집하는 단계; 및
    상기 1차 전자 빔의 스캔 수에 대한 상기 수집되는 상기 2차 전자의 양의 변화로부터 상기 플라즈마 공정에서 사용된 플라즈마에 의해서 상기 웨이퍼의 표면에 유기되어 있는 전하 대전의 정도를 판별하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법.
  5. 제4항에 있어서, 상기 1차 전자의 빔을 반복하여 스캔하는 단계는
    상기 1차 전자의 빔의 스캔을 펄스 형태로 반복하여 상기 스캔수가 구분되게 순차적으로 세어지도록 하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법.
  6. 제4항에 있어서, 상기 판별하는 단계는
    상기 수집되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 시편 그래프를 준비하는 단계;
    상기 1차 전자에 의해서 유기된 전하 대전을 제거한 표준 상태에서 검출되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 기준 그래프를 준비하는 단계; 및
    상기 기준 그래프의 파형에 대해 상기 시편 그래프의 파형을 비교함으로써 상기 전하 대전의 정도를 판별하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법.
  7. 제6항에 있어서, 상기 판별하는 단계는
    상기 시편 그래프의 최대 피크점에 대응되는 스캔수를
    상기 기준 그래프의 최대 피크점에 대응되는 스캔수에 비교하여 상기 시편 그래프의 상기 스캔수가 상기 기준 그래프의 상기 스캔수에 비해 큰 정도로부터 상기 전하 대전의 정도를 정량화하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법.
  8. 제6항에 있어서, 상기 판별하는 단계는
    상기 시편 그래프의 최대 피크치를
    상기 기준 그래프의 최대 피크치와 비교하여 상기 시편 그래프의 최대 피크치가 상기 기준 그래프의 최대 피크치에 비해 작은 정도로부터 상기 전하 대전의 정도를 정량화하는 것을 특징으로 하는 반도체 장치 제조에 사용되는 플라즈마에 의해서 유기되는 전하 대전 정도를 판별하는 방법.
  9. 플라즈마 공정에 의해서 하부의 도전막을 노출하는 콘택홀이 형성된 절연막 패턴을 표면 상에 가지는 웨이퍼를 도입하는 단계;
    상기 콘택홀의 내부를 1차 전자의 빔을 반복하여 스캔하여 상기 1차 전자 빔과 상기 콘택홀의 내부의 표면과의 반응에서 발생하여 상기 콘택홀의 외부로 방출되는 2차 전자를 수집하는 단계; 및
    상기 수집되는 상기 2차 전자의 양의 변화로부터 상기 콘택홀이 상기 하부의 도전막의 표면을 노출하는 지의 여부를 판별하는 단계를 포함하는 것을 특징으로 하는 플라즈마를 사용하여 형성된 반도체 장치의 콘택홀의 오픈 여부를 판별하는 방법.
  10. 제9항에 있어서, 상기 하부의 도전막은
    상기 게이트 절연막을 개재하는 게이트 전극인 것을 특징으로 하는 플라즈마를 사용하여 형성된 반도체 장치의 콘택홀의 오픈 여부를 판별하는 방법.
  11. 제9항에 있어서, 상기 1차 전자의 빔을 반복하여 스캔하는 단계는
    상기 1차 전자의 빔의 스캔을 펄스 형태로 반복하여 상기 스캔수가 구분되게 순차적으로 세어지도록 하는 것을 특징으로 하는 플라즈마를 사용하여 형성된 반도체 장치의 콘택홀의 오픈 여부를 판별하는 방법.
  12. 제9항에 있어서, 상기 판별하는 단계는
    상기 수집되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대에 대해서 도시한 시편 그래프를 준비하는 단계;
    상기 콘택홀이 오픈된 표준 상태에서 검출되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 기준 그래프를 준비하는 단계; 및
    상기 기준 그래프의 파형에 대해서 상기 시편 그래프의 파형을 비교함으로써 상기 콘택홀의 오픈 여부를 판별하는 단계를 포함하는 것을 특징으로 하는 플라즈마를 사용하여 형성된 반도체 장치의 콘택홀의 오픈 여부를 판별하는 방법.
  13. 제12항에 있어서, 상기 판별하는 단계는
    상기 시편 그래프의 파형이 상기 기준 그래프의 파형과 겹쳐질 때 상기 콘택홀이 오픈된 것으로 판별하고,
    상기 시편 그래프의 파형이 상기 기준 그래프의 파형에서 분리될 때 상기 콘택홀이 오픈되지 않은 것으로 판별하는 것을 특징으로 하는 플라즈마를 사용하여 형성된 반도체 장치의 콘택홀의 오픈 여부를 판별하는 방법.
  14. 제12항에 있어서, 상기 판별하는 단계는
    대략 200 이하의 스캔수의 범위 내에서 상기 시편 그래프의 파형이 상기 기준 그래프의 파형의 상측으로 분리될 때 상기 콘택홀이 오픈되지 않은 것으로 판별하는 것을 특징으로 하는 플라즈마를 사용하여 형성된 반도체 장치의 콘택홀의 오픈 여부를 판별하는 방법.
  15. 플라즈마 공정이 수행된 물질막의 하부에 형성된 게이트 절연막을 가지는 웨이퍼를 도입하는 단계;
    상기 물질막의 일정 영역에 1차 전자의 빔을 반복하여 스캔하여 상기 1차 전자 빔과 상기 물질막의 표면과의 반응에서 발생하여 상기 물질막의 외부로 방출되는 2차 전자를 수집하는 단계; 및
    상기 수집되는 상기 2차 전자의 양의 변화로부터 상기 플라즈마 공정에 의해서 상기 게이트 절연막이 열화된 정도를 판별하는 단계를 포함하는 것을 특징으로 하는 플라즈마 공정 이후에 반도체 장치의 게이트 절연막의 열화 정도를 판별하는 방법.
  16. 제15항에 있어서, 상기 1차 전자의 빔을 반복하여 스캔하는 단계는
    상기 1차 전자의 빔의 스캔을 펄스 형태로 반복하여 상기 스캔수가 구분되게 순차적으로 세어지도록 하는 것을 특징으로 하는 플라즈마 공정 이후에 반도체 장치의 게이트 절연막의 열화 정도를 판별하는 방법.
  17. 제15항에 있어서, 상기 판별하는 단계는
    상기 수집되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 시편 그래프를 준비하는 단계;
    상기 게이트 절연막이 열화되지 않은 표준 상태에서 검출되는 2차 전자의 양의 변화를 상기 1차 전자의 스캔수에 대해서 도시한 기준 그래프를 준비하는 단계; 및
    상기 기준 그래프의 파형에 대해 상기 시편 그래프의 파형을 비교함으로써 상기 게이트 절연막의 열화 정도를 판별하는 단계를 포함하는 것을 특징으로 하는 플라즈마 공정 이후에 반도체 장치의 게이트 절연막의 열화 정도를 판별하는 방법.
  18. 제17항에 있어서, 상기 판별하는 단계는
    상기 시편 그래프의 최대 피크점에 대응하는 스캔수를
    상기 기준 그래프의 최대 피크점에 대응하는 스캔수에 비교하여 상기 시편 그래프의 상기 스캔수가 상기 기준 그래프의 상기 스캔수에 비해 큰 정도로부터 상기 게이트 절연막의 열화 정도를 정량화하는 것을 특징으로 하는 플라즈마 공정 이후에 반도체 장치의 게이트 절연막의 열화 정도를 판별하는 방법.
  19. 제17항에 있어서, 상기 판별하는 단계는
    상기 시편 그래프의 최대 피크치를
    상기 기준 그래프의 최대 피크치와 비교하여 상기 시편 그래프의 최대 피크치가 상기 기준 그래프의 최대 피크치에 비해 작은 정도로부터 상기 게이트 절연막의 열화 정도를 정량화하는 것을 특징으로 하는 플라즈마 공정 이후에 반도체 장치의 게이트 절연막의 열화 정도를 판별하는 방법.
  20. 제17항에 있어서, 상기 판별하는 단계는
    상기 시편 그래프의 피크치가 실질적으로 0으로 감소하는 스캔수를
    상기 기준 그래프의 피크치가 실질적으로 0으로 감소하는 스캔수와 비교하여 상기 시편 그래프의 상기 스캔수에 비해 작은 정도로부터 상기 게이트 절연막의 열화 정도를 정량화하는 것을 특징으로 하는 플라즈마 공정 이후에 반도체 장치의 게이트 절연막의 열화 정도를 판별하는 방법.
KR1019990033858A 1999-08-17 1999-08-17 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치 KR100327337B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990033858A KR100327337B1 (ko) 1999-08-17 1999-08-17 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치
JP2000246501A JP4107791B2 (ja) 1999-08-17 2000-08-15 半導体装置の製造において使われるプラズマによって誘起される電荷帯電程度を判別する方法およびこれに用いられる判別装置
US09/640,088 US6657192B1 (en) 1999-08-17 2000-08-17 Method of determining degree of charge-up induced by plasma used for manufacturing semiconductor device and apparatus therefor
US10/673,581 US7145140B2 (en) 1999-08-17 2003-09-30 Method of determining whether a conductive layer of a semiconductor device is exposed through a contact hold

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033858A KR100327337B1 (ko) 1999-08-17 1999-08-17 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치

Publications (2)

Publication Number Publication Date
KR20010018057A KR20010018057A (ko) 2001-03-05
KR100327337B1 true KR100327337B1 (ko) 2002-03-06

Family

ID=19607477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033858A KR100327337B1 (ko) 1999-08-17 1999-08-17 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치

Country Status (3)

Country Link
US (2) US6657192B1 (ko)
JP (1) JP4107791B2 (ko)
KR (1) KR100327337B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327337B1 (ko) * 1999-08-17 2002-03-06 윤종용 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치
CA2316610A1 (en) * 2000-08-21 2002-02-21 Finn Uredenhagen System and method for interpolating a target image from a source image
JP3823073B2 (ja) * 2002-06-21 2006-09-20 株式会社日立ハイテクノロジーズ 電子線を用いた検査方法及び検査装置
KR100490837B1 (ko) * 2002-10-10 2005-05-19 동부아남반도체 주식회사 반도체 칩의 ｇｏｉ 데미지를 검출하기 위한 장치
US7239148B2 (en) 2003-12-04 2007-07-03 Ricoh Company, Ltd. Method and device for measuring surface potential distribution
JP4608272B2 (ja) * 2004-09-17 2011-01-12 株式会社リコー 耐絶縁性測定方法および装置および潜像担持体評価方法
JP4144035B2 (ja) * 2003-12-24 2008-09-03 株式会社島津製作所 Ｔｆｔアレイ検査装置
US20090195251A1 (en) * 2007-11-05 2009-08-06 Darnet Mathieu Apparatus, system and method for receiving a vertical component of a signal and for determining a resistivity of a region below a geologic surface for hydrocarbon exploration
JP5428450B2 (ja) 2009-03-30 2014-02-26 ソニー株式会社 イオン照射ダメージの予測方法とイオン照射ダメージのシミュレータ、およびイオン照射装置とイオン照射方法
KR20140028701A (ko) * 2012-08-30 2014-03-10 삼성전자주식회사 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비
US9805910B1 (en) * 2015-03-14 2017-10-31 Kla-Tencor Corporation Automated SEM nanoprobe tool
JP7285728B2 (ja) 2019-08-07 2023-06-02 株式会社日立ハイテク 電気特性を導出するシステム及び非一時的コンピューター可読媒体
WO2024029060A1 (ja) * 2022-08-05 2024-02-08 株式会社日立ハイテク 試料測定装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902631A (en) * 1988-10-28 1990-02-20 At&T Bell Laboratories Monitoring the fabrication of semiconductor devices by photon induced electron emission
JPH08111397A (ja) * 1994-10-07 1996-04-30 Hitachi Ltd プラズマ処理方法およびその装置
US5572038A (en) * 1993-05-07 1996-11-05 Varian Associates, Inc. Charge monitor for high potential pulse current dose measurement apparatus and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193352A (ja) * 1986-02-19 1987-08-25 Toshiba Corp デ−タ伝送装置
US4745360A (en) * 1986-05-01 1988-05-17 North American Phillips Corporation, Signetics Division Electron-beam probe system utilizing test device having interdigitated conductive pattern and associated method of using the test device
JPH0191431A (ja) * 1987-04-16 1989-04-11 Sumitomo Eaton Noba Kk イオン打ち込み装置におけるウエハ帯電量検知装置
GB2247345B (en) * 1990-07-05 1995-04-05 Haroon Ahmed Integrated circuit structure analysis
US5594245A (en) * 1990-10-12 1997-01-14 Hitachi, Ltd. Scanning electron microscope and method for dimension measuring by using the same
JPH0513037A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd 荷電粒子ビーム装置及びその制御方法
EP0604011A1 (en) * 1992-12-23 1994-06-29 Advanced Micro Devices, Inc. Ion implantation apparatus and method
US5523694A (en) * 1994-04-08 1996-06-04 Cole, Jr.; Edward I. Integrated circuit failure analysis by low-energy charge-induced voltage alteration
US5817533A (en) * 1996-07-29 1998-10-06 Fujitsu Limited High-yield methods of fabricating large substrate capacitors
KR100544222B1 (ko) * 1997-01-13 2006-04-28 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼의 결함을 검출하는 방법 및 장치
US6066849A (en) * 1997-01-16 2000-05-23 Kla Tencor Scanning electron beam microscope
JP3356056B2 (ja) * 1998-05-15 2002-12-09 日本電気株式会社 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法
US6232787B1 (en) * 1999-01-08 2001-05-15 Schlumberger Technologies, Inc. Microstructure defect detection
KR100327337B1 (ko) * 1999-08-17 2002-03-06 윤종용 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치
JP4015352B2 (ja) * 2000-02-22 2007-11-28 株式会社日立製作所 荷電粒子ビームを用いた検査方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902631A (en) * 1988-10-28 1990-02-20 At&T Bell Laboratories Monitoring the fabrication of semiconductor devices by photon induced electron emission
US5572038A (en) * 1993-05-07 1996-11-05 Varian Associates, Inc. Charge monitor for high potential pulse current dose measurement apparatus and method
JPH08111397A (ja) * 1994-10-07 1996-04-30 Hitachi Ltd プラズマ処理方法およびその装置

Also Published As

Publication number Publication date
US6657192B1 (en) 2003-12-02
JP4107791B2 (ja) 2008-06-25
JP2001093892A (ja) 2001-04-06
US20040061052A1 (en) 2004-04-01
KR20010018057A (ko) 2001-03-05
US7145140B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
KR100327337B1 (ko) 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
US6847038B2 (en) Scanning electron microscope
EP1271603B1 (en) Scanning electron microscope
US7602197B2 (en) High current electron beam inspection
JP4093662B2 (ja) 走査形電子顕微鏡
JP4914180B2 (ja) 時定数測定機能を搭載した走査型電子顕微鏡
US11328897B2 (en) Charged particle beam device
KR20050018638A (ko) 컨택 홀 제조의 모니터링
JP2006054094A (ja) 走査型電子顕微鏡
WO2013145924A1 (ja) 走査電子顕微鏡
US20060028218A1 (en) Inspection method and apparatus for circuit pattern
JP4728361B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP5074262B2 (ja) 帯電電位測定方法、及び荷電粒子顕微鏡
Hartig et al. Material contrast based inline metrology: Process verification and control using back scattered electron imaging on CD-SEM
JP4658783B2 (ja) 試料像形成方法
JP2005191017A (ja) 走査型電子顕微鏡
US7205539B1 (en) Sample charging control in charged-particle systems
JP4147233B2 (ja) 電子線装置
Matsui et al. Evaluation of damage induced by electron-beam irradiation to MOS gate pattern and method for damage-free inspection
DUBBELDAM Advances in voltage-contrast detectors in scanning electron microscopes
Matsui et al. Dielectric-thickness dependence of damage induced by electron-beam irradiation of MNOS gate pattern
Tileli Progress towards critical dimension low vacuum scanning electron microscopy
JPH0648704B2 (ja) 電子デバイスの試験方法および試験装置
JPWO2011046216A1 (ja) 電子顕微鏡

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee