KR20140028701A - 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비 - Google Patents

반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비 Download PDF

Info

Publication number
KR20140028701A
KR20140028701A KR1020120095593A KR20120095593A KR20140028701A KR 20140028701 A KR20140028701 A KR 20140028701A KR 1020120095593 A KR1020120095593 A KR 1020120095593A KR 20120095593 A KR20120095593 A KR 20120095593A KR 20140028701 A KR20140028701 A KR 20140028701A
Authority
KR
South Korea
Prior art keywords
electron
pattern
time
detection
amount
Prior art date
Application number
KR1020120095593A
Other languages
English (en)
Inventor
박미라
손영훈
양유신
이상길
정용덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120095593A priority Critical patent/KR20140028701A/ko
Priority to US14/015,204 priority patent/US9267903B2/en
Publication of KR20140028701A publication Critical patent/KR20140028701A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2803—Scanning microscopes characterised by the imaging method
    • H01J2237/2806—Secondary charged particle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

반도체 검사 방법과 이에 사용되는 반도체 검사 장비를 제공한다. 이 방법은 기준 패턴의 기준 전자 소멸 시간(reference electron decay time)을 획득하는 것, 검출 대상 패턴에 2차 전자량을 검출하는 검출 동작을 N 회 수행하는 것 (N ≥ 2), 상기 각 검출 동작은 상기 검출 대상 패턴에 전자빔을 조사하는 것 및 상기 전자빔의 차단부터 상기 기준 전자 소멸 시간 후에 상기 검출 대상 패턴으로부터 2차 전자량을 검출하는 것을 포함하는 것, 및 상기 검출된 N개의 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정하는 것을 포함할 수 있다.

Description

반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비{METHODS OF INSPECTING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR INSPECTING APPARATUSES}
본 발명은 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비에 관한 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자들은 전자 산업에서 중요한 요소로 각광 받고 있다. 각 반도체 소자는 다양한 패턴들로 구성될 수 있으며, 상기 다양한 패턴들은 증착 공정, 포토리소그라피 공정, 식각 공정, 및 이온 주입 공정 등과 같은 다양한 제조 공정들에 의해 형성될 수 있다.
제조 공정들을 수행한 후에, 검사 공정을 수행하여 반도체 소자를 구성하는 상기 패턴들의 불량 여부를 판별할 수 있다. 이러한 검사 공정을 통하여 상기 제조 공정들의 조건들을 최적화할 수 있으며, 반도체 소자들의 불량 여부를 조기에 확인할 수 있다.
반도체 소자의 고집적화 경향에 따라 상기 반도체 소자의 패턴들은 더욱 미세화되고 있으며, 미세화된 패턴들을 검사할 수 있는 보다 높은 신뢰성의 반도체 검사 방법 및 반도체 검사 장비가 요구되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 검사 신뢰성을 향상시킬 수 있는 반도체 소자의 검사 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 검사 신뢰성을 향상시킬 수 있는 반도체 검사 장비를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술된 기술적 과제들을 해결하기 위한 반도체 검사 방법을 제공한다. 이 방법은 기준 패턴의 기준 전자 소멸 시간(reference electron decay time)을 획득하는 것; 검출 대상 패턴에 2차 전자량을 검출하는 검출 동작을 N 회 수행하되 (N ≥ 2), 상기 각 검출 동작은 상기 검출 대상 패턴에 전자빔을 조사하는 것, 및 상기 전자빔의 차단부터 상기 기준 전자 소멸 시간 후에 상기 검출 대상 패턴으로부터 2차 전자량을 검출하는 것을 포함하고; 및 상기 검출된 N개의 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정하는 것을 포함할 수 있다.
일 실시예에서, 상기 방법은 상기 검출 대상 패턴의 전자 소멸 시간을 획득하는 것을 더 포함할 수 있다. 상기 검출 대상 패턴의 상기 전자 소멸 시간은 상기 기준 패턴의 상기 기준 전자 소멸 시간 보다 클 수 있다. 상기 각 검출 동작에서, 상기 검출 대상 패턴으로부터 2차 전자량은 상기 검출 대상 패턴의 상기 전자 소멸 시간 전에 수행될 수 있다.
일 실시예에서, 상기 N회의 검출 동작들에서 i번째 검출 동작(N-1 ≥ i ≥1)과 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴의 상기 전자 소멸 시간에서 전자빔의 차단으로부터 상기 검출 대상 패턴의 2차 전자량을 검출한 시점까지의 시간을 뺀 값 보다 작을 수 있다.
일 실시예에서, 상기 각 검출 동작에서 상기 검출 대상 패턴의 2차 전자량은 상기 기준 전자 소멸 시간 직후에 검출될 수 있으며, 상기 N회의 검출 동작들에서 상기 i번째 검출 동작과 상기 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴의 전자 소멸 시간에서 상기 기준 전자 소멸 시간을 뺀 값 보다 작을 수 있다.
일 실시예에서, 상기 기준 패턴의 상기 기준 전자 소멸 시간을 획득하는 것은, 상기 기준 패턴에 전자빔을 조사하는 것; 상기 전자빔을 차단하는 것; 및 상기 기준 패턴의 조사와 함께 상기 기준 패턴의 2차 전자량을 실시간으로 계속 검출하는 것을 포함할 수 있다.
일 실시예에서, 상기 기준 전자 소멸 시간은 상기 전자빔의 차단 직후부터 상기 기준 패턴의 2차 전자량의 변화량이 실질적으로 0(zero)이 되는 시점까지의 시간일 수 있다.
일 실시예에서, 상기 검출 대상 패턴의 상기 전자 소멸 시간을 획득하는 것은, 상기 검출 대상 패턴에 전자빔을 조사하는 것; 상기 전자빔을 차단하는 것; 및 상기 전자빔의 조사와 함께 상기 검출 대상 패턴의 2차 전자량을 실시간으로 계속 검출하는 것을 포함할 수 있다.
일 실시예에서, 상기 검출 대상 패턴의 상기 전자 소멸 시간은 상기 전자빔의 차단 직후부터 상기 검출 대상 패턴의 2차 전자량의 변화량이 실질적으로 0(zero)이 되는 시점까지의 시간일 수 있다.
일 실시예에서, 상기 기준 패턴은 그 아래의 하부 도전 패턴과 연결될 수 있으며, 상기 검출 대상 패턴은 그 아래의 하부 도전 패턴과 연결되지 않을 수 있다.
일 실시예에서, 상기 기준 패턴은 오픈 콘택홀(opened contact hole) 또는 상기 오픈 콘택홀 내에 배치된 콘택 플러그일 수 있으며, 상기 검출 대상 패턴은 낫-오픈 콘택홀(not-opened contact hole) 또는 상기 낫-오픈 콘택홀 내에 배치된 콘택 플러그일 수 있다.
일 실시예에서, 상기 검출 대상 패턴에 상기 검출 동작을 상기 N회 수행하는 것은, 복수의 픽셀 영역들을 갖는 프레임 영역을 포함하는 기판을 준비하되, 상기 픽셀 영역들 중에 하나는 적어도 상기 검출 대상 패턴을 포함하고; 및 첫번째 픽셀 영역으로부터 마지막 픽셀 영역까지 상기 복수의 픽셀 영역들에 각각 수행되는 복수의 검출 동작을 포함하는 스캔 프로세스를 상기 N회 수행하는 것을 포함할 수 있다. 이 경우에, 상기 각 검출 동작은, 상기 각 픽셀 영역에 전자빔을 조사하는 것; 상기 전자빔을 차단하는 것; 및 상기 전자빔의 차단으로부터 상기 기준 전자 소멸 시간 직후에 상기 각 픽셀 영역으로부터 2차 전자량을 검출하는 것을 포함할 수 있다.
일 실시예에서, 상기 검출 대상 패턴을 포함하는 상기 픽셀 영역에 수행되는 i번째 스캔 프로세스(N-1 ≥ i ≥1)의 검출 동작과 i+1번째 스캔 프로세스의 검출 동작 사이의 시간은 상기 검출 대상 패턴의 전자 소멸 시간에서 상기 기준 전자 소멸 시간을 뺀 값 보다 작을 수 있다. 상기 검출 대상 패턴의 상기 전자 소멸 시간은 상기 검출 대상 패턴에 조사되는 전자빔의 차단 직후부터 상기 검출 대상 패턴의 2차 전자량의 변화량이 실질적으로 0 이 되는 시점까지의 시간일 수 있다.
일 실시예에서, 상기 검출 대상 패턴의 상기 픽셀 영역에 수행되는 상기 i번째 스캔 프로세스의 검출 동작과 상기 i+1번째 스캔 프로세스의 검출 동작 사이의 시간은 프레임 이동 시간, 상기 전자빔의 조사 시간에 상기 프레임 영역 내 상기 픽셀 영역들의 개수를 곱한 시간, 및 상기 기준 전자 소멸 시간에 상기 픽셀 영역들의 상기 개수를 곱한 시간을 포함할 수 있다. 상기 프레임 이동 시간은 상기 i번째 스캔 프로세서의 상기 검출 대상 패턴의 상기 픽셀 영역으로부터 상기 i+1번째 프로세스의 상기 검출 대상 패턴의 상기 픽셀 영역까지 이동되는 시간에 해당할 수 있다.
일 실시예에서, 평면적 관점에서 상기 복수의 픽셀 영역들은 상기 프레임 영역 내에서 행들 및 열들을 따라 2차원적으로 배열될 수 있다.
일 실시예에서, 평면적 관점에서 상기 복수의 픽셀 영역들은 상기 프레임 영역 내에서 일 방향으로 배열되어 하나의 행을 이룰 수 있다.
일 실시예에서, 상기 N회의 상기 검출 동작들에서 i+1번째 검출 동작(N-1 ≥ i ≥1)은 i번째 검출 동작 직후에 수행될 수 있다.
일 실시예에서, 상기 최대 2차 전자량이 획득된 상기 검출 동작을 판정한 후에, 상기 방법은 상기 판정된 검출 동작의 조건을 이용하여 양산 기판을 검사하는 것을 더 포함할 수 있다. 상기 판정된 검출 동작은 상기 N회의 검출 동작들 중에 M (N ≥ M ≥ 2)번째 수행될 수 있으며, 상기 양산 기판을 검사하는 것은, 상기 양산 기판의 패턴에 상기 검출 동작을 M회 수행하는 것을 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위한 반도체 검사 장비를 제공한다. 일 양태에 따른 반도체 검사 장비는 기판이 로딩되는 스테이지; 기판의 검출 대상 패턴에 검출 동작을 N회 수행하는 검사 헤드, 상기 검사 헤드는 상기 각 검출 동작에서 상기 검출 대상 패턴에 전자빔을 조사하는 전자빔 조사부, 및 상기 각 검출 동작에서 기준 패턴의 기준 전자 소멸 시간 후에 상기 검출 대상 패턴으로부터 2차 전자량을 검출하는 검출기를 포함하는 것; 및 상기 검출된 N개의 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정하는 제어기를 포함할 수 있다.
일 실시예에서, 상기 기준 전자 소멸 시간은 상기 기준 패턴에 조사되는 전자빔을 차단한 직후부터 상기 기준 패턴의 2차 전자량의 변화량이 실질적으로 0 이 되는 시점까지의 시간일 수 있다.
일 실시예에서, 상기 각 검출 동작에서, 상기 검출기는 상기 검출 대상 패턴의 전자 소멸 시간 전에 상기 검출 대상 패턴으로부터 2차 전자량을 검출할 수 있으며, 상기 검출 대상 패턴의 전자 소멸 시간은 상기 기준 패턴의 상기 기준 전자 소멸 시간 보다 클 수 있다.
일 실시예에서, 상기 검출기는 상기 각 검출 동작에서 상기 검출 대상 패턴의 2차 전자량을 상기 기준 전자 소멸 시간 직후에 검출할 수 있다. 이 경우에, 상기 N회의 검출 동작들에서 i번째 검출 동작(N-1 ≥ i ≥1)과 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴의 전자 소멸 시간에서 상기 기준 전자 소멸 시간을 뺀 값 보다 작을 수 있다.
일 실시예에서, 상기 기판은 복수의 픽셀 영역들을 갖는 프레임 영역을 포함할 수 있으며, 상기 복수의 픽셀 영역들 중에서 하나는 상기 검출 대상 패턴을 포함할 수 있다. 상기 검사 헤드는 스캔 프로세스를 상기 N회 수행할 수 있으며, 상기 각 스캔 프로세스는 첫번째 픽셀 영역으로부터 마지막 픽셀 영역까지 상기 복수의 픽셀 영역들에 각각 수행되는 복수의 검출 동작들을 포함할 수 있다. 이 경우에, 상기 복수의 검출 동작들의 각각은 상기 각 픽셀 영역에 전자빔을 조사하는 것; 상기 전자빔을 차단하는 것; 및 상기 전자빔의 차단으로부터 상기 기준 전자 소멸 시간 직후에 상기 각 픽셀 영역으로부터 2차 전자량을 검출하는 것을 포함할 수 있다.
일 실시예에서, 상기 검사 헤드는 상기 N회의 상기 검출 동작들에서 i+1번째 검출 동작(N-1 ≥ i ≥1)을 i번째 검출 동작 직후에 수행할 수 있다.
본 발명의 다른 양태에 따른 반도체 검사 장비는 기판이 로딩되는 스테이지; 상기 기판의 패턴에 전자빔을 조사하는 전자빔 조사부 및 상기 패턴으로부터 2차 전자량을 실시간으로 계속 검출할 수 있는 검출기를 포함하는 검사 헤드; 및 상기 검출기로부터 검출된 데이터를 처리하는 제어기를 포함할 수 있다.
일 실시예에서, 상기 검출기는 상기 전자빔의 조사의 시작과 함께 상기 패턴의 2차 전자량을 실시간으로 계속 검출할 수 있다.
일 실시예에서, 상기 검출기는 상기 전자빔을 차단한 직후부터 상기 패턴의 2차 전자량의 변화량이 실질적으로 0 이 되는 시점까지의 전자 소멸 시간을 검출할 수 있다.
상술된 반도체 검사 방법에 따르면, 상기 검출 대상 패턴에 상기 기준 전자 소멸 시간을 이용하는 검출 동작을 N회 수행하고 검출된 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정한다. 상기 판정된 검출 동작의 조건을 양산 기판에 적용함으로써, 상기 양산 기판의 검사 방법의 신뢰성을 향상시킬 수 있다.
또한, 일 실시예에 따른 반도체 검사 장비는 상기 패턴으로부터 2차 전자량을 실시간으로 계속 검출할 수 있는 검출기를 포함할 수 있다. 이로 인하여, 상기 기준 패턴의 상기 기준 전자 소멸 시간 및/또는 상기 검출 대상 패턴의 전자 소멸 시간을 매우 용이하게 구할 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 검사 방법을 나타내는 플로우 차트이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 단계(S100)을 구체적으로 나타내는 플로우 차트이다.
도 3은 본 발명의 실시예들에 따른 반도체 검사 장비를 개략적으로 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 기준 패턴 및 검출 대상 패턴을 나타내는 단면도이다.
도 5는 본 발명의 실시예들에 따른 반도체 소자의 기준 패턴 및 검출 대상 패턴의 전자 소멸 시간을 나타내는 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 소자의 기준 패턴 및 검출 대상 패턴을 나타내는 단면도이다.
도 7은 본 발명의 실시예들에 따른 도 1의 각 검출 동작을 구체적으로 나타내는 플로우 차트이다.
도 8은 본 발명의 실시예들에 따른 도 1의 단계(S200)에 의한 기준 패턴 및 검출 대상 패턴 내 2차 전자량의 변화를 설명하기 위한 도면이다.
도 9는 본 발명의 실시예들에 따른 도 1의 단계(S200)에 의한 검출 대상 패턴 내 2차 전자량을 설명하기 위한 그래프이다.
도 10은 본 발명의 일 실시예에 따른 도 1의 단계(S200)을 구체적으로 나타내는 플로우 차트이다.
도 11은 본 발명의 일 실시예에 도 10의 단계(S202)의 프레임 영역을 나타내는 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 도 10의 단계(S202)의 프레임 영역을 나타내는 평면도이다.
도 13은 본 발명의 실시예들에 따른 픽셀 영역의 변형 예를 나타내는 평면도이다.
도 14는 본 발명의 다른 실시예에 따른 도 1의 단계(S200)을 구체적으로 나타내는 플로우 차트이다.
도 15는 도 14의 픽셀 영역을 설명하기 위한 평면도이다.
도 16은 본 발명의 실시예들에 따른 반도체 소자의 검사 방법이 적용된 실험의 데이터를 나타내는 그래프이다.
도 17은 도 16의 실험 데이터로부터 획득된 회색 레벨들간의 차이 값들을 나타내는 그래프이다.
도 18은 본 발명의 실시예에 따른 반도체 소자의 검사 방법으로부터 획득된 검사 조건이 적용된 양산 기판의 검사 방법을 나타내는 플로우 차트이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명 되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, 다른 요소에'연결된다' 또는 '커플된다'는 표현은 다른 요소에 직접 연결 또는 커플되거나, 개재되는 요소가 존재할 수 있다.
본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다. 본 명세서에서 사용되는 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서, '포함한다'는 표현이 사용된 구성 요소, 단계, 동작 및/또는 소자에, 하나 이상의 다른 구성 요소, 다른 단계, 다른 동작, 및/또는 다른 소자가 존재 또는 추가되는 것이 배제되지 않는다.
또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들(또는 층들)이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1 막(또는 제1 층)으로 언급된 것이 다른 실시예에서는 제2 막(또는 제2 층)로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 검사 방법을 나타내는 플로우 차트이다. 도 2는 본 발명의 일 실시예에 따른 도 1의 단계(S100)을 구체적으로 나타내는 플로우 차트이다. 도 3은 본 발명의 실시예들에 따른 반도체 검사 장비를 개략적으로 나타내는 도면이다. 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 기준 패턴 및 검출 대상 패턴을 나타내는 단면도이다. 도 5는 본 발명의 실시예들에 따른 반도체 소자의 기준 패턴 및 검출 대상 패턴의 전자 소멸 시간을 나타내는 그래프이다.
도 1 및 도 4를 참조하면, 기준 패턴(30)의 기준 전자 소멸 시간(reference electron decay time)을 획득한다(S100). 도 4에 개시된 바와 같이, 상기 기준 패턴(30)은 기판(10) 상에 형성될 수 있다. 상기 기준 패턴(30)은 반도체 소자에 포함된다. 상기 기준 패턴(30)은 그 아래의 하부 도전 패턴(14)과 연결될 수 있다. 상기 기준 패턴(30)은 정상적인 형태를 갖는다. 즉, 상기 기준 패턴(30)은 패턴의 고유한 동작(예컨대, 전기적 연결 등)을 정상적으로 수행할 수 있는 패턴이다. 일 실시예에 따르면, 상기 기준 패턴(30)은 도 4에 개시된 바와 같이 하부 도전 패턴(14)을 노출시키는 정상적으로 오픈 콘택홀(opened contact hole)일 수 있다. 구체적으로, 상기 기준 패턴(30)은 상기 하부 도전 패턴(14)을 덮는 층간 절연막(20)을 관통하여 상기 하부 도전 패턴(14)을 노출시킬 수 있다. 상기 하부 도전 패턴(14)은 상기 기판(10)과 전기적으로 접속될 수 있다. 상기 하부 도전 패턴(14)은 하부 절연막(12) 내에 배치될 수 있으며, 하부 플러그(15)가 상기 하부 도전 패턴(14) 및 상기 기판(10) 사이의 상기 하부 절연막(12)을 관통할 수 있다. 이 경우에, 상기 하부 플러그(14)는 상기 하부 플러그(15)를 통하여 상기 기판(10)에 전기적으로 접속될 수 있다. 이와는 달리, 상기 하부 도전 패턴(14)은 상기 기판(10)과 접촉되거나, 상기 기판(10)의 일부분일 수도 있다.
상기 기판(10)은 복수의 칩 영역들(chip regions)을 포함하는 웨이퍼(wafer)일 수 있다. 상기 반도체 소자는 상기 각 칩 영역 내에 형성될 수 있다. 즉, 상기 기준 패턴(30)은 상기 각 칩 영역 내에 형성된 복수의 패턴들 중에서 하나일 수 있다. 상기 기준 패턴(30)은 다양한 방법들(ex, 전자 현미경을 이용한 방법 등) 중에 적어도 하나로 미리 확인할 수 있다.
상기 기준 패턴(30)의 상기 기준 전자 소멸 시간은 상기 기준 패턴(30)에 전자빔을 조사한 직후부터 상기 기준 패턴(30)의 상기 전자빔에 의해 발생된 2차 전자량이 실질적으로 완전히 소멸되는데 필요한 시간을 의미한다. 상기 기준 전자 소멸 시간을 획득하는 상기 단계(S100)는 도 2의 단계들(S110, S120)을 포함할 수 있다. 상기 단계(S100)를 도 1 내지 도 5를 참조하여 좀 더 구체적으로 설명한다. 먼저, 도 3을 참조하여 본 발명의 실시예들에 따른 반도체 검사 장비를 설명한다.
도 3을 참조하면, 상기 반도체 검사 장비는 상기 기판(10)이 로딩되는 스테이지(400, stage), 상기 스테이지(400) 상부의 검사 헤드(410, inspecting head), 및 상기 검사 헤드(410)를 제어하는 전자 시스템(420)을 포함할 수 있다.
상기 검사 헤드(410)는 전자빔 조사부(412, electron beam emitting part) 및 검출기(415, detector)를 포함할 수 있다. 상기 전자빔 조사부(412)는 상기 기판(100)에 전자빔을 조사할 수 있다. 특히, 상기 전자빔 조사부(412)은 상기 기판(100)의 픽셀 영역(pixel region)에 상기 전자빔을 조사할 수 있다. 상기 픽셀 영역은 적어도 하나의 패턴을 포함할 수 있다. 상기 검출기(415)는 상기 기판(10)으로부터 방출되는 2차 전자들(secondary electrons)의 량(이하, 2차 전자량이라 함)을 검출할 수 있다. 상기 검출기(415)는 상기 기준 패턴(30)의 2차 전자량을 검출할 수 있다. 상기 검사 헤드(410)는 상기 전자 시스템(420)에 의해 제어될 수 있다. 예컨대, 상기 전자 시스템(420)은 상기 전자빔 조사부(412) 및 검출기(415)의 동작들, 상기 검사 헤드(410)의 이동, 및 상기 검사 헤드(415)로부터 획득된 데이터 등을 제어할 수 있다.
상기 전자 시스템(420)은 제어기(422, controller), 저장 장치(424, memory device), 입력 유닛(426, input unit), 및 표시 장치(428, display) 등을 포함할 수 있다. 상기 제어기(422)는 상기 전자빔 조사부(412)의 전자빔 조사 및 전자빔 차단 등의 동작들을 제어할 수 있다. 또한, 상기 제어기(422)는 상기 검출기(415)의 동작(예컨대, 2차 전자량의 검출)을 제어할 수 있다. 이에 더하여, 상기 제어기(422)는 상기 검사 헤드(410)로부터 획득된 데이터들을 다양한 형태(ex, 수치, 그래프, 그레이 레벨(gray level), 영상 등)로 처리할 수 있다. 상기 제어기(422)는 상기 검사 헤드(410)로부터 획득된 데이터 및/또는 상기 제어기(422)에서 처리된 데이터 등을 상기 저장 장치(424)에 저장할 수 있다. 상기 저장 장치(424)에는 상기 제어기(422)의 제어 기능들을 수행하기 위한 명령어 등이 더 저장될 수 있다. 상기 입력 유닛(426)은 키보드, 키패드, 및/또는 스틱형 입력기 등과 같은 다양한 입력 기기들 중에서 적어도 하나를 포함할 수 있다. 상기 표시 장치(428)는 상기 저장 장치(424)에 저장된 데이터 및/또는 상기 제어기(422)에서 처리된 데이터 등을 표시할 수 있다. 상기 표시 장치(428)는 상기 데이터를 수치, 그레이 레벨(gray level), 그래프, 영상 등과 같은 다양한 형태로 표시할 수 있다.
일 실시예에서, 상기 검출기(415)는 상기 2차 전자량을 실시간으로 연속적으로 검출할 수 있으며, 상기 제어기(422)는 상기 검출기의 상기 실시간 검출을 제어할 수 있다. 상기 제어기(422)는 상기 실시간 검출된 2차 전자량을 상기 저장 장치(424)에 저장할 수 있으며, 및/또는 상기 실시간 검출된 2차 전자량을 상기 표시 장치(428)에 표시할 수 있다. 상기 검출된 2차 전자량은 상기 표시장치(428)에 다양한 형태(ex, 그래프, 수치, 테이블, 및/또는 그레이 레벨 등)로 표시될 수 있다.
상술된 반도체 검사 장비를 이용하여 상기 기준 전자 소멸 시간을 획득하는 상기 단계(S100)를 수행할 수 있다.
도 1 내지 도 5를 참조하면, 먼저, 상기 기준 패턴(30)을 포함하는 상기 기판(10)이 상기 스테이지(400)에 로딩될 수 있다. 상기 검사 헤드(410)가 상기 기준 패턴(30) 상부에 배치된다. 도 2에 개시된 바와 같이, 상기 전자빔 조사부(412)가 상기 기준 패턴(30)에 전자빔을 조사한다(S110). 상기 전자빔의 조사와 함께, 상기 검출기(415)는 상기 기준 패턴(30)의 2차 전자량을 실시간으로 계속 검출하여 상기 기준 전자 소멸 시간을 획득한다(S120). 이로써, 도 5의 그래프의 제1 곡선(50)을 얻을 수 있다. 상기 제1 곡선(50)은 시간에 따른 상기 기준 패턴(30)의 2차 전자들의 개수를 나타낸다.
구체적으로, 상기 전자빔 조사부(412)은 조사 시간(IT) 동안 상기 전자빔을 조사할 수 있다. 상기 전자빔은 제1 시점(A)에서 차단될 수 있다. 상기 전자빔의 조사 시간(IT)은 상기 전자빔 조사의 시작으로부터 상기 제1 시점(A)까지 시간일 수 있다.
상기 전자빔 조사의 시작과 함께 상기 검출기(415)는 상기 기준 패턴(30)의 상기 2차 전자량을 실시간으로 계속 검출할 수 있다. 다른 실시예에 따르면, 상기 전자빔 조사의 시작 전부터 상기 검출기(415)는 동작되어 실시간으로 상기 기준 패턴(30)의 2차 전자량을 계속 검출 할 수 있다.
상기 제1 시점(A)에서 상기 기준 패턴(30)의 검출된 2차 전자량은 최대가 될 수 있다. 도 5의 상기 제1 곡선(50)에 개시된 바와 같이, 상기 기준 패턴(30)의 2차 전자량은 상기 제1 시점(A) 직후부터 감소된다. 상기 기준 패턴(30)의 2차 전자량의 변화량은 제2 시점(B)에서 실질적으로 0(zero)이 될 수 있다. 상기 기준 전자 소멸 시간(RT)은 상기 제1 시점(A)으로부터 상기 제2 시점(B)까지 시간이다. 즉, 상기 기준 전자 소멸 시간(RT)은 상기 기준 패턴(30)의 2차 전자량이 최대가 되는 상기 제1 시점(A)으로부터 상기 기준 패턴(30)의 2차 전자량의 변화량이 실질적으로 0(zero)이 되는 상기 제2 시점(B)까지 시간이다.
상기 전자빔의 조사가 차단된 후에, 상기 기준 패턴(30)의 2차 전자들은 그 아래의 하부 도전 패턴(14)을 통하여 방출될 수 있다. 이에 따라, 상기 기준 패턴(30)의 2차 전자량이 상기 제2 시점(B) 직후부터 감소될 수 있다. 일 실시예에서, 상기 기준 패턴(30)의 검출된 2차 전자량은 상기 제2 시점(B) 이후에 실질적으로 0(zero)이 될 수 있다. 즉, 상기 제2 시점(B)에서 상기 전자빔에 의해 발생된 2차 전자량이 실질적으로 0 이 될 수 있다. 다른 실시예에서, 상기 제2 시점(B) 이후에 노이즈 신호(noise signal)가 상기 기준 패턴(30)으로부터 검출 될 수도 있다.
상기 제어기(422)는 상기 검출기(415)에 의해 검출된 상기 기준 패턴(30)의 2차 전자량의 데이터를 처리하여 도 5의 그래프(ex, 상기 제1 곡선(50), 시점들(A, B), 및 시간들(IT, RT))를 상기 표시 장치(428)에 표시할 수 있다. 또한, 상기 제어기(422)는 상기 검출기(415)에 의해 검출된 상기 기준 패턴(30)의 2차 전자량을 상기 저장 장치(424)에 저장할 수 있다.
상술된 바와 같이, 상기 반도체 검사 장비를 이용하여 상기 기준 패턴(30)의 상기 기준 전자 소멸 시간(RT)을 획득할 수 있다(S100).
도 4에 개시된 바와 같이, 검출 대상 패턴(33)이 상기 기판(10) 상에 배치될 수 있다. 상기 검출 대상 패턴(33)은 상기 기준 패턴(30)과 다른 형태를 갖는다. 상기 검출 대상 패턴(33)은 비정상적인 형태를 갖는다. 상기 검출 대상 패턴(33)은 패턴의 고유한 동작을 정상적으로 수행할 수 없는 패턴이다. 즉, 상기 검출 대상 패턴(33)은 상기 반도체 소자의 불량 패턴에 해당한다. 일 실시예에 따르면, 상기 검출 대상 패턴(33)은 도 4에 개시된 바와 같이 하부 도전 패턴(14)을 노출시키지 않는 낫-오픈 콘택홀(not-opened contact hole)일 수 있다. 구체적으로, 잔여물(22)이 상기 검출 대상 패턴(33)의 아래의 상기 하부 도전 패턴(15) 상에 잔존될 수 있다. 상기 잔여물(22)은 상기 층간 절연막(20)의 일부분 및/또는 식각 부산물일 수 있다. 상기 잔여물(22)로 인하여, 상기 검출 대상 패턴(33)은 상기 하부 도전 패턴(14)을 노출시키지 못한다. 상기 검출 대상 패턴(33)은 상기 기준 패턴(30)을 포함하는 상기 기판(10)에 포함될 수 있다. 이와는 달리, 상기 검출 대상 패턴(33)을 포함하는 기판(10)은 상기 기준 패턴(30)을 포함하는 기판과 다를 수도 있다. 상기 검출 대상 패턴(33)은 다양한 방법들(ex, 전자현미경을 이용한 방법 등) 중에 적어도 하나로 미리 확인될 수 있다.
상기 검출 대상 패턴(33)에 상기 전자빔을 조사하면, 상기 잔여물(22)로 인하여 상기 하부 도전 패턴(14)을 통한 상기 검출 대상 패턴(33)의 2차 전자들의 방출 속도가 현저히 감소될 수 있다.
도 3에 개시된 상기 반도체 검사 장비를 이용하여 상기 검출 대상 패턴(33)의 전자 소멸 시간을 구할 수 있다.
도 3 내지 도 5를 참조하면, 상기 전자빔 조사부(412)가 상기 검출 대상 패턴(33)에 전자빔을 조사할 수 있다. 이와 더불어, 상기 검출기(415)는 상기 검출 대상 패턴(33)의 2차 전자량을 실시간으로 계속 검출할 수 있다. 이로써, 도 5의 제2 곡선(60)을 획득할 수 있다. 상기 제2 곡선(60)은 시간에 따른 상기 검출 대상 패턴(33)의 2차 전자들의 개수를 나타낸다.
구체적으로, 상기 전자빔 조사부(412)는 상기 조사 시간(IT) 동안 상기 전자빔을 상기 검출 대상 패턴(33)에 조사하고, 상기 제1 시점(A)에서 상기 전자빔이 차단될 수 있다. 상기 제1 시점(A) 직후부터 상기 검출 대상 패턴(33)의 2차 전자량은 감소된다. 상기 검출 대상 패턴(33)의 2차 전자량의 변화량은 제3 시점(C)에서 실질적으로 0(zero)이 될 수 있다. 상기 검출 대상 패턴(33)의 전자 소멸 시간(DT)은 상기 제1 시점(A)에서 상기 제3 시점(C)까지의 시간이다. 이때, 상기 잔여물(22)으로 인하여 상기 하부 도전 패턴(14)을 통한 상기 검출 대상 패턴(33)의 2차 전자량의 방출 속도가 현저히 감소됨으로써, 상기 검출 대상 패턴(33)의 상기 전자 소멸 시간(DT)은 상기 기준 패턴(30)의 상기 기준 전자 소멸 시간(RT) 보다 크다. 상기 기준 전자 소멸 시간(RT) 직후에(즉, 상기 제2 시점(B)에서), 상기 기준 패턴(30)으로부터 2차 전자량이 검출되지 않거나 노이즈 신호만이 검출되는 반면에, 상기 검출 대상 패턴(33)에는 소정의 2차 전자량이 검출된다. 다시 말해서, 상기 제2 시점(B)에서 상기 전자빔에 의해 발생된 상기 기준 패턴(30)의 2차 전자량은 실질적으로 0 이 되는 반면에, 상기 제2 시점(B)에서 상기 전자빔에 의해 발생된 상기 검출 대상 패턴(33)의 2차 전자들의 일부(some)는 상기 검출 대상 패턴(33) 내에 축적될 수 있다. 이로써, 상기 제2 시점(B)에서 상기 검출 대상 패턴(33)의 검출된 2차 전자량은 상기 기준 패턴(30)의 검출된 2차 전자량 보다 크다.
한편, 상술된 실시예에서, 상기 기준 패턴(30) 및 상기 검출 대상 패턴(33)은 각각 오픈 콘택홀 및 낫-오픈 콘택홀일 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다.
도 6은 본 발명의 다른 실시예에 따른 반도체 소자의 기준 패턴 및 검출 대상 패턴을 나타내는 단면도이다.
도 6을 참조하면, 기준 패턴(40)은 오픈 콘택홀(30) 내에 배치된 콘택 플러그일 수 있다. 상기 기준 패턴(40)은 상기 오픈 콘택홀(30)로 인하여 그 아래 하부 도전 패턴(14)과 접속될 수 있다. 즉, 상기 기준 패턴(40)은 정상적인 콘택 플러그일 수 있다. 검출 대상 패턴(43)은 낫-오픈 콘택홀(33) 내에 배치된 콘택 플러그일 수 있다. 상기 검출 대상 패턴(43)은 상기 낫-오픈 콘택홀(33)의 아래 영역 내 상기 잔여물(22)로 인하여 그 아래의 하부 도전 패턴(14)과 접촉되지 못한다. 즉, 상기 검출 대상 패턴(43)은 그 아래의 하부 도전 패턴(14)과 접촉되지 않는 비정상적인 콘택 플러그일 수 있다.
하지만, 본 발명은 여기에 한정되지 않는다. 상기 기준 패턴은 하부 도전 패턴과 접속된 다양한 형태의 정상적인 패턴들 중에 하나일 수 있으며, 상기 검출 대상 패턴은 하부 도전 패턴과 접속되지 않는 다양한 형태의 비정상적인 패턴들 중에 하나일 수 있다. 이하에서, 설명의 편의를 위하여 도 4의 기준 패턴(30, 예컨대, 오픈 콘택홀) 및 검출 대상 패턴(33, 예컨대, 낫-오픈 콘택홀)을 예로 사용하여 설명한다.
도 1을 다시 참조하면, 상기 기준 전자 소멸 시간을 획득(S100)한 후에, 상기 검출 대상 패턴(33)으로부터 2차 전자량을 검출하는 검출 동작을 N 회(N≥2) 수행한다(S200). 즉, 하나의 상기 검출 대상 패턴(33)에 상기 검출 동작을 복수 회 반복적으로 수행한다. 상기 각 검출 동작은 도 7의 플로우 차트와 같이 수행될 수 있다. 상기 단계(S200)를 도 7 및 도 8을 참조하여 좀더 구체적으로 설명한다.
도 7은 본 발명의 실시예들에 따른 도 1의 각 검출 동작을 구체적으로 나타내는 플로우 차트이다. 도 8은 본 발명의 실시예들에 따른 도 1의 단계(S200)에 의한 기준 패턴 및 검출 대상 패턴 내 2차 전자량의 변화를 설명하기 위한 도면이다.
도 1, 도 4 및 도 7을 참조하면, 상기 단계(S200)의 각 검출 동작은 상기 검출 대상 패턴(33)에 전자빔을 조사하는 것(S210) 및 상기 기준 전자 소멸 시간(RT) 후에 상기 검출 대상 패턴(33)으로부터 2차 전자량을 검출하는 것(S220)을 포함할 수 있다.
일 실시예에서, 상기 검출 동작을 N회 수행하는 상기 단계(S200)는 도 3의 반도체 검사 장비와 동일하거나 유사한 검사 장비로 수행될 수 있다. 이하 설명의 편의를 위하여, 상기 단계(S200)는 도 3의 상기 반도체 검사 장비로 수행하는 것을 예로서 설명한다.
구체적으로, 도 1, 도 3, 도 4, 도 5, 및 도 7을 참조하면, 상기 검출 대상 패턴(33)을 포함하는 기판(10)을 상기 스테이지(400)에 로딩시키고, 상기 검사 헤드(410)를 상기 검출 대상 패턴(33) 상부에 배치시킨다. 상기 검사 헤드(410)의 상기 전자빔 조사부(412)가 상기 전자빔을 상기 검출 대상 패턴(33)에 조사한다(S210). 상기 전자빔을 차단하고, 상기 기준 전자 소멸 시간(RT) 후에 상기 검출기(415)가 상기 검출 대상 패턴(33)의 2차 전자량을 검출한다(S220). 이때, 상기 단계(S220)은 상기 검출 대상 패턴(33)의 상기 전자 소멸 시간(DT) 전에 수행된다. 이로써, 상기 각 검출 동작 시에, 상기 검출 대상 패턴(33)의 2차 전자들은 상기 하부 도전 패턴(14)을 통하여 완전히 방출되지 않는다. 그 결과, 각 검출 동작에 의해 발생된 2차 전자들의 일부(some)가 상기 검출 대상 패턴(33)에 축적되고, 상기 축적된 2차 전자량이 상기 단계(S220)에서 검출될 수 있다.
상기 단계(S200)에서, 상기 단계(S210) 및 상기 단계(S220)를 포함하는 상기 검출 동작을 상기 검출 대상 패턴(33)에 상기 N회 수행한다. 이때, 상기 N회의 검출 동작에서 i번째 검출 동작(N-1 ≥ i ≥1)과 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴(33)의 상기 전자 소멸 시간(DT)에서, 상기 제2 시점(B)으로부터 상기 검출 대상 패턴의 2차 전자량을 검출한 시점까지의 시간을 뺀 값 보다 작은 것이 바람직하다. 이로 인하여, 상기 검출 대상 패턴(33)에 수행되는 상기 검출 동작의 수행 횟수가 증가함에 따라, 상기 검출 대상 패턴(33) 내에 축적되는 2차 전자량이 증가될 수 있다. 예컨대, 도 8에 개시된 바와 같이, 첫번째 검출 동작에 의한 2차 전자량의 일부가 상기 검출 대상 패턴(33)에 축적될 수 있으며, 두번째 검출 동작에 의한 2차 전자량의 일부가 상기 검출 대상 패턴(33)에 더 축적될 수 있으며, 세번째 검출 동작에 의한 2차 전자량의 일부가 상기 검출 대상 패턴(33)에 더 축적될 수 있다. 이로써, 상기 세번째 검출 동작에 의해 검출된 상기 검출 대상 패턴(33)의 2차 전자량이 상기 첫번째 검출 동작에 의해 검출된 상기 검출 대상 패턴(33)의 2차 전자량 보다 클 수 있다.
상기 검출 동작의 상기 단계(S220)에서 상기 기준 전자 소멸 시간(RT) 후에 상기 2차 전자량을 검출하기 때문에, 상기 검출 동작이 상기 기준 패턴(30)에 수행되는 경우에, 도 8에 개시된 바와 같이 상기 기준 패턴(30)의 2차 전자들은 상기 하부 도전 패턴(14)을 통하여 실질적으로 완전히 방출될 수 있다. 다시 말해서, 상기 검출 동작이 상기 기준 패턴(30)에 상기 N회 수행될지라도, N번째 검출 동작에 의해 검출된 상기 기준 패턴(30)의 2차 전자량은 N번째 검출 동작에 의해 검출된 상기 기준 패턴(30)의 2차 전자량과 실질적으로 동일할 수 있다.
일 실시예에서, 상기 각 검출 동작의 상기 단계(S220)에서, 상기 기준 전자 소멸 시간(RT) 직후에 상기 검출 대상 패턴의 2차 전자량을 검출하는 것이 바람직하며, 상기 N회의 검출 동작들 중에서 i번째 검출 동작(N-1 ≥ i ≥1)과 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴(33)의 상기 전자 소멸 시간(DT)에서 상기 기준 전자 소멸 시간(RT)을 뺀 값 보다 작은 것이 바람직하다.
도 9는 본 발명의 실시예들에 따른 도 1의 단계(S200)에 의한 검출 대상 패턴 내 2차 전자량을 설명하기 위한 그래프이다.
도 1, 도 7, 도 8, 및 도 9를 참조하면, 도 9의 제3 곡선(70)은 상기 검출 대상 패턴(33)에 상기 검출 동작을 복수회 수행한 후에 검출된 시간에 따른 2차 전자량을 나타낸다. 상술된 바와 같이, 상기 복수의 검출 동작들로 인하여 상기 2차 전자들이 상기 검출 대상 패턴(33) 내에 추가적으로 축적되는 반면에, 상기 복수의 검출 동작들을 상기 기준 패턴(30)에 수행된 경우에 상기 기준 패턴(30)의 검출되는 2차 전자량들은 실질적으로 일정할 수 있다. 이로 인하여, 도 9에 개시된 바와 같이, 상기 검출 동작들을 복수회 수행한 후에, 상기 제2 시점(B)에서 상기 기준 패턴(30)의 검출된 2차 전자량과 상기 검출 대상 패턴(33)의 검출된 2차 전자량 사이의 차이 값이 증가될 수 있다.
결과적으로, 상기 검출 대상 패턴(33)은 상기 기준 패턴(30)으로부터 더욱 명확하게 구별될 수 있다. 이로써, 상기 검출 대상 패턴(33)을 검사하는 반도체 검사 방법의 신뢰성이 향상될 수 있다.
한편, 상기 검출 대상 패턴(33)은 유한한 크기를 가짐으로써, 소정 횟수의 상기 검출 동작들을 수행한 후에, 상기 검출 대상 패턴(33)에 축적되는 2차 전자들은 포화되거나 감소될 수 있다. 즉, 상기 소정 횟수의 상기 검출 동작들 후에, 상기 검출 대상 패턴(33)의 2차 전자 수용 한계 및/또는 상기 축적된 2차 전자들 간의 반발력 등에 의하여, 2차 전자들이 상기 검출 대상 패턴(33)에 더 축적되지 않을 수 있다. 이에 대한 구체적인 설명은 후술한다.
본 발명의 일 실시예에 따르면, 상기 단계(S200)은 복수의 픽셀 영역들을 포함하는 프레임 영역을 이용하여 수행될 수 있다. 이를 도 10 및 도 11을 참조하여 구체적으로 설명한다.
도 10은 본 발명의 일 실시예에 따른 도 1의 단계(S200)을 구체적으로 나타내는 플로우 차트이다. 도 11은 본 발명의 일 실시예에 도 10의 단계(S202)의 프레임 영역을 나타내는 평면도이다.
도 1, 도 3, 도 5, 도 10, 및 도 11을 참조하면, 복수의 픽셀 영역들(P1, P, Pg, Pk)을 갖는 프레임 영역(FM, frame region)을 포함하는 기판(10)을 준비할 수 있다(S202). 상기 각 픽셀 영역(P1, P, Pg, Pk) 내에는 적어도 하나의 패턴(30 및/또는 33)이 배치될 수 있다. 따라서, 상기 프레임 영역(FM) 내에는 복수의 패턴들(30, 33)이 배치된다. 이때, 상기 프레임 영역(FM) 내 상기 복수의 패턴들(30, 33)은 적어도 하나의 상기 검출 대상 패턴(33)을 포함한다. 일 실시예에서, 도 11에 개시된 바와 같이, 상기 각 픽셀 영역(P1, P, Pg, Pk)은 하나의 패턴을 포함할 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다.
도 11에 개시된 바와 같이, 일 실시예에 따르면, 상기 프레임 영역(FM)의 상기 복수의 픽셀 영역들(P1, P, Pg, Pk)은 평면적 관점에서 행들 및 열들을 따라 2차원적으로 배열될 수 있다.
상기 프레임 영역(FM)을 포함하는 상기 기판(10)은 상기 반도체 검사 장비의 상기 스테이지(400) 상에 로딩된다. 상기 검사 헤드(410)는 상기 각 픽셀 영역(P1, P, Pg, Pk)에 대하여 상기 검출 동작을 수행할 수 있다. 상기 검사 헤드(410)는 상기 프레임 영역(FM)에 스캔 프로세스(scan process)를 N회 수행할 수 있다(S205). 상기 각 스캔 프로세스는 상기 프레임 영역(FM) 내 상기 복수의 픽셀 영역들(P1, P, Pg, Pk)에 각각 수행되는 복수의 상기 검출 동작들을 포함할 수 있다. 상기 스캔 프로세스의 상기 검출 동작들은 상기 첫번째 픽셀 영역(P1)으로부터 상기 마지막 픽셀 영역(Pk)까지 이동 경로(MP)를 따라 수행될 수 있다. 즉, 상기 검사 헤드(410)는 상기 이동 경로(MP)를 따라 이동될 수 있다. 일 실시예에서, 도 11에 개시된 바와 같이 상기 픽셀 영역들(P1, P, Pg, Pk)이 행들 및 열들을 따라 2차원적으로 배열된 경우에, 상기 이동 경로(MP)는 지그재그 형태를 가질 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다.
상기 각 스캔 프로세스에 포함된 상기 검출 동작들의 각각은 각 픽셀 영역(P1, P, Pg, Pk)에 전자빔을 조사하는 것(S212), 및 상기 기준 전자 소멸 시간(RT) 직후에 각 픽셀 영역(P1, P, Pg, Pk)으로부터 2차 전자량을 검출하는 것(S222)을 포함할 수 있다.
상술된 바와 같이, 상기 스캔 프로세스를 상기 N회 수행함으로써, 상기 각 픽 셀 영역(P1, P, Pg, Pk)에는 상기 검출 동작이 상기 N회 수행될 수 있다. 예컨대, 상기 검출 대상 패턴(33)을 포함하는 g번째 픽셀 영역(Pg)에는 상기 검출 동작이 상기 N회 수행된다.
상기 프레임 영역(FM) 내 상기 픽셀 영역들의 개수가 k 인 경우에, 상기 g번째 픽셀 영역(Pg)에서 수행되는 i번째 스캔 프로세스의 검출 동작과 i+1번째 스캔 프로세스의 검출 동작(N-1 ≥ i ≥ 1) 사이의 시간은 상기 검사 헤드(410)의 프레임 이동 시간(Ft), 상기 조사 시간(IT)에 상기 픽셀 영역들의 상기 개수(k)를 곱한 시간, 및 상기 기준 전자 소멸 시간(RT)에 상기 픽셀 영역들의 상기 개수(k)를 곱한 시간을 포함할 수 있다. 상기 검사 헤드(410)의 프레임 이동 시간(Ft)은 상기 검사 헤드(410)가 i번째 스캔 프로세스의 상기 g번째 픽셀 영역(Pg)으로부터 i+1번째 스캔 프로세스의 상기 g번째 픽셀 영역(Pg)까지 이동하는 시간일 수 있다. 상기 검사 헤드(410)의 상기 프레임 이동 시간(Ft)은 다음의 수학식 1과 같이 나타낼 수 있다.
Figure pat00001
여기서, 상기 k는 상기 프레임 영역(FM) 내 상기 픽셀 영역들의 개수이고, 상기 Bt는 상기 검사 헤드(410)의 인접한 한 쌍의 픽셀 영역들 사이간 이동 시간이며, 상기 Et는 상기 검사 헤드(410)의 상기 마지막번째 픽셀 영역(Pk)으로부터 상기 첫번째 픽셀 영역(P1)까지 이동 시간이다.
이때, 상기 g번째 픽셀 영역(Pg)에 수행되는 상기 i번째 스캔 프로세스의 상기 검출 동작과 상기 i+1번째 스캔 프로세스의 상기 검출 동작 사이의 시간은 상기 검출 대상 패턴(33)의 상기 전자 소멸 시간(DT)에서 상기 기준 전자 소멸 시간(RT)을 뺀 값 보다 작은 것이 바람직하다. 이로써, 상기 i번째 스캔 프로세서에 의해 상기 검출 대상 패턴(33)에 발생된 2차 전자들의 일부(some)가 상기 i+1번째 스캔 프로세스에서 검출된 2차 전자량에 포함될 수 있다.
상기 스캔 프로세스를 상기 N회 수행(S205)함으로써, 상기 기준 패턴(30)의 2차 전자량과 상기 검출 대상 패턴(33)의 2차 전자량 간의 차이가 최대가 되는 조건을 찾을 수 있다.
상술된 프레임 영역(FM) 내 픽셀 영역들(P1, P, Pg, Pk)은 행들 및 열들을 따라 2차원적으로 배열된다. 이와 달리, 픽셀 영역들은 다른 형태로 배열될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 도 10의 단계(S202)의 프레임 영역을 나타내는 평면도이다.
도 12를 참조하면, 프레임 영역(FMa)은 복수의 픽셀 영역들(P1, P, Pg, Pk)을 포함할 수 있으며, 상기 복수의 픽셀 영역들(P1, P, Pg, Pk)은 일 방향으로 따라 배열되어 하나의 행을 이룰 수 있다. 즉, 상기 프레임 영역(FMa) 내 픽셀 영역들(P1, P, Pg, Pk)은 선형으로 배열될 수 있다. 이 경우에, 상기 검사 헤드(410)의 이동 경로(MP)는 상기 일 방향으로 연장된 라인 형태일 수 있다.
도 11에 개시된 각 픽셀 영역(P1, P, Pg, Pk)은 하나의 패턴(30 또는 33)을 포함할 수 있다. 이와는 달리, 도 13에 개시된 바와 같이, 복수의 패턴들(30 및/또는 33)이 프레임 영역(FMb) 내 각 픽셀 영역(Pa) 내에 배치될 수 있다. 상기 복수의 패턴들(30 및/또는 33)을 갖는 상기 픽셀 영역(Pa)은 상기 12에 개시된 프레임 영역(FMa)에 적용될 수도 있다.
본 발명의 다른 실시예에 따르면, 상기 프레임 영역(FM)은 하나의 픽셀 영역을 가질 수 있다. 이 실시예에 따른 도 1의 단계(S200)을 도 14 및 도 15를 참조하여 구체적으로 설명한다.
도 14는 본 발명의 다른 실시예에 따른 도 1의 단계(S200)을 구체적으로 나타내는 플로우 차트이다. 도 15는 도 14의 픽셀 영역을 설명하기 위한 평면도이다.
도 1, 도 3, 도 14 및 도 15를 참조하면, 적어도 검출 대상 패턴(33)을 갖는 픽셀 영역(P)을 포함하는 기판(10)을 준비한다(S203). 상기 기판(10)을 상기 반도체 검사 장비의 스테이지(400) 상에 로딩시키고, 상기 검사 헤드(410)를 상기 검출 대상 패턴(33)을 갖는 상기 픽셀 영역(P) 상부에 배치시킬 수 있다. 상기 검사 헤드(410)에 의하여 상기 픽셀 영역(P)에 상기 검출 동작이 연속적으로 N회 수행할 수 있다(S207).
상기 N회의 검출 동작들 중에서 i+1번째 검출 동작은 i번째 검출 동작 직후에 수행될 수 있다. 즉, 상기 검출 대상 패턴(33)에 상기 i번째 검출 동작을 수행한 직후에, 상기 검출 대상 패턴(33)에 상기 i+1번째 검출 동작의 상기 전자빔을 조사할 수 있으며, 상기 전자빔의 차단으로부터 상기 표준 전자 소멸 시간 직후에 상기 i+1번 검출 동작의 2차 전자량 검출이 수행될 수 있다.
본 실시예에 따르면, 상기 i+1번째 검출 동작이 상기 i번째 검출 동작 직후에 수행됨으로써, 상기 검출 대상 패턴(33)에 축적되는 2차 전자량을 극대화시킬 수 있다. 이로써, 기준 패턴(30)의 2차 전자량과 상기 검출 대상 패턴의 2차 전자량 간의 차이를 최대화시키기 위한 시간을 단축 시켜, 반도체 검사 방법의 검사 시간을 단축 시킬 수 있다.
도 1을 다시 참고하면, 상기 단계(S200)을 수행한 후에, 상기 검출 동작을 상기 N회 수행하여 검출된 상기 검출 대상 패턴(33)의 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정한다(S300). 상기 반도체 검사 장비의 상기 제어기(422)가 상기 최대 2차 전자량이 획득된 상기 검출 동작을 판정할 수 있다.
상술된 바와 같이, 상기 검출 대상 패턴(33)에 상기 소정 횟수의 상기 검출 동작들을 반복적으로 수행한 후에, 상기 검출 대상 패턴(33)에 축적되는 2차 전자들은 포화되거나 감소될 수 있다. 이로써, 상기 N회의 검출 동작들 중에서 상기 최대 2차 전자량이 획득된 검출 동작을 판정(S300)하여, 상기 판정된 검출 동작의 검출 조건을 양산 기판들에 적용시킬 수 있다. 그 결과, 반도체 검사 방법의 신뢰성을 향상시킬 수 있다.
상술된 본 발명의 실시예들에 따른 반도체 검사 방법을 이용하여 실험을 수행하였다. 상기 실험은 도 10 및 도 11을 참조하여 설명한 실시예의 상기 단계(S200)을 이용하였다. 상기 실험에 사용된 프레임 영역(FM) 내 픽셀 영역들의 수는 60개 이었다. 수행된 상기 스캔 프로세스의 횟수는 6회였다. 상기 기준 패턴(30)은 오픈 콘택홀(opened contact hole) 이었으며, 상기 검출 대상 패턴(33)은 낫-오픈 콘택홀(not-opened contact hole) 이었다.
도 16은 본 발명의 실시예들에 따른 반도체 소자의 검사 방법이 적용된 실험의 데이터를 나타내는 그래프이다.
도 11 및 도 16을 참조하면, 상기 실험에 의해 검출된 2차 전자량들은 그레이 레벨(gray level)로 변환하여 도 16의 그래프에 도시하였다. 상기 검출된 2차 전자량은 상기 그레이 레벨에 반비례한다. 도 16에 개시된 바와 같이, 상기 낫-오픈 콘택홀은 28번째 픽셀 영역 내에 배치되어 있었다.
도 16에 개시된 바와 같이, 세번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 그레이 레벨은 첫번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 그레이 레벨 보다 작았다. 즉, 상기 세번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 2차 전자량이 상기 첫번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 2차 전자량이 많았다. 하지만, 다섯번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 그레이 레벨은 상기 세번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 그레이 레벨 보다 높았다. 즉, 상기 다섯번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 2차 전자량이 상기 세번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 2차 전자량 보다 적었다. 이로써, 상기 세번째 스캔 프로세스가 상기 최대 2차 전자량이 획득된 검출 동작을 포함하는 것으로 판정되었다.
상기 그레이 레벨 값들을 처리하여 도 17의 그래프를 획득하였다.
도 17은 도 16의 실험 데이터로부터 획득된 회색 레벨들간의 차이 값들을 나타내는 그래프이다.
도 17을 참조하면, 그래프의 y축은 상기 첫번째 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 그레이 레벨과 상기 각 스캔 프로세스에서 획득된 상기 낫-오픈 콘택홀의 그레이 레벨간의 차이들을 나타낸다. 도시된 바와 같이, 상기 세번째 스캔 프로세스에서 획득된 상기 낫-오프 콘택홀의 그레이 레벨 및 상기 첫번째 스캔 프로세스에서 획득된 상기 낫-오프 콘택홀의 그레이 레벨 간의 차이가 최대 값이었다.
상술된 바와 같이, 상기 최대 2차 전자량이 획득된 상기 판정된 검출 동작의 조건을 양산 기판들에 적용할 수 있다. 이를 도 18을 참조하여 설명한다.
도 18은 본 발명의 실시예에 따른 반도체 소자의 검사 방법으로부터 획득된 검사 조건이 적용된 양산 기판의 검사 방법을 나타내는 플로우 차트이다.
도 3 및 도 18을 참조 하면, 패턴들을 포함하는 양산 기판을 상기 반도체 검사 장비의 스테이지(400) 상에 로딩한다(S500).
상기 최대 2차 전자량이 획득된 상기 검출 동작의 조건으로 상기 양산 기판의 패턴들을 검사한다(S510). 일 실시예에서, 도 10을 참조하여 설명한 상기 단계(S200)이 적용되고 상기 검출 대상 패턴(33)의 상기 최대 2차 전자량이 M (N≥M≥2)번째 스캔 프로세스에서 획득된 경우에, 상기 스캔 프로세스를 상기 양산 기판의 프레임 영역에 M회 수행하여, 상기 양산 기판을 검사할 수 있다. 다른 실시예에서, 도 14를 참조하여 설명한 상기 단계(S200)이 적용되고 상기 검출 대상 패턴(33)의 상기 최대 2차 전자량이 M번째 검출 동작에서 검출된 경우에, 상기 검출 동작을 상기 양산 기판의 각 픽셀 영역에 M번 수행하여, 상기 양산 기판을 검사할 수 있다.
상기 양산 기판을 검사(S510)한 후에, 상기 양산 기판을 상기 반도체 검사 장비의 스테이지(400)로부터 언로딩한다(S520).
상술된 바와 같이, 상기 검출 대상 패턴(33)에 상기 기준 전자 소멸 시간(RT)을 이용하는 검출 동작을 N회 수행하고 검출된 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정한다. 상기 판정된 검출 동작의 조건을 양산 기판에 적용함으로써, 상기 양산 기판의 검사 방법의 신뢰성을 향상시킬 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 따라서, 본 발명의 범위는 첨부되는 청구범위들 및 그 등가물로부터 허용 가능한 해석의 가장 넓은 범위로 결정되어야 한다.

Claims (20)

  1. 기준 패턴의 기준 전자 소멸 시간(reference electron decay time)을 획득하는 것;
    검출 대상 패턴에 2차 전자량을 검출하는 검출 동작을 N 회 수행하되 (N ≥ 2), 상기 각 검출 동작은 상기 검출 대상 패턴에 전자빔을 조사하는 것, 및 상기 전자빔의 차단부터 상기 기준 전자 소멸 시간 후에 상기 검출 대상 패턴의 2차 전자량을 검출하는 것을 포함하고; 및
    상기 검출된 N개의 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정하는 것을 포함하는 반도체 소자의 검사 방법.
  2. 청구항 1에 있어서,
    상기 검출 대상 패턴의 전자 소멸 시간을 획득하는 것을 더 포함하되,
    상기 검출 대상 패턴의 상기 전자 소멸 시간은 상기 기준 패턴의 상기 기준 전자 소멸 시간 보다 크고,
    상기 각 검출 동작에서, 상기 검출 대상 패턴으로부터 2차 전자량은 상기 검출 대상 패턴의 상기 전자 소멸 시간 전에 수행되는 반도체 소자의 검사 방법.
  3. 청구항 2에 있어서,
    상기 N회의 검출 동작들에서 i번째 검출 동작(N-1 ≥ i ≥1)과 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴의 상기 전자 소멸 시간에서 전자빔의 차단으로부터 상기 검출 대상 패턴의 2차 전자량을 검출한 시점까지의 시간을 뺀 값 보다 작은 반도체 소자의 검사 방법.
  4. 청구항 3에 있어서,
    상기 각 검출 동작에서 상기 검출 대상 패턴의 2차 전자량은 상기 기준 전자 소멸 시간 직후에 검출되고,
    상기 N회의 검출 동작들에서 상기 i번째 검출 동작과 상기 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴의 전자 소멸 시간에서 상기 기준 전자 소멸 시간을 뺀 값 보다 작은 반도체 소자의 검사 방법.
  5. 청구항 2에 있어서,
    상기 기준 패턴의 상기 기준 전자 소멸 시간을 획득하는 것은,
    상기 기준 패턴에 전자빔을 조사하는 것;
    상기 전자빔을 차단하는 것; 및
    상기 기준 패턴의 조사와 함께 상기 기준 패턴의 2차 전자량을 실시간으로 계속 검출하는 것을 포함하는 반도체 소자의 검사 방법.
  6. 청구항 5에 있어서,
    상기 기준 전자 소멸 시간은 상기 전자빔의 차단 직후부터 상기 기준 패턴의 2차 전자량의 변화량이 실질적으로 0(zero)이 되는 시점까지의 시간인 반도체 소자의 검사 방법.
  7. 청구항 1에 있어서,
    상기 기준 패턴은 그 아래의 하부 도전 패턴과 연결되고,
    상기 검출 대상 패턴은 그 아래의 하부 도전 패턴과 연결되지 않은 반도체 소자의 검사 방법.
  8. 청구항 1에 있어서,
    상기 검출 대상 패턴에 상기 검출 동작을 상기 N회 수행하는 것은,
    복수의 픽셀 영역들을 갖는 프레임 영역을 포함하는 기판을 준비하되, 상기 픽셀 영역들 중에 하나는 적어도 상기 검출 대상 패턴을 포함하고; 및
    첫번째 픽셀 영역으로부터 마지막 픽셀 영역까지 상기 복수의 픽셀 영역들에 각각 수행되는 복수의 검출 동작을 포함하는 스캔 프로세스를 상기 N회 수행하는 것을 포함하되,
    상기 각 검출 동작은,
    상기 각 픽셀 영역에 전자빔을 조사하는 것;
    상기 전자빔을 차단하는 것; 및
    상기 전자빔의 차단으로부터 상기 기준 전자 소멸 시간 직후에 상기 각 픽셀 영역으로부터 2차 전자량을 검출하는 것을 포함하는 반도체 소자의 검사 방법.
  9. 청구항 8에 있어서,
    상기 검출 대상 패턴을 포함하는 상기 픽셀 영역에 수행되는 i번째 스캔 프로세스(N-1 ≥ i ≥1)의 검출 동작과 i+1번째 스캔 프로세스의 검출 동작 사이의 시간은 상기 검출 대상 패턴의 전자 소멸 시간에서 상기 기준 전자 소멸 시간을 뺀 값 보다 작고,
    상기 검출 대상 패턴의 상기 전자 소멸 시간은 상기 검출 대상 패턴에 조사되는 전자빔의 차단 직후부터 상기 검출 대상 패턴의 2차 전자량의 변화량이 실질적으로 0 이 되는 시점까지의 시간인 반도체 소자의 검사 방법.
  10. 청구항 9에 있어서,
    상기 검출 대상 패턴의 상기 픽셀 영역에 수행되는 상기 i번째 스캔 프로세스의 검출 동작과 상기 i+1번째 스캔 프로세스의 검출 동작 사이의 시간은 프레임 이동 시간, 상기 전자빔의 조사 시간에 상기 프레임 영역 내 상기 픽셀 영역들의 개수를 곱한 시간, 및 상기 기준 전자 소멸 시간에 상기 픽셀 영역들의 상기 개수를 곱한 시간을 포함하고,
    상기 프레임 이동 시간은 상기 i번째 스캔 프로세서의 상기 검출 대상 패턴의 상기 픽셀 영역으로부터 상기 i+1번째 프로세스의 상기 검출 대상 패턴의 상기 픽셀 영역까지 이동되는 시간인 반도체 소자의 검사 방법.
  11. 청구항 1에 있어서,
    상기 N회의 상기 검출 동작들에서 i+1번째 검출 동작(N-1 ≥ i ≥1)은 i번째 검출 동작 직후에 수행되는 반도체 소자의 검사 방법.
  12. 기판이 로딩되는 스테이지;
    기판의 검출 대상 패턴에 검출 동작을 N회 수행하는 검사 헤드, 상기 검사 헤드는 상기 각 검출 동작에서 상기 검출 대상 패턴에 전자빔을 조사하는 전자빔 조사부, 및 상기 각 검출 동작에서 기준 패턴의 기준 전자 소멸 시간 후에 상기 검출 대상 패턴의 2차 전자량을 검출하는 검출기를 포함하는 것; 및
    상기 검출된 N개의 2차 전자량들 중에서 최대 2차 전자량이 획득된 검출 동작을 판정하는 제어기를 포함하는 반도체 검사 장비.
  13. 청구항 12에 있어서,
    상기 기준 전자 소멸 시간은 상기 기준 패턴에 조사되는 전자빔을 차단한 직후부터 상기 기준 패턴의 2차 전자량의 변화량이 실질적으로 0 이 되는 시점까지의 시간인 반도체 검사 장비.
  14. 청구항 12에 있어서,
    상기 각 검출 동작에서, 상기 검출기는 상기 검출 대상 패턴의 전자 소멸 시간 전에 상기 검출 대상 패턴으로부터 2차 전자량을 검출하고,
    상기 검출 대상 패턴의 전자 소멸 시간은 상기 기준 패턴의 상기 기준 전자 소멸 시간 보다 큰 반도체 검사 장비.
  15. 청구항 14에 있어서,
    상기 검출기는 상기 각 검출 동작에서 상기 검출 대상 패턴의 2차 전자량을 상기 기준 전자 소멸 시간 직후에 검출하고,
    상기 N회의 검출 동작들에서 i번째 검출 동작(N-1 ≥ i ≥1)과 i+1번째 검출 동작 사이의 시간은 상기 검출 대상 패턴의 전자 소멸 시간에서 상기 기준 전자 소멸 시간을 뺀 값 보다 작은 반도체 검사 장비.
  16. 청구항 12에 있어서,
    상기 기판은 복수의 픽셀 영역들을 갖는 프레임 영역을 포함하고,
    상기 복수의 픽셀 영역들 중에서 하나는 상기 검출 대상 패턴을 포함하고,
    상기 검사 헤드는 스캔 프로세스를 상기 N회 수행하고,
    상기 각 스캔 프로세스는 첫번째 픽셀 영역으로부터 마지막 픽셀 영역까지 상기 복수의 픽셀 영역들에 각각 수행되는 복수의 검출 동작들을 포함하고,
    상기 복수의 검출 동작들의 각각은 상기 각 픽셀 영역에 전자빔을 조사하는 것; 상기 전자빔을 차단하는 것; 및 상기 전자빔의 차단으로부터 상기 기준 전자 소멸 시간 직후에 상기 각 픽셀 영역으로부터 2차 전자량을 검출하는 것을 포함하는 반도체 검사 장비.
  17. 청구항 12에 있어서,
    상기 검사 헤드는 상기 N회의 상기 검출 동작들에서 i+1번째 검출 동작(N-1 ≥ i ≥1)을 i번째 검출 동작 직후에 수행하는 반도체 검사 장비.
  18. 기판이 로딩되는 스테이지;
    상기 기판의 패턴에 전자빔을 조사하는 전자빔 조사부 및 상기 패턴으로부터 2차 전자량을 실시간으로 계속 검출할 수 있는 검출기를 포함하는 검사 헤드; 및
    상기 검출기로부터 검출된 데이터를 처리하는 제어기를 포함하는 반도체 검사 장비.
  19. 청구항 18에 있어서,
    상기 검출기는 상기 전자빔의 조사의 시작과 함께 상기 패턴의 2차 전자량을 실시간으로 계속 검출하는 반도체 검사 장비.
  20. 청구항 19에 있어서,
    상기 검출기는 상기 전자빔을 차단한 직후부터 상기 패턴의 2차 전자량의 변화량이 실질적으로 0 이 되는 시점까지의 전자 소멸 시간을 검출하는 반도체 검사 장비.
KR1020120095593A 2012-08-30 2012-08-30 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비 KR20140028701A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120095593A KR20140028701A (ko) 2012-08-30 2012-08-30 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비
US14/015,204 US9267903B2 (en) 2012-08-30 2013-08-30 Methods and apparatuses for inspecting semiconductor devices using electron beams

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095593A KR20140028701A (ko) 2012-08-30 2012-08-30 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비

Publications (1)

Publication Number Publication Date
KR20140028701A true KR20140028701A (ko) 2014-03-10

Family

ID=50186121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095593A KR20140028701A (ko) 2012-08-30 2012-08-30 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비

Country Status (2)

Country Link
US (1) US9267903B2 (ko)
KR (1) KR20140028701A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9805910B1 (en) * 2015-03-14 2017-10-31 Kla-Tencor Corporation Automated SEM nanoprobe tool
KR102592921B1 (ko) 2015-12-31 2023-10-23 삼성전자주식회사 패턴 결함 검사 방법
KR20240018686A (ko) 2018-08-28 2024-02-13 에이에스엠엘 네델란즈 비.브이. 시간 의존적 결함 검사 장치
TWI759628B (zh) 2018-09-18 2022-04-01 荷蘭商Ａｓｍｌ荷蘭公司 用於偵測快速充電裝置中時間相依缺陷的設備及方法
US11133152B2 (en) 2019-03-21 2021-09-28 Applied Materials, Inc. Methods and apparatus for performing profile metrology on semiconductor structures
CN110988003B (zh) * 2019-11-27 2021-08-13 中科晶源微电子技术（北京）有限公司 用于半导体器件的电子束检测设备、和电子束检测组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172363B1 (en) * 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
US20010052781A1 (en) * 2000-06-19 2001-12-20 Mari Nozoe Method of inspecting pattern and inspecting instrument
US20030071646A1 (en) * 2001-10-17 2003-04-17 Yoichiro Neo Inspection method of semiconductor device and inspection system
US20040061052A1 (en) * 1999-08-17 2004-04-01 Kim Ji-Soo Method of determining degree of charge-up induced by plasma used for manufacturing semiconductor device and apparatus therefor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730158A (en) 1986-06-06 1988-03-08 Santa Barbara Research Center Electron-beam probing of photodiodes
US6366688B1 (en) 1998-06-13 2002-04-02 Samsung Electronics Co., Ltd. Apparatus and method for contact failure inspection in semiconductor devices
JP2000046531A (ja) 1998-07-24 2000-02-18 Matsushita Electron Corp 半導体素子の検査方法および検査装置
US6344750B1 (en) 1999-01-08 2002-02-05 Schlumberger Technologies, Inc. Voltage contrast method for semiconductor inspection using low voltage particle beam
KR100546289B1 (ko) 1999-04-23 2006-01-26 삼성전자주식회사 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법
JP2001284422A (ja) 2000-03-28 2001-10-12 Toshiba Corp コンタクト不良欠陥検出方法およびコンピュータ読み取り可能な記録媒体
FR2826730B1 (fr) * 2001-06-29 2003-09-05 Commissariat Energie Atomique Procede de charge d'une structure comportant un corps isolant
JP3996774B2 (ja) * 2002-01-09 2007-10-24 株式会社日立ハイテクノロジーズ パターン欠陥検査方法及びパターン欠陥検査装置
US7038224B2 (en) 2002-07-30 2006-05-02 Applied Materials, Israel, Ltd. Contact opening metrology
JP3823073B2 (ja) * 2002-06-21 2006-09-20 株式会社日立ハイテクノロジーズ 電子線を用いた検査方法及び検査装置
JP2004127431A (ja) 2002-10-03 2004-04-22 Matsushita Electric Ind Co Ltd メタルコンタクト検出装置およびメタルコンタクト検出方法
US6936816B2 (en) 2003-01-16 2005-08-30 Kla-Tencor Technologies Corporation High contrast inspection and review of magnetic media and heads
US7132301B1 (en) 2003-06-19 2006-11-07 Kla-Tencor Technologies Corporation Method and apparatus for reviewing voltage contrast defects in semiconductor wafers
US7239148B2 (en) * 2003-12-04 2007-07-03 Ricoh Company, Ltd. Method and device for measuring surface potential distribution
JP5164317B2 (ja) 2005-08-19 2013-03-21 株式会社日立ハイテクノロジーズ 電子線による検査・計測方法および検査・計測装置
KR20070105201A (ko) 2006-04-25 2007-10-30 주식회사 하이닉스반도체 반도체 기판의 하부결함 검출방법
KR100741858B1 (ko) 2006-05-18 2007-07-24 삼성전자주식회사 반도체 회로의 결함 검사용 모니터링 패턴 및 이를 이용한결함 검사 방법.
US7679083B2 (en) * 2007-03-30 2010-03-16 Samsung Electronics Co., Ltd. Semiconductor integrated test structures for electron beam inspection of semiconductor wafers
US20080296496A1 (en) 2007-05-30 2008-12-04 Hermes Microvision, Inc. (Taiwan) Method and apparatus of wafer surface potential regulation
US7939348B2 (en) 2007-08-28 2011-05-10 Chartered Semiconductor Manufacturing, Ltd. E-beam inspection structure for leakage analysis
KR20090109708A (ko) 2008-04-16 2009-10-21 주식회사 하이닉스반도체 반도체 장치의 콘택낫오픈 검출방법
KR20090110629A (ko) 2008-04-18 2009-10-22 주식회사 하이닉스반도체 콘택미오픈 검사를 위한 표준웨이퍼 제조 방법
JP5227902B2 (ja) * 2009-06-16 2013-07-03 株式会社日立ハイテクノロジーズ 荷電粒子顕微鏡装置及び荷電粒子ビーム制御方法
US9991092B2 (en) * 2009-08-07 2018-06-05 Hitachi High-Technologies Corporation Scanning electron microscope and sample observation method
US8429761B2 (en) * 2009-09-18 2013-04-23 California Institute Of Technology Photon induced near field electron microscope and biological imaging system
US7927895B1 (en) 2009-10-06 2011-04-19 International Business Machines Corporation Varying capacitance voltage contrast structures to determine defect resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172363B1 (en) * 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
US20040061052A1 (en) * 1999-08-17 2004-04-01 Kim Ji-Soo Method of determining degree of charge-up induced by plasma used for manufacturing semiconductor device and apparatus therefor
US20010052781A1 (en) * 2000-06-19 2001-12-20 Mari Nozoe Method of inspecting pattern and inspecting instrument
US20030179007A1 (en) * 2000-06-19 2003-09-25 Hitachi, Ltd Method of inspecting pattern and inspecting instrument
US20030071646A1 (en) * 2001-10-17 2003-04-17 Yoichiro Neo Inspection method of semiconductor device and inspection system

Also Published As

Publication number Publication date
US9267903B2 (en) 2016-02-23
US20140061462A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
KR20140028701A (ko) 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
US8034640B2 (en) Apparatus and method to inspect defect of semiconductor device
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
US8121395B2 (en) Inspection apparatus and an inspection method for inspecting a circuit pattern
TWI484169B (zh) Charged particle line device
US7368713B2 (en) Method and apparatus for inspecting semiconductor device
KR101709433B1 (ko) 시료 관찰 장치
KR20080102232A (ko) 홀 검사 장치 및 상기 장치를 이용한 홀 검사 방법
JP2007040780A (ja) 半導体検査方法及び半導体検査装置
JP4728361B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
KR20210011657A (ko) 반도체 소자의 분석 시스템 및 방법
US11280749B1 (en) Holes tilt angle measurement using FIB diagonal cut
JP4147233B2 (ja) 電子線装置
CN114144730B (zh) 叠对测量目标设计
JP5733011B2 (ja) 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置
JP2007019342A (ja) 半導体装置のパイピング不良検出用ｔｅｇ並びにそのパイピング不良検出方法およびそのボイド形成状態判定方法
JP2012251935A (ja) 検査装置及び検査方法
US6894294B2 (en) System and method for reducing charged particle contamination
KR20010065639A (ko) 반도체 소자의 콘택/비아 결함 검사방법
KR100576474B1 (ko) 반도체 소자의 미세 결함 검출 방법
KR100807044B1 (ko) 반도체 장치 제조 공정 검사 방법
KR20070001575A (ko) 반도체소자의 결함검사방법
JP2011247603A (ja) 荷電粒子線を用いた試料検査方法および検査装置ならびに欠陥レビュー装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right