KR102592921B1 - 패턴 결함 검사 방법 - Google Patents

패턴 결함 검사 방법 Download PDF

Info

Publication number
KR102592921B1
KR102592921B1 KR1020150190808A KR20150190808A KR102592921B1 KR 102592921 B1 KR102592921 B1 KR 102592921B1 KR 1020150190808 A KR1020150190808 A KR 1020150190808A KR 20150190808 A KR20150190808 A KR 20150190808A KR 102592921 B1 KR102592921 B1 KR 102592921B1
Authority
KR
South Korea
Prior art keywords
intensity
pattern
inspection
image
pattern defect
Prior art date
Application number
KR1020150190808A
Other languages
English (en)
Other versions
KR20170079828A (ko
Inventor
손영훈
양유신
전충삼
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150190808A priority Critical patent/KR102592921B1/ko
Priority to US15/283,466 priority patent/US10969428B2/en
Publication of KR20170079828A publication Critical patent/KR20170079828A/ko
Application granted granted Critical
Publication of KR102592921B1 publication Critical patent/KR102592921B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

본 발명의 기술적 사상은, 검사 대상에 전압을 인가하고, 상기 검사 대상에 인가된 전압으로 인하여 상기 검사 대상의 패턴에서 발생되는 검사 신호를 시간 흐름에 따라 측정하는 단계, 상기 검사 신호를 처리하여, 상기 패턴에서 측정된 검사 신호의 세기를 시간에 흐름에 따라 나타내는 세기 이미지를 생성하는 단계, 및 상기 세기 이미지와 비교 세기 이미지를 비교하여 패턴 결함 위치를 검출하는 단계를 포함하는 패턴 결함 검사 방법을 제공한다.

Description

패턴 결함 검사 방법{Method of inspecting pattern defect}
본 발명의 기술적 사상은 패턴 결함 검사 방법에 관한 것으로, 웨이퍼 또는 반도체 패키지의 패턴 결함을 검사하는 방법에 관한 것이다.
패턴 결함으로 인한 반도체 장치의 전기적 불량을 방지하기 위하여 패턴 결함 검사가 이루어지고 있다. 다만, 반도체 공정이 미세화 및 복잡화됨에 따라, 반도체 제조 공정 중 발생할 수 있는 패턴 결함의 사이즈 또한 작아지고 있다. 이러한 미세 패턴 결함을 검출하기 위한 검사 요구 수준은 높아지고 있으며, 미세 패턴 결함에 의한 전기적 특성 변화를 정확하게 검출하기 위한 다양한 시도가 이루어지고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 미세한 패턴 결함에 의한 전기적 특성 변화를 검출할 수 있는 패턴 결함 검사 방법을 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은, 검사 대상에 전압을 인가하고, 상기 검사 대상에 인가된 전압으로 인하여 상기 검사 대상의 패턴에서 발생되는 검사 신호를 시간 흐름에 따라 측정하는 단계, 상기 검사 신호를 처리하여, 상기 패턴에서 측정된 상기 검사 신호의 세기를 시간에 흐름에 따라 나타내는 세기 이미지를 생성하는 단계, 및 상기 세기 이미지와 비교 세기 이미지를 비교하여 패턴 결함 위치를 검출하는 단계를 포함하는 패턴 결함 검사 방법을 제공한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 검사 신호는 상기 패턴의 전기 저항에 따라 상이한 세기를 가지는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 세기 이미지를 생성하는 단계는, 상기 패턴의 전 영역을 다수의 서브 영역으로 나누고, 상기 다수의 서브 영역에서 측정된 검사 신호의 세기와 대응하는 화소값을 다수의 픽셀들에 인가하며, 상기 세기 이미지는 상기 다수의 픽셀들이 나타내는 컬러를 시간 흐름에 따라 나타내는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 결함 위치를 검출하는 단계는, 상기 세기 이미지와 상기 비교 세기 이미지의 차이 이미지를 생성하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 세기 이미지를 생성하는 단계는, 상기 검사 신호를 처리하여 세기 프로파일을 생성하는 단계, 및 상기 세기 프로파일을 통합 처리하여 상기 세기 이미지를 생성하는 단계를 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 세기 프로파일은 상기 패턴의 특정 위치에서 측정된 검사 신호의 세기를 시간 흐름에 따라 나타내는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 결함 위치를 검출하는 단계는, 상기 세기 프로파일의 피크점과 비교 세기 프로파일의 피크점을 분석하여 패턴 결함 여부를 판단하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 결함 위치를 검출하는 단계 전에, 상기 비교 세기 이미지를 라이브러리부터 불러오는 단계를 더 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 측정하는 단계는, 상기 패턴의 전 영역의 온도를 시간 흐름에 따라 측정하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 측정하는 단계는, 상기 패턴의 전 영역의 전기 전도도를 시간 흐름에 따라 측정하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 검사 대상은 웨이퍼 또는 반도체 패키지인 것을 특징으로 한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은, 검사 대상의 패턴의 전기 저항에 따라 변하는 검사 신호를 상기 패턴의 전 영역에 대하여 시간 흐름에 따라 측정하는 단계, 상기 검사 신호를 처리하여, 상기 패턴의 전 영역에서 측정된 상기 검사 신호의 세기를 시간에 흐름에 따라 나타내는 세기 이미지를 생성하는 단계, 상기 세기 이미지와 비교되는 비교 세기 이미지를 라이브러리로부터 불러오는 단계, 및 상기 세기 이미지의 시간 흐름에 따른 변화 경향을 상기 비교 세기 이미지와 비교하여 패턴 결함 위치를 검출하는 단계를 포함하는 패턴 결함 검사 방법을 제공한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 세기 이미지는 상기 패턴의 위치 및 검사 시점에 따른 상기 검사 신호의 세기에 대응하는 컬러를 가지며, 상기 패턴 결함 위치를 검출하는 단계는, 상기 세기 이미지와 상기 비교 세기 이미지의 차이 이미지를 생성하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 결함 위치를 검출하는 단계는, 상기 차이 이미지 중 시간 흐름에 따른 컬러의 변화를 분석하여 패턴 결함 여부를 판단하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 세기 이미지를 생성하는 단계는, 상기 검사 신호를 처리하여 상기 패턴의 특정 위치에서 측정된 검사 신호의 세기를 시간 흐름에 따라 나타내는 세기 프로파일을 생성하며, 상기 패턴 결함 위치를 검출하는 단계는, 상기 세기 프로파일의 피크점의 도달 시점 및 크기와 비교 세기 프로파일의 피크점의 도달 시점 및 크기를 비교하여 패턴 결함 여부를 판단하는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 패턴 결함 검사 방법은 패턴의 전 영역으로부터 측정된 신호를 시간 흐름에 따라 분석함으로써 패턴 결함을 보다 정확하게 검사할 수 있다. 특히, 패턴 결함에 대한 측정 신호의 세기가 정상 신호의 노이즈 범위 이내이더라도, 시간에 따른 신호의 세기 변화를 분석함으로써 패턴 결함을 검출할 수 있다.
도 1은 본 발명의 기술적 사상에 따른 패턴 결함 검사 방법에 이용되는 패턴 결함 검사 장치를 개략적으로 나타내는 블록 구조도이다.
도 2는 도 1의 이미지 생성부를 보다 상세하게 나타내는 블록 구조도이다.
도 3의 (a)는 제1 패턴 결함 및 제2 패턴 결함으로부터 측정된 검사 신호의 세기를 시간에 따라 나타내고, 도 3의 (b)는 비교예에 따라 수행된 패턴 결함 검사로 생성된 개략적인 이미지와, 도 3의 (c)는 본 발명의 일 실시예에 따라 수행된 패턴 결함 검사로 생성된 개략적인 이미지를 나타낸다.
도 4는 제1 내지 제3 패턴 결함을 가지는 패턴을 나타내는 도면이다. 도 5는 도 4에 도시된 패턴의 제1 내지 제3 패턴 결함으로부터 측정된 검사 신호를 처리하여 생성된 세기 프로파일들 및 정상 신호에 따른 비교 세기 프로파일을 나타내는 도면이다.
도 6은 본 발명의 실시예들에 따른 세기 이미지와 정상 신호에 따른 비교 세기 이미지를 나타내는 도면이다.
도 7의 (a)는 비교예에 따른 도 3에 도시된 패턴의 패턴 결함을 검출하는 방법을 나타내며, 도 7의 (b)는 본 발명의 일 실시예에 따른 도 3에 도시된 패턴의 패턴 결함을 검출하는 방법을 나타낸다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 패턴 결함 검사 방법을 나타내는 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
도 1은 본 발명의 기술적 사상에 따른 패턴 결함 검사 방법에 이용되는 패턴 결함 검사 장치를 개략적으로 나타내는 블록 구조도이다.
패턴 결함 검사 장치(1000)는 측정 장치(100), 이미지 생성부(200), 결함 위치 검출부(300), 및 라이브러리(400)를 포함할 수 있다.
측정 장치(100)는 검사 대상에 전압을 인가한 후, 검사 대상의 패턴으로부터 전기적 특성 신호인 검사 신호를 측정하는 장치이다. 측정 장치(100)는 패턴에 전압을 인가하기 위한 전압 인가부(110)를 포함할 수 있다. 상기 측정 장치(100)는 웨이퍼의 표면 또는 내부의 패턴, 또는 반도체 패키지의 표면 또는 내부의 패턴에 대한 전기적 특성 신호를 검출하는데 이용될 수 있다. 상기 측정 장치(100)는 패턴 전 영역에서 발생되는 검사 신호를 시간의 흐름에 따라 측정할 수 있다.
전압 인가부(110)가 검사 대상인 웨이퍼 또는 반도체 패키지에 전압을 인가하며, 인가된 전압에 의하여 패턴은 전기적 특성 신호인 검사 신호를 발생시키게 된다. 여기서, 상기 검사 신호는 패턴의 전기 저항을 변수로 하여 생성되는 신호일 수 있다.
상기 전기적 특성 신호는, 예를 들어, 열, 전기 전도도(conductivity), 광 간섭 등 다양한 종류일 수 있으며, 측정 장치(100)는 상기 다양한 종류의 신호를 측정하기 위한 수단을 구비할 수 있다. 예를 들어, 측정 장치(100)는 패턴 전 영역의 온도 분포를 측정하기 위하여 열화상 카메라를 포함할 수 있다. 검사 대상에 전압을 인가하면 패턴의 전기 저항으로 인하여 발생되는 열이 발생될 수 있으며, 상기 열은 온도 변화를 일으킨다. 이때 패턴 결함이 있는 부분에서 발생되는 열량은 정상 패턴으로부터 발생되는 열량보다 클 수 있으며, 그에 따라 패턴 결함 위치의 온도 변화는 상대적으로 클 수 있다. 이외에도, 측정 장치(100)는 다양한 종류의 검사 신호를 측정하기 위한 장치를 포함할 수 있다. 예를 들어, 측정 장치(100)는 패턴 전 영역으로부터 전기 전도도를 측정하기 위한 프로브(probe)를 포함할 수 있으며, 또는 패턴에 광을 조사한 후 패턴으로부터 반사되는 광을 센싱하여 검사 신호를 측정하기 위한 광학 장치를 포함할 수 있다.
이미지 생성부(200)는 측정 장치(100)로부터 생성된 검사 신호를 제공받고, 상기 검사 신호를 처리하여 도 6에 도시된 것과 같은 세기 이미지를 생성할 수 있다. 이때, 세기 이미지는 패턴의 위치별 검사 신호의 세기를 시간 흐름에 따라 나타낼 수 있다. 이미지 생성부(200)는 세기 이미지를 결함 위치 검출부(300)로 제공할 수 있다.
구체적으로, 세기 이미지는 위치별, 시간별로 검사 신호 세기에 대응하는 컬러를 할당함으로써 구현될 수 있다. 예를 들어, 이미지 생성부(200)는 패턴 전 영역을 다수의 서브 영역(예를 들어, 제1 내지 제n 서브 영역)으로 분할하고, 다수의 픽셀(예를 들어, 제1 내지 제n 픽셀)은 상기 다수의 서브 영역에서 추출된 검사 신호의 세기에 대응하는 화소값을 가질 수 있다. 이때, 상기 픽셀은 검사 신호 세기가 클수록 긴 파장(예를 들어, 붉은색)의 컬러를 가질 수 있으며, 반면 검사 신호 세기가 작을수록 짧은 파장(예를 들어, 청색)의 컬러를 가지도록 구성될 수 있다. 또는, 이와 다르게 검사 신호 세기가 클수록 짧은 파장의 컬러를 가지고, 검사 신호 세기가 작을수록 긴 파장의 컬러를 가지도록 구성될 수도 있다. 또는, 검사 신호 세기는 명암으로 구별될 수도 있다.
라이브러리(400)는 검사 대상에 대하여 시뮬레이션 또는 실험을 통해 획득한 다수의 세기 이미지들을 비교 세기 이미지들로서 저장할 수 있다. 상기 라이브러리(400)는 검사가 진행되고 있는 검사 대상의 패턴과 매칭되는 비교 세기 이미지를 결함 위치 검출부(300)로 제공할 수 있다. 라이브러리(400)에는 비교 세기 이미지들뿐만이 아니라 검사 대상의 패턴에 관련된 세기 프로파일 차이 프로파일, 미리 측정된 신호 데이터 등을 저장할 수 있다.
결함 위치 검출부(300)는 상기 이미지 생성부(200)로부터 세기 이미지를 제공받고, 상기 라이브러리(400)로부터 비교 세기 이미지를 제공받으며, 상기 세기 이미지와 비교 세기 이미지의 시간 흐름에 따른 변화 경향을 분석함으로써 패턴 결함 위치를 특정할 수 있다. 결함 위치 검출부(300)는 검사 신호의 처리를 위한 알고리즘들이 설치된 컴퓨터, 세기 이미지 등을 표현하기 위한 디스플레이 장치 등을 포함할 수 있다. 한편, 결함 위치 검출부(300)는 이미지 생성부(200)로부터 제공된 세기 이미지와 매칭될 수 있는 비교 세기 이미지를 라이브러리(400)로부터 찾을 수 있다.
한편, 결함 위치 검출부(300)는 세기 이미지와 비교 세기 이미지를 비교하여 패턴 결함 위치를 검출할 수 있다. 결함 위치 검출부는 세기 이미지와 비교 세기 이미지의 피크점을 분석하거나, 또는 세기 이미지와 비교 세기 이미지의 차이 이미지를 생성하여 패턴 결함 위치를 검출할 수 있다. 나아가, 결함 위치 검출부(300)는 세기 이미지뿐만 아니라, 세기 프로파일 또는 검사 신호 데이터 등을 이용하여 패턴 결함 위치를 검출할 수 있다. 패턴 결함 위치를 특정하는 방법에 대하여는 후술되는 부분에서 보다 상세히 설명하기로 한다.
도 2는 도 1의 이미지 생성부를 보다 상세하게 나타내는 블록 구조도이다.
도 2를 참조하면, 이미지 생성부(200)는 세기 프로파일 추출부(210) 및 세기 프로파일 처리부(220)를 포함할 수 있다.
세기 프로파일 추출부(210)는 측정 장치(100)로부터 제공된 검사 신호를 이용하여 세기 프로파일을 추출할 수 있다. 상기 세기 프로파일은 도 5에 도시된 것과 같이 패턴의 특정 위치의 검사 신호의 세기를 시간 흐름에 따라 나타낼 수 있다.
세기 프로파일 처리부(220)는 세기 프로파일 추출부(210)로부터 제공된 다수의 세기 프로파일들을 통합 처리하여, 패턴의 전 영역의 검사 신호를 시간 흐름에 따라 나타내는 세기 이미지를 생성할 수 있다.
도 3은 (a)에서 제1 패턴 결함 및 제2 패턴 결함으로부터 측정된 검사 신호의 세기를 시간에 따라 나타내고, (b)에서 비교예에 따라 수행된 패턴 결함 검사로 생성된 개략적인 이미지와, (c)에서 본 발명의 일 실시예에 따라 수행된 패턴 결함 검사로 생성된 개략적인 이미지를 나타낸다.
먼저, 도 3의 (a)에 나타난 것과 같이, 제1 패턴 결함(Defect #1)으로부터 측정된 검사 신호는 전체 시간 구간에서 정상 신호의 노이즈 범위보다 큰 세기를 가진다. 제2 패턴 결함(Defect #2)으로부터 측정된 검사 신호는 대체로 정상 신호의 노이즈 범위 내이지만 시간에 따른 변화 경향이 정상 신호와 차이를 보인다.
도 3의 (b)는 비교예로서, 검사 신호를 시간 흐름에 따라 처리하지 않고, 특정 시점의 검사 신호를 단순히 2차원 공간적 이미지로 처리하여 나타낸다. 이 경우, 패턴 결함 검사는 시간에 따른 신호의 변화를 분석하지 않으며, 특정 시점에서 검사 신호와 정상 신호의 세기 차이를 분석하여 이루어지게 된다. 도 3의 (b)의 이미지에 나타나듯이 제1 패턴 결함(Defect #1)은 검출될 수 있는데, 제1 패턴 결함(Defect #1)으로부터 측정되는 검사 신호는 정상 신호의 노이즈 범위보다 큰 세기를 가지므로, 양 신호의 세기를 비교함으로써 패턴 결함을 특정할 수 있다. 반면, 도 3의 (b)의 이미지에 나타나듯이 제2 패턴 결함(Defect #2)은 검출되지 않으며, 이는 제2 패턴 결함(Defect #2)으로부터 측정되는 검사 신호가 정상 신호의 노이즈 범위 내이므로 단순히 세기를 비교하는 방법으로는 패턴 결함 여부를 특정하기 어렵다.
한편, 도 3의 (c)는 패턴 전 영역의 검사 신호를 시간 흐름에 따라 처리하여 나타낸 이미지로서, 도 3의 (b)에서 검출되지 않은 제2 패턴 결함(Defect #2)도 시간 흐름에 따른 변화 경향을 분석하여 검출이 가능함을 보여준다. 예를 들어, 제2 패턴 결함(Defect #2)으로부터 측정되는 검사 신호는 정상 신호에 비교하여 피크점에 도달하는 시간이 차이가 있으며, 따라서 검사 신호와 정상 신호의 피크점을 비교함으로써 패턴 결함을 판단할 수 있다. 즉, 패턴 결함을 단순한 세기 비교를 통해 검출되기 어려운 경우라도, 패턴으로부터 측정된 신호를 시간 구간에서 분석함으로써, 패턴 결함 검사 장치의 검출 능력을 향상시킬 수 있다. 물론, 도 3의 (c)의 경우, 도 3의 (b)에서와 마찬가지로, 제1 패턴 결함(Defect #1)으로부터 측정되는 검사 신호는 정상 신호의 노이즈 범위보다 큰 세기를 가지므로, 양 신호의 세기를 비교함으로써 제1 패턴 결함(Defect #1)을 검출할 수 있다.
도 4는 제1 내지 제3 패턴 결함을 가지는 패턴을 나타내는 도면이다. 도 5는 도 4에 도시된 패턴의 제1 내지 제3 패턴 결함으로부터 측정된 검사 신호를 처리하여 생성된 세기 프로파일들 및 정상 신호에 따른 비교 세기 프로파일을 나타내는 도면이다.
도 4 및 도 5을 참조하면, 제1 내지 제3 패턴 결함(Defect #1 내지 Defect #3)로부터 측정된 검사 신호를 처리하여 생성된 세기 프로파일은 특정 위치에서 시간 흐름에 따른 검사 신호의 세기 변화를 나타낸다. 여기서, 세기 프로파일과 비교되는 정상 신호에 따른 비교 세기 프로파일은 라이브러리로부터 제공될 수 있다.
제1 패턴 결함(Defect #1)에 대한 세기 프로파일에서 나타나듯이 패턴 결함으로 인하여 검사 신호의 세기가 전체 시간 구간에서 증가하는 것을 알 수 있다. 결함 위치 검출부는 시간의 흐름에 따른 변화 경향을 분석하지 않고도, 검사 신호와 정상 신호의 세기만을 비교하여 제1 패턴 결함(Defect #1)을 패턴 결함으로 특정할 수 있다. 예를 들어, 검사 신호 세기의 피크점의 크기는 정상 신호의 노이즈 범위를 벗어날 수 있으며, 결함 위치 검출부는 양 신호의 피크점 크기를 분석하는 것만으로 패턴 결함 여부를 특정할 수 있다.
제1 패턴 결함(Defect #1)에 비하여, 제2 패턴 결함(Defect #2) 및 제3 패턴 결함(Defect #3)은 검사 신호와 정상 신호 간의 세기 차이가 크지 않으므로 단순히 세기만을 비교해서는 패턴 결함 여부를 판단하기 어려울 수 있다. 그에 따라, 제2 패턴 결함(Defect #2) 및 제3 패턴 결함(Defect #3)과 같이 세기 차이가 미세한 경우(예를 들어, 검사 신호가 정상 신호의 노이즈 범위 이내인 경우)에는 시간에 따른 검사 신호 세기의 변화 추이를 분석하여 패턴 결함 여부를 특정하여야 한다.
먼저, 제2 패턴 결함(Defect #2)에 대한 세기 프로파일에 나타나듯이, 제2 패턴 결함(Defect #2)에 대한 검사 신호는 정상 신호보다 짧은 시간에 피크점에 도달한다. 그에 따라, 검사 신호의 세기 프로파일은 정상 신호의 세기 프로파일과 비교하여, 피크점까지 급격히 증가하고, 피크점 이후 완만히 하강하는 형태를 가지게 된다. 결함 위치 검출부는 검사 신호 세기와 정상 신호 세기의 시간에 따른 변화 경향을 분석하여 패턴 결함 여부를 특정하게 된다. 예를 들어, 결함 위치 검출부는 검사 신호의 피크점 도달 시점과 정상 신호의 피크점 도달 시점을 비교함으로써, 패턴 결함을 특정할 수 있다.
제3 패턴 결함(Defect #3)에 대한 세기 프로파일에 나타나듯이, 제3 패턴 결함(Defect #3)에 대한 검사 신호는 정상 신호보다 긴 시간에 피크점에 도달한다. 그에 따라, 검사 신호의 세기 프로파일은 정상 신호의 세기 프로파일과 비교하여, 피크점까지 완만히 증가하고, 피크점 이후 급격히 하강하는 형태를 가지게 된다. 따라서, 결함 위치 검출부는 검사 신호 세기와 정상 신호 세기의 시간에 따른 변화 경향을 분석하여 패턴 결함 여부를 특정하게 된다. 예를 들어, 결함 위치 검출부는 검사 신호의 피크점 도달 시점과 정상 신호의 피크점 도달 시점을 비교함으로써, 패턴 결함을 특정할 수 있다.
한편, 결함 위치 검출부는 피크점의 도달 시점 및 크기를 통하여 패턴 결함 여부를 판단할 때, 피크점을 분석하기 위하여 세기 프로파일을 미분하여 생성된 미분 세기 프로파일을 이용할 수도 있으며, 또한 세기 프로파일과 비교 세기 프로파일의 차이인 차이 프로파일을 이용할 수 있다.
도 6은 본 발명의 실시예들에 따른 세기 이미지와 정상 신호에 따른 비교 세기 이미지를 나타내는 도면이다.
도 6은 패턴 전 영역에서 측정된 검사 신호를 이용하여 생성된 세기 이미지를 피크점의 세기가 큰 순서로 정렬되어 나타낸다. 비교 세기 이미지는 상기 비교 이미지에 매칭되며 라이브러리로부터 제공될 수 있다.
상기 세기 이미지는 패턴 전 영역에서 측정된 검사 신호의 세기를 시간 흐름에 따라 나타낸다. 세기 이미지는 패턴의 위치 및 검사 시점에 따른 검사 신호의 세기와 대응되는 컬러를 픽셀에 할당하여 구현될 수 있다. 예를 들어, 이미지 생성부는 패턴의 전 영역을 다수의 서브 영역으로 분할한 후, 상기 다수의 서브 영역에서 측정된 검사 신호 세기에 대응하는 화소값을 다수의 픽셀들에 인가할 수 있다. 따라서, 다수의 픽셀들 각각은 다수의 서브 영역 중의 어느 한 영역에 대응되므로 다수의 픽셀은 패턴의 위치 정보를 포함한다고 볼 수 있다. 또한, 픽셀의 화소값은 해당 서브 영역의 위치에서의 검사 신호의 세기를 나타내고, 또한 픽셀의 화소값의 시간에 따른 변화는 해당 서브 영역에서 측정된 검사 신호의 시간에 따른 변화를 나타낼 수 있다. 이때, 픽셀은 검사 신호의 세기가 클수록 긴 파장의 컬러를 나타내고, 검사 신호의 세기가 작을수록 짧은 파장의 컬러를 나타내도록 구성될 수 있다.
결함 위치 검출부는 세기 이미지와 비교 세기 이미지의 시간 흐름에 따른 변화 형태를 분석함으로써 패턴 결함 위치를 특정할 수 있다. 예를 들어, 결함 위치 검출부는 각 픽셀의 피크점에 도달 시점 및 크기를 분석하거나, 후술할 차이 이미지를 생성하여 패턴 결함 여부를 판단할 수 있다.
도 7의 (a)는 비교예에 따른 도 3에 도시된 패턴의 패턴 결함을 검출하는 방법을 나타내며, 도 7의 (b)는 본 발명의 일 실시예에 따른 도 3에 도시된 패턴의 패턴 결함을 검출하는 방법을 나타낸다.
도 7의 (a)를 도 3과 함께 참조하면, 비교예에 따른 패턴 결함 검사는 상기 패턴 결함으로부터 측정된 불량 신호가 처리되어 생성된 검사 이미지와 정상 신호에 따른 비교 이미지의 차이 이미지를 생성함으로써 패턴 결함 위치를 검출한다. 이때, 검사 이미지와 비교 이미지는 본 발명의 기술적 사상과 달리 시간 변화에 따른 검사 신호 세기의 변화 정보를 포함하지 않으며, 단지 2차원 공간에서의 이미지를 나타낸다.
제1 차이 이미지는 불량을 선정하는 신호 임계치(threshold)를 높인 경우의 이미지로서, 제1 패턴 결함(Defect #1)으로부터 측정된 신호는 정상 신호와 상대적으로 큰 세기 차이를 가지므로 차이 이미지에 나타날 수 있다. 그에 따라 제1 패턴 결함(Defect #1)은 차이 이미지를 통하여 패턴 결함으로 검출이 가능하다. 반면, 제2 패턴 결함(Defect #2) 및 제3 패턴 결함(Defect #3)으로부터 측정된 신호는 정상 신호에 비하여 상대적으로 작은 세기 차이를 가지므로 차이 이미지에 거의 나타나지 않게 된다. 그에 따라 제2 패턴 결함(Defect #2) 및 제3 패턴 결함(Defect #3)은 패턴 결함으로 판단되지 않게 된다. 즉, 신호 임계치를 높여 검사를 진행하게 되면 낮은 감도로 인하여 제2 패턴 결함(Defect #2) 및 제3 패턴 결함(Defect #3)의 검출이 어렵게 된다.
또한, 제2 차이 이미지는 검출력을 높이기 위하여 신호 임계치를 낮춘 경우의 이미지로서, 제1 내지 제3 패턴 결함(defect#1 내지 defect#3) 모두 차이 이미지에 나타나지만, 가성 불량 또는 실제 제품에 영향을 주지 않는 전기적 차이도 검출되는 문제가 있다.
한편, 도 7의 (b)와 도 3을 참조하면, 세기 이미지와 비교 세기 이미지는 패턴의 위치별 및 검사 시점별로 검사 신호의 세기를 나타내는 맵(map) 형태로 제공되며, 세기 이미지와 비교 세기 이미지의 차이 이미지도 맵 형태로 제공된다.
상기 차이 이미지에 나타나듯이, 패턴 결함이 있는 부분은 정상 패턴과 확연히 다른 이미지를 가짐을 알 수 있다. 즉, 패턴 결함이 존재하는 부분에서는 시간 흐름에 따라 픽셀의 컬러가 변화하는데 반하여, 정상 패턴에서는 시간 흐름에 따른 컬러 변화가 거의 나타나지 않게 된다. 따라서, 시간 흐름에 따라 컬러 변화가 있는 픽셀을 차이 이미지에서 검출함으로써, 해당 픽셀에 대응하는 패턴 위치를 패턴 결함으로 특정하게 된다.
구체적으로, 제1 패턴 결함(Defect #1)은 패턴 결함으로 인하여 전체적인 검사 신호의 세기가 큰 경우이며, 제1 패턴 결함(Defect #1)으로부터 측정된 검사 신호의 세기 프로파일은 도 5에 도시된 것과 동일할 수 있다. 차이 이미지에서 제1 패턴 결함(Defect #1)의 위치에 대응되는 픽셀은 점점 긴 파장의 컬러로 순차적으로 변한 후 다시 점점 짧은 파장의 컬러로 순차적으로 변하는 구간을 가질 수 있다.
이에 비해, 제2 패턴 결함(Defect #2)과 제3 패턴 결함(Defect #3)으로부터 측정된 검사 신호는 정상 신호와 시간에 따른 변화 경향에 차이를 보이는 경우이며, 제2 패턴 결함(Defect #2) 및 제3 패턴 결함(Defect #3)으로부터 측정된 검사 신호의 세기 프로파일은 도 5에 도시된 것과 동일할 수 있다. 차이 이미지에서 제2 패턴 결함(Defect #2) 및 제3 패턴 결함(Defect #3)에 대응되는 픽셀은 점점 긴 파장의 컬러로 순차적으로 변한 후 다시 점점 짧은 파장의 컬러로 순차적으로 변하는 제1 구간 및 점점 짧은 파장의 컬러로 순차적으로 변한 후 다시 점점 긴 파장의 컬러로 순차적으로 변하는 제2 구간을 가질 수 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 패턴 결함 검사 방법을 나타내는 흐름도이다.
도 8을 참조하면, 먼저 검사 대상에 전압을 인가하고, 패턴 전 영역의 검사 신호를 시간 흐름에 따라서 측정한다(S100). 이때, 검사 대상은 웨이퍼 또는 반도체 패키지로서, 인가된 전압으로 인하여 웨이퍼 또는 반도체 패키지의 표면이나 내부에 형성된 패턴으로부터 발생하는 전기적 특성 신호를 검사 신호로서 측정한다. 상기 검사 신호는 패턴의 전기 저항에 따라 상이한 세기를 나타낼 수 있다.
이어서, 검사 신호를 처리하여 세기 이미지를 생성한다(S200). 세기 이미지는 패턴 전 영역에서 측정된 검사 신호의 세기를 시간 흐름에 따라 나타낸다. 세기 이미지는 검사 신호의 세기에 대응하는 컬러를 할당하여 구현될 수 있다. 즉, 패턴의 전 영역을 다수의 서브 영역으로 나누고, 상기 다수의 서브 영역에서 측정된 검사 신호의 세기와 대응하는 화소값을 다수의 픽셀들에 인가함으로써, 세기 이미지는 패턴의 위치 및 검사 시간에 따른 검사 신호의 세기를 나타낼 수 있다.
또한, 상기 세기 이미지를 생성하는 단계는 검사 신호를 처리하여 세기 프로파일을 생성하는 단계와 상기 세기 프로파일을 통합 처리하여 세기 이미지를 생성하는 단계를 포함할 수 있다. 이때, 세기 프로파일은 특정 패턴 위치에서의 검사 신호의 세기를 시간 구간에서 나타낼 수 있다.
세기 이미지와 비교 세기 이미지를 비교하여 패턴 결함 위치를 검출한다(S300). 이때 검사 대상의 패턴의 세기 이미지와 매칭되는 비교 세기 이미지를 라이브러리로부터 불러온다. 상기 비교 세기 이미지는 검사 대상에 대한 실험 또는 시뮬레이션을 통하여 얻을 수 있다. 비교 세기 이미지는 세기 이미지와 마찬가지로 패턴 전 영역으로부터 측정된 신호의 세기를 시간 흐름에 따라 나타낸다. 이어서, 패턴 결함으로 특정하기 위하여 패턴의 특정 위치의 세기 이미지와 비교 세기 이미지의 피크점 분석이 수행될 수 있다. 정상 신호에 비하여, 패턴 결함으로 인한 불량 신호는 피크점에 도달하는 시점 및/또는 피크점에서의 세기가 다르게 나타날 수 있다. 따라서, 세기 이미지와 비교 세기 이미지 중, 피크점의 도달 시점 및/또는 세기가 차이를 보이는 패턴 위치는 패턴 결함이 발생한 부분으로 특정될 수 있다. 일부 실시예들에서, 피크점 분석을 위하여 세기 프로파일이 이용될 수 있으며, 또한 상기 세기 프로파일을 미분하여 생성된 미분 세기 프로파일이 이용될 수 있다.
또한, 패턴 결함으로 특정하기 위하여 세기 이미지와 비교 세기 이미지의 차이 이미지를 이용할 수 있다. 상기 세기 이미지, 비교 세기 이미지 및 차이 이미지는 패턴의 위치 축 및 시간 축에 따라 검사 신호의 세기를 나타내는 그래프로 표현될 수 있다. 패턴 결함이 존재하는 경우, 해당 패턴 결함 위치에 대응하는 차이 이미지는 다른 부분의 이미지와는 다르게 시간 구간에서 컬러가 변화하게 된다. 따라서, 시간 구간에서 컬러 변화를 보이는 패턴 위치는 패턴 결함이 발생한 부분으로 특정될 수 있다.
상술한 바와 같은 패턴 결함 검사 장치를 이용하여 수행되는 패턴 결함 검사 방법은 반도체 공정을 개선하는데 이용될 수 있다. 패턴 결함 검사 방법을 이용하여 웨이퍼 또는 반도체 패키지의 패턴 결함 위치를 찾아내고, 상기 패턴 결함의 발생 원인을 분석할 수 있다. 패턴 결함 원인을 분석함으로써, 어떠한 공정으로 패턴 결함이 야기되었는지 분석될 수 있다. 패턴 결함의 발생 원인을 분석한 후, 상기 분석 결과를 반영하여 반도체 공정이 개선함으로써 공정 수율을 높일 수 있다. 또한, 패턴 결함 검사는 인라인(in-line)으로 수행될 수 있으며, 패턴 결함이 검출되는 경우 반도체 공정을 중단하여 불량으로 인하여 제품이 완성된 후에 폐기되는 것을 방지할 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 측정 장치 110: 전압 인가부
200: 이미지 생성부 210: 세기 프로파일 추출부
220: 세기 프로파일 처리부 300: 결함 위치 검출부
400: 라이브러리 1000: 패턴 결함 검사 장치

Claims (10)

  1. 검사 대상에 전압을 인가하고, 상기 검사 대상에 인가된 전압으로 인하여 상기 검사 대상의 패턴에서 발생되는 검사 신호를 시간 흐름에 따라 측정하는 단계;
    상기 검사 신호를 처리하여, 상기 패턴에서 측정된 상기 검사 신호의 세기를 시간 흐름에 따라 나타내는 세기 이미지를 생성하는 단계; 및
    상기 세기 이미지와 비교 세기 이미지를 비교하여 패턴 결함 위치를 검출하는 단계를 포함하고,
    상기 세기 이미지를 생성하는 단계는,
    상기 검사 신호를 처리하여 세기 프로파일을 생성하는 단계; 및
    상기 세기 프로파일을 통합 처리하여 상기 세기 이미지를 생성하는 단계;
    를 포함하고,
    상기 세기 프로파일은 상기 패턴의 특정 위치에서 측정된 검사 신호의 세기를 시간 흐름에 따라 나타내고,
    상기 패턴 결함 위치를 검출하는 단계는 상기 세기 프로파일의 피크점과 비교 세기 프로파일의 피크점을 분석하여 패턴 결함 여부를 판단하는 것을 포함하는 패턴 결함 검사 방법.
  2. 제 1 항에 있어서,
    상기 검사 신호는 상기 패턴의 전기 저항에 따라 상이한 세기를 가지는 것을 특징으로 하는 패턴 결함 검사 방법.
  3. 제 1 항에 있어서,
    상기 세기 이미지를 생성하는 단계는,
    상기 패턴의 전 영역을 다수의 서브 영역으로 나누고, 상기 다수의 서브 영역에서 측정된 검사 신호의 세기와 대응하는 화소값을 다수의 픽셀들에 인가하며,
    상기 세기 이미지는 상기 다수의 픽셀들이 나타내는 컬러를 시간 흐름에 따라 나타내는 것을 특징으로 하는 패턴 결함 검사 방법.
  4. 제 1 항에 있어서,
    상기 패턴 결함 위치를 검출하는 단계는,
    상기 세기 이미지와 상기 비교 세기 이미지의 차이 이미지를 생성하는 것을 특징으로 하는 패턴 결함 검사 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 패턴 결함 위치를 검출하는 단계 전에,
    상기 비교 세기 이미지를 라이브러리부터 불러오는 단계를 더 포함하는 패턴 결함 검사 방법.
  9. 검사 대상에 전압을 인가하고, 상기 검사 대상에 인가된 전압으로 인하여 상기 검사 대상의 패턴에서 발생되는 검사 신호를 시간 흐름에 따라 측정하는 단계;
    상기 검사 신호를 처리하여, 상기 패턴에서 측정된 상기 검사 신호의 세기를 시간 흐름에 따라 나타내는 세기 이미지를 생성하는 단계; 및
    상기 세기 이미지와 비교 세기 이미지를 비교하여 패턴 결함 위치를 검출하는 단계를 포함하고,
    상기 세기 이미지를 생성하는 단계는,
    상기 검사 신호를 처리하여 세기 프로파일을 생성하는 단계; 및
    상기 세기 프로파일을 통합 처리하여 상기 세기 이미지를 생성하는 단계;
    를 포함하고,
    상기 세기 프로파일은 상기 패턴의 특정 위치에서 측정된 검사 신호의 세기를 시간 흐름에 따라 나타내고,
    상기 패턴 결함 위치를 검출하는 단계는 상기 세기 프로파일의 피크점과 비교 세기 프로파일의 피크점을 분석하여 패턴 결함 여부를 판단하는 것을 포함하고,
    상기 검사 대상은 웨이퍼 또는 반도체 패키지인 것을 특징으로 하는 패턴 결함 검사 방법.
  10. 검사 대상의 패턴의 전기 저항에 따라 변하는 검사 신호를 상기 패턴의 전 영역에 대하여 시간 흐름에 따라 측정하는 단계;
    상기 검사 신호를 처리하여, 상기 패턴의 전 영역의 검사 신호의 세기를 시간에 흐름에 따라 나타내는 세기 이미지를 생성하는 단계; 및
    상기 세기 이미지의 시간 흐름에 따른 변화 경향을 비교 세기 이미지와 비교하여 패턴 결함 위치를 검출하는 단계를 포함하고,
    상기 세기 이미지를 생성하는 단계는,
    상기 검사 신호를 처리하여 세기 프로파일을 생성하는 단계; 및
    상기 세기 프로파일을 통합 처리하여 상기 세기 이미지를 생성하는 단계;
    를 포함하고,
    상기 세기 프로파일은 상기 패턴의 특정 위치에서 측정된 검사 신호의 세기를 시간 흐름에 따라 나타내고,
    상기 패턴 결함 위치를 검출하는 단계는 상기 세기 프로파일의 피크점과 비교 세기 프로파일의 피크점을 분석하여 패턴 결함 여부를 판단하는 것을 포함하는 패턴 결함 검사 방법.
KR1020150190808A 2015-12-31 2015-12-31 패턴 결함 검사 방법 KR102592921B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150190808A KR102592921B1 (ko) 2015-12-31 2015-12-31 패턴 결함 검사 방법
US15/283,466 US10969428B2 (en) 2015-12-31 2016-10-03 Method of inspecting pattern defect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190808A KR102592921B1 (ko) 2015-12-31 2015-12-31 패턴 결함 검사 방법

Publications (2)

Publication Number Publication Date
KR20170079828A KR20170079828A (ko) 2017-07-10
KR102592921B1 true KR102592921B1 (ko) 2023-10-23

Family

ID=59226265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190808A KR102592921B1 (ko) 2015-12-31 2015-12-31 패턴 결함 검사 방법

Country Status (2)

Country Link
US (1) US10969428B2 (ko)
KR (1) KR102592921B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044252A (ko) 2018-10-18 2020-04-29 삼성디스플레이 주식회사 표시 패널 검사 시스템, 표시 패널 검사 방법 및 이를 이용한 표시 패널.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033683A1 (en) * 2000-04-25 2001-10-25 Maki Tanaka Method of inspecting a pattern and an apparatus thereof and a method of processing a specimen

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766345A (en) * 1980-10-09 1982-04-22 Hitachi Ltd Inspection device for defect
GB2207237A (en) * 1987-07-22 1989-01-25 Philips Nv A method of inspecting apertured mask sheet
JPH05235135A (ja) 1992-02-18 1993-09-10 Nec Corp 金属結晶粒の連続的移動の観察方法
JP3008664B2 (ja) 1992-04-23 2000-02-14 日本電気株式会社 エレクトロマイグレ−ション検出方法
US5508610A (en) 1992-12-03 1996-04-16 Georgia Tech Research Corporation Electrical conductivity tester and methods thereof for accurately measuring time-varying and steady state conductivity using phase shift detection
JPH07140490A (ja) * 1993-11-16 1995-06-02 Hitachi Electron Eng Co Ltd Ｔｆｔ基板の短絡検査方法
JP3089530B2 (ja) * 1994-06-28 2000-09-18 ソニー株式会社 磁気ヘッド用非磁性材料及びそれを用いた磁気ヘッド
US5680025A (en) * 1994-10-07 1997-10-21 Csi Technology, Inc. Proactive motor monitoring for avoiding premature failures and for fault recognition
US6172363B1 (en) 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
US5905381A (en) 1996-08-22 1999-05-18 Lsi Logic Corporation Functional OBIC analysis
GB0000067D0 (en) * 2000-01-06 2000-02-23 Delta Electrical Limited Current detector and current measurement apparatus including such detector with temparature compensation
JP2001208803A (ja) * 2000-01-24 2001-08-03 Advantest Corp 半導体集積回路の故障シミュレーション方法および故障シミュレータ
JP4015352B2 (ja) * 2000-02-22 2007-11-28 株式会社日立製作所 荷電粒子ビームを用いた検査方法
JP2002148323A (ja) 2000-11-14 2002-05-22 Sony Corp 測定装置の検査装置および検査方法
JP3859480B2 (ja) 2001-10-17 2006-12-20 株式会社ルネサステクノロジ 検査方法
WO2004109793A1 (ja) * 2003-05-30 2004-12-16 Ebara Corporation 試料検査装置及び方法並びに該試料検査装置及び方法を用いたデバイス製造方法
JP4518835B2 (ja) * 2004-05-13 2010-08-04 大日本スクリーン製造株式会社 欠陥検出装置、配線領域抽出装置、欠陥検出方法および配線領域抽出方法
JP2007127499A (ja) * 2005-11-02 2007-05-24 Nec Electronics Corp 非破壊検査装置および非破壊検査方法
JP4914604B2 (ja) 2005-12-07 2012-04-11 株式会社日立ハイテクノロジーズ 電子線検査装置を用いたパターン欠陥検査方法及びそのシステム、並びに写像投影型又はマルチビーム型電子線検査装置
JP5459973B2 (ja) * 2008-04-03 2014-04-02 株式会社日立ハイテクノロジーズ 試料検査装置
JP2009252995A (ja) 2008-04-07 2009-10-29 Renesas Technology Corp 半導体検査方法
WO2009152046A1 (en) * 2008-06-11 2009-12-17 Kla-Tencor Corporation Systems and methods for detecting design and process defects on a wafer, reviewing defects on a wafer, selecting one or more features within a design for use as process monitoring features, or some combination thereof
JP5196157B2 (ja) 2008-09-30 2013-05-15 株式会社島津製作所 Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置
WO2010038674A1 (ja) 2008-09-30 2010-04-08 東京エレクトロン株式会社 基板の異常載置状態の検知方法、基板処理方法、コンピュータ読み取り可能な記憶媒体および基板処理装置
JP5190433B2 (ja) * 2009-10-27 2013-04-24 日東電工株式会社 配線回路基板の検査方法、配線回路基板の製造方法および配線回路基板の検査装置
US8301409B2 (en) * 2009-12-23 2012-10-30 General Electric Company Photon imaging system for detecting defects in photovoltaic devices, and method thereof
US8841933B2 (en) 2010-09-09 2014-09-23 International Business Machines Corporation Inspection tool and methodology for three dimensional voltage contrast inspection
US8618827B2 (en) 2010-10-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device
JP5548159B2 (ja) * 2010-11-05 2014-07-16 株式会社アドバンテスト 欠陥レビュー装置及び欠陥レビュー方法
TWI575235B (zh) * 2011-04-25 2017-03-21 夏普股份有限公司 配線缺陷檢查方法及配線缺陷檢查裝置、以及半導體基板之製造方法
WO2012162391A2 (en) 2011-05-25 2012-11-29 University Of Central Florida Research Foundation, Inc. Systems and methods for detecting small pattern changes in sensed data
JP5323906B2 (ja) * 2011-09-12 2013-10-23 シャープ株式会社 配線欠陥検出方法および配線欠陥検出装置
US9269135B2 (en) * 2012-03-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Defect management systems and methods
KR20140028701A (ko) 2012-08-30 2014-03-10 삼성전자주식회사 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비
US8965102B2 (en) * 2012-11-09 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for defect analysis of a substrate
KR102085973B1 (ko) 2013-06-18 2020-03-06 에스케이하이닉스 주식회사 반도체 장치의 테스트 회로 및 방법
CN105445611B (zh) * 2014-05-30 2019-11-08 西门子公司 故障电弧的检测方法和检测装置
US20160274044A1 (en) * 2015-03-20 2016-09-22 Intel Corporation Circuit device inspection systems using temperature gradients

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033683A1 (en) * 2000-04-25 2001-10-25 Maki Tanaka Method of inspecting a pattern and an apparatus thereof and a method of processing a specimen

Also Published As

Publication number Publication date
US20170192052A1 (en) 2017-07-06
KR20170079828A (ko) 2017-07-10
US10969428B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
TWI600897B (zh) 用於偵測晶圓上之缺陷之電腦實施方法、非暫時性電腦可讀媒體及系統
TWI588475B (zh) 使用模板影像匹配在一晶圓上偵測缺陷
KR102062433B1 (ko) 결함 정량화 방법, 결함 정량화 장치 및 결함 평가값 표시 장치
EP3311144B1 (en) Colour measurement of gemstones
TWI641062B (zh) 偵測在晶圓上之缺陷
TWI643280B (zh) 使用結構性資訊之缺陷偵測
TWI603072B (zh) 偵測晶圓上之缺陷
US8705837B2 (en) Method for inspection and detection of defects on surfaces of disc-shaped objects and computer system with a software product for carrying out the method
CN110383441A (zh) 使用经预测的计量图像的计量配方产生
TWI607411B (zh) 適應性局部臨限及色彩篩選
US20100235115A1 (en) Automated Binary Processing of Thermographic Sequence Data
US20160245860A1 (en) Method and system for resolving hot spots in lit
CN111492198A (zh) 物体形状测量装置和方法以及程序
KR20180038672A (ko) 적외선 열화상 기술을 이용한 비파괴 결함 검사 장치
KR102592921B1 (ko) 패턴 결함 검사 방법
JP2023073399A (ja) 評価方法及び評価システム
CN114966257A (zh) 一种静电测试放电路径的检测方法及系统
JP7411155B2 (ja) 色ムラ検査装置および色ムラ検査方法
JP2013245985A (ja) 欠陥検査装置、欠陥検査方法、及び欠陥検査プログラム
KR20100111536A (ko) 표면 밝기 분포의 분산 산출 알고리즘을 이용한 대상물 표면의 영상 검사방법
JP2017090081A (ja) 外観検査装置及び外観検査方法
JP6729526B2 (ja) 欠陥サイズ分布の測定方法
Tomić et al. Probability density function estimation of a temperature field obtained by pulsed radiometric defectoscopy
Costa et al. Calibration of circular aperture area using vision probe at inmetro
JP2020201188A (ja) 色ムラ検査方法、色ムラ検査装置、およびプログラム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant