JPH07140490A - Ｔｆｔ基板の短絡検査方法 - Google Patents
Ｔｆｔ基板の短絡検査方法Info
- Publication number
- JPH07140490A JPH07140490A JP30991493A JP30991493A JPH07140490A JP H07140490 A JPH07140490 A JP H07140490A JP 30991493 A JP30991493 A JP 30991493A JP 30991493 A JP30991493 A JP 30991493A JP H07140490 A JPH07140490 A JP H07140490A
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuit
- tft substrate
- test voltage
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】 短絡格子点の周辺を焼損せず、発熱量の時間
変動にかかわらず、これを的確に検出する。 【構成】 予めテストサンプルに対してテスト電圧ＶS
を印加し、その短絡格子点の発熱量が拡散して周辺部が
損傷しないテスト電圧ＶS とその印加時間Ｔ0 、および
印加停止時間Ｔ1 との最適条件を求め、また、各映像信
号ＳC に含まれるノイズを除去する閾値ＥS を定める。
被検査のＴＦＴ基板に対して最適条件によるテストを複
数回繰り返し、各印加ごとにえられる発光点の映像信号
ＳC の波形を閾値ＥS に比較してノイズを除去し、複数
ｑ回サンプリングしてその振幅ｈの平均値ｈm と、各平
均値の総和Ｈm を算出し、総和が判定基準値ＨS を越え
たとき、その発光点を短絡格子点と判定する。
変動にかかわらず、これを的確に検出する。 【構成】 予めテストサンプルに対してテスト電圧ＶS
を印加し、その短絡格子点の発熱量が拡散して周辺部が
損傷しないテスト電圧ＶS とその印加時間Ｔ0 、および
印加停止時間Ｔ1 との最適条件を求め、また、各映像信
号ＳC に含まれるノイズを除去する閾値ＥS を定める。
被検査のＴＦＴ基板に対して最適条件によるテストを複
数回繰り返し、各印加ごとにえられる発光点の映像信号
ＳC の波形を閾値ＥS に比較してノイズを除去し、複数
ｑ回サンプリングしてその振幅ｈの平均値ｈm と、各平
均値の総和Ｈm を算出し、総和が判定基準値ＨS を越え
たとき、その発光点を短絡格子点と判定する。
Description
【０００１】
【産業上の利用分野】この発明は、液晶パネル用のＴＦ
Ｔ基板の短絡格子点の検査方法に関する。
Ｔ基板の短絡格子点の検査方法に関する。
【０００２】
【従来の技術】液晶パネルは、微小な液晶素子が格子状
に多数配列された液晶板と、各液晶素子に対応した薄膜
トランジスタ（ＴＦＴ）が配列されたＴＦＴ基板など
が、積層されて構成される。図４は液晶パネルの基本構
成を示し、液晶パネルはＴＦＴ基板１と、これを駆動す
る走査回路２およびデータ回路３よりなる。ＴＦＴ基板
１は２枚の基板１a,１b が積層され、基板１a には縦方
向にｎ本のドレイン線Ｄ1 〜Ｄn が、基板１b には横方
向にｍ本のゲート線Ｇ1 〜Ｇm が、互いに格子状をなし
て配列され、両配線Ｄ，Ｇは端部に接続用のパッドＰD,
ＰGをそれぞれ有する。各格子内にはＴＦＴ素子と液晶
素子（ＬＣ）、コンデンサ（ＣＡＰ）がそれぞれ形成さ
れ、ドレイン線Ｄとゲート線Ｇに対して図示のように接
続されている。走査回路２より各ゲート線Ｇ1 〜Ｇm に
対して順次に走査パルスが供給され、データ回路３より
各ドレイン線Ｄ1 〜Ｄn のいずれかにデータが入力する
と、対応したＴＦＴが走査パルスにより動作して液晶素
子に電荷が与えられ、その透明度が変化してバックに照
射された照明光によりデータに対応した映像がえられ
る。
に多数配列された液晶板と、各液晶素子に対応した薄膜
トランジスタ（ＴＦＴ）が配列されたＴＦＴ基板など
が、積層されて構成される。図４は液晶パネルの基本構
成を示し、液晶パネルはＴＦＴ基板１と、これを駆動す
る走査回路２およびデータ回路３よりなる。ＴＦＴ基板
１は２枚の基板１a,１b が積層され、基板１a には縦方
向にｎ本のドレイン線Ｄ1 〜Ｄn が、基板１b には横方
向にｍ本のゲート線Ｇ1 〜Ｇm が、互いに格子状をなし
て配列され、両配線Ｄ，Ｇは端部に接続用のパッドＰD,
ＰGをそれぞれ有する。各格子内にはＴＦＴ素子と液晶
素子（ＬＣ）、コンデンサ（ＣＡＰ）がそれぞれ形成さ
れ、ドレイン線Ｄとゲート線Ｇに対して図示のように接
続されている。走査回路２より各ゲート線Ｇ1 〜Ｇm に
対して順次に走査パルスが供給され、データ回路３より
各ドレイン線Ｄ1 〜Ｄn のいずれかにデータが入力する
と、対応したＴＦＴが走査パルスにより動作して液晶素
子に電荷が与えられ、その透明度が変化してバックに照
射された照明光によりデータに対応した映像がえられ
る。
【０００３】上記のＴＦＴ基板１の両配線Ｄ，ＧやＴＦ
Ｔ素子などの接続点に欠陥があると液晶パネルの品質が
低下するので、この欠陥を検査装置により検出し、可能
なときは修復の措置がとられている。欠陥には線欠陥と
点欠陥があり、またそれぞれが短絡と断線に分かれて各
種があるが、この発明はドレイン線Ｄとゲート線Ｇの短
絡に対する検査装置を対象とする。
Ｔ素子などの接続点に欠陥があると液晶パネルの品質が
低下するので、この欠陥を検査装置により検出し、可能
なときは修復の措置がとられている。欠陥には線欠陥と
点欠陥があり、またそれぞれが短絡と断線に分かれて各
種があるが、この発明はドレイン線Ｄとゲート線Ｇの短
絡に対する検査装置を対象とする。
【０００４】図５は、従来行われているドレイン線Ｄと
ゲート線Ｇの短絡検査装置の要部を示す。図において、
各ドレイン線ＤのパッドＰD を接地し、各ゲート線Ｇの
パッドＰG にテスト電圧ＶS を印加する。ＴＦＴ基板１
の上方に走査型赤外線カメラ４を設け、ＴＦＴ基板１が
大きいときは、その表面を例えば４区分して順次に撮像
する。格子点ＰXYが短絡していると、テスト電圧ＶS に
よる電流が流れて発熱し、その温度が上昇して赤外線を
発光（輻射）するので、これを赤外線カメラ４により撮
像し、その走査によりえられた映像信号を信号処理回路
（図示省略）で処理して格子点ＰXYの短絡が検出され、
格子点ＰXYのＸＹ座標値を赤外線カメラ４の走査タイミ
ングより求めて出力される。
ゲート線Ｇの短絡検査装置の要部を示す。図において、
各ドレイン線ＤのパッドＰD を接地し、各ゲート線Ｇの
パッドＰG にテスト電圧ＶS を印加する。ＴＦＴ基板１
の上方に走査型赤外線カメラ４を設け、ＴＦＴ基板１が
大きいときは、その表面を例えば４区分して順次に撮像
する。格子点ＰXYが短絡していると、テスト電圧ＶS に
よる電流が流れて発熱し、その温度が上昇して赤外線を
発光（輻射）するので、これを赤外線カメラ４により撮
像し、その走査によりえられた映像信号を信号処理回路
（図示省略）で処理して格子点ＰXYの短絡が検出され、
格子点ＰXYのＸＹ座標値を赤外線カメラ４の走査タイミ
ングより求めて出力される。
【０００５】
【発明が解決しようとする課題】上記の短絡検査におい
ては、短絡格子点ＰXYの発熱量はテスト電圧の印加開始
とともに漸次増加し、もし、テスト電圧ＶS とその印加
時間が過大のときは短絡格子点ＰXYの温度が必要以上に
上昇し、これが周辺に拡散してＴＦＴ素子などを焼損す
る危険がある。反対に過小のときは十分な赤外線がえら
れない。また、短絡格子点ＰXYの短絡抵抗にはバラツキ
があり、しかも印加時間の経過により変化する性質があ
るので、発熱量はマチマチで時間変動する。このような
周辺の焼損を防止し、発熱量の時間変動にかかわらず短
絡格子点ＰXYを的確に検出する方法が要望されている。
この発明は以上に鑑みてなされたもので、短絡格子点Ｐ
XYの周辺が焼損せず、時間変動する発熱量にかかわら
ず、短絡格子点ＰXYを的確に検出する短絡検査方法を提
供することを目的とする。
ては、短絡格子点ＰXYの発熱量はテスト電圧の印加開始
とともに漸次増加し、もし、テスト電圧ＶS とその印加
時間が過大のときは短絡格子点ＰXYの温度が必要以上に
上昇し、これが周辺に拡散してＴＦＴ素子などを焼損す
る危険がある。反対に過小のときは十分な赤外線がえら
れない。また、短絡格子点ＰXYの短絡抵抗にはバラツキ
があり、しかも印加時間の経過により変化する性質があ
るので、発熱量はマチマチで時間変動する。このような
周辺の焼損を防止し、発熱量の時間変動にかかわらず短
絡格子点ＰXYを的確に検出する方法が要望されている。
この発明は以上に鑑みてなされたもので、短絡格子点Ｐ
XYの周辺が焼損せず、時間変動する発熱量にかかわら
ず、短絡格子点ＰXYを的確に検出する短絡検査方法を提
供することを目的とする。
【０００６】
【課題を解決するための手段】この発明は上記の目的を
達成したＴＦＴ基板の短絡検査方法であって、前記の短
絡検査装置において、予め短絡格子点を有するテストサ
ンプルに対してテスト電圧を印加し、短絡格子点が十分
な赤外線を発光し、かつ、その発熱量が拡散して周辺部
を焼損しないテスト電圧と、その印加時間および印加停
止時間との最適条件を求め、これをマイクロプロセッサ
に設定する。また、赤外線カメラの映像信号に含まれる
ノイズを除去する閾値を定めて信号処理回路に設定す
る。被検査のＴＦＴ基板に対して最適条件によるテスト
電圧の印加と停止とを複数回繰り返し、各印加ごとに、
赤外線カメラにより撮像された発光点の映像信号を信号
処理回路に入力し、閾値に比較してノイズを除去して複
数回サンプリングし、各サンプリングされた振幅の平均
値を算出してメモリに記憶する。マイクロプロセッサに
より各平均値の総和を算出して判定基準値に比較し、こ
れを越えた総和に対する発光点を短絡格子点と判定す
る。
達成したＴＦＴ基板の短絡検査方法であって、前記の短
絡検査装置において、予め短絡格子点を有するテストサ
ンプルに対してテスト電圧を印加し、短絡格子点が十分
な赤外線を発光し、かつ、その発熱量が拡散して周辺部
を焼損しないテスト電圧と、その印加時間および印加停
止時間との最適条件を求め、これをマイクロプロセッサ
に設定する。また、赤外線カメラの映像信号に含まれる
ノイズを除去する閾値を定めて信号処理回路に設定す
る。被検査のＴＦＴ基板に対して最適条件によるテスト
電圧の印加と停止とを複数回繰り返し、各印加ごとに、
赤外線カメラにより撮像された発光点の映像信号を信号
処理回路に入力し、閾値に比較してノイズを除去して複
数回サンプリングし、各サンプリングされた振幅の平均
値を算出してメモリに記憶する。マイクロプロセッサに
より各平均値の総和を算出して判定基準値に比較し、こ
れを越えた総和に対する発光点を短絡格子点と判定す
る。
【０００７】
【作用】上記の短絡検査方法においては、テストサンプ
ルについて、テスト電圧と、その印加時間および停止時
間の最適条件が求められ、被検査のＴＦＴ基板に対して
この最適条件によるテスト電圧の印加と停止とが複数回
繰り返される。この最適条件では、繰り返しの都度、発
光点が十分な赤外線を発光するが、しかしその発熱量が
拡散して周辺部を焼損することがない。上記の各印加ご
とに、赤外線カメラにより撮像された発光点の各映像信
号は、信号処理回路に入力し、これに設定された閾値に
よりノイズが除去され、複数回サンプリングされてその
振幅の平均値が算出される。マイクロプロセッサにより
各平均値の総和が算出され、これが基準値を越えたと
き、この発光点が短絡格子点と判定される。このよう
に、繰り返された複数個の映像信号の振幅の平均値の総
和をわざわざ算出して短絡格子点を判定する理由は、ノ
イズを除去し、安定して検出するためである。以上の最
適条件によるテストと、各映像信号の振幅の平均値の総
和による判定により、短絡格子点は安定して検出され
る。
ルについて、テスト電圧と、その印加時間および停止時
間の最適条件が求められ、被検査のＴＦＴ基板に対して
この最適条件によるテスト電圧の印加と停止とが複数回
繰り返される。この最適条件では、繰り返しの都度、発
光点が十分な赤外線を発光するが、しかしその発熱量が
拡散して周辺部を焼損することがない。上記の各印加ご
とに、赤外線カメラにより撮像された発光点の各映像信
号は、信号処理回路に入力し、これに設定された閾値に
よりノイズが除去され、複数回サンプリングされてその
振幅の平均値が算出される。マイクロプロセッサにより
各平均値の総和が算出され、これが基準値を越えたと
き、この発光点が短絡格子点と判定される。このよう
に、繰り返された複数個の映像信号の振幅の平均値の総
和をわざわざ算出して短絡格子点を判定する理由は、ノ
イズを除去し、安定して検出するためである。以上の最
適条件によるテストと、各映像信号の振幅の平均値の総
和による判定により、短絡格子点は安定して検出され
る。
【０００８】
【実施例】図１〜図３はこの発明の一実施例を示し、図
１は、この発明の短絡検査方法を適用した短絡検査装置
１０の概略構成図、図２は、短絡検査方法の一部に対す
る説明図、図３は短絡検査方法の手順を示すフローチャ
ートである。
１は、この発明の短絡検査方法を適用した短絡検査装置
１０の概略構成図、図２は、短絡検査方法の一部に対す
る説明図、図３は短絡検査方法の手順を示すフローチャ
ートである。
【０００９】図１において、短絡検査装置１０は、従来
と同様の赤外線カメラ４を具備し、これに対して電圧制
御部５、信号処理回路６およびデータ処理部７を設けて
構成される。電圧制御部５は、電圧制御回路51と可変直
流電源52、切替え制御回路53およびスイッチ54よりな
り、データ処理部７は、Ａ／Ｄ変換器71とマイクロプロ
セッサ（ＭＰＵ）72、メモリ（ＭＥＭ）73および出力器
74よりなる。なお、信号処理回路６は回路構成図を図示
しないが、赤外線カメラ４より入力した発光点に対する
映像信号のノイズを除去し、複数回サンプリングしてそ
の平均値を算出し、また赤外線カメラ４の走査タイミン
グ信号より発光点のＸＹ座標値を検出する機能を有する
ハード回路で、通常の技術により容易に構成することが
できる。
と同様の赤外線カメラ４を具備し、これに対して電圧制
御部５、信号処理回路６およびデータ処理部７を設けて
構成される。電圧制御部５は、電圧制御回路51と可変直
流電源52、切替え制御回路53およびスイッチ54よりな
り、データ処理部７は、Ａ／Ｄ変換器71とマイクロプロ
セッサ（ＭＰＵ）72、メモリ（ＭＥＭ）73および出力器
74よりなる。なお、信号処理回路６は回路構成図を図示
しないが、赤外線カメラ４より入力した発光点に対する
映像信号のノイズを除去し、複数回サンプリングしてそ
の平均値を算出し、また赤外線カメラ４の走査タイミン
グ信号より発光点のＸＹ座標値を検出する機能を有する
ハード回路で、通常の技術により容易に構成することが
できる。
【００１０】以下、図１〜図３によりＴＦＴ基板１の短
絡検査方法を説明する。まず準備作業として、短絡格子
点を有するＴＦＴ基板をテストサンプルとして検査装置
１０に装着して、赤外線カメラ５により撮像する（準備
フローチャートのステップ）。電圧制御回路41により
可変直流電源42を、切替制御回路53によりスイッチ54を
それぞれ制御して、テストサンプルに対して、適当なテ
スト電圧ＶS を印加時間Ｔ0 印加し、ついで印加停止時
間Ｔ1 だけ停止する。これら３者の各条件をそれぞれ変
化してテストを繰り返し、赤外線カメラ５の映像信号Ｓ
Cより短絡格子点の検出が十分可能で、その温度上昇が
周辺の液晶素子などを焼損しない、３者の最適条件を求
め、これをＭＰＵ72に設定する（ステップ）。また、
映像信号に含まれているノイズを除去する最適な閾値Ｅ
S を求めて信号処理回路６に設定し（ステップ）、さ
らに、総和に対する判定基準値ＨS を定めてＭＰＵ72に
設定すると（ステップ）、準備が完了する。被検査の
ＴＦＴ基板１の検査においては、検査装置１０にＴＦＴ
基板１を装着して赤外線カメラ５により撮像する（検査
フローチャートのステップ）。これに対してＭＰＵ72
の指令により、電圧制御回路41により可変直流電源42を
制御して上記の最適条件のテスト電圧ＶS を出力し、切
替え制御回路43によりスイッチ44を切替えて、ＴＦＴ基
板１に対して最適条件による印加時間Ｔ0 の印加と、停
止時間Ｔ1 の停止とを複数ｒ回繰り返すと、各印加ごと
に、各発光点の映像信号列ＳC1〜ＳCrと、その走査タイ
ミング信号ＳXYとが逐次に出力されて信号処理回路６に
入力する（ステップ）。図２は、印加時間Ｔ0 ，停止
時間Ｔ1 の複数ｒ回の繰り返しと、これに対する映像信
号列ＳC1〜ＳCrの波形を例示するもので、各映像信号Ｓ
C の波形は信号処理回路６において閾値ＥS 以下のノイ
ズが除去されて検出され、その振幅ｈが時点ｔ0 〜ｔq
で複数ｑ回サンプリングされてその平均値ｈm が算出さ
れる。これとともに、走査タイミング信号ＳXYにより、
各映像信号列ＳC に対応した発光点のＸＹ座標値が検出
され、平均値ｈm とＸＹ座標値はともにＡ／Ｄ変換器71
によりデジタル化されてメモリ73に記憶される（ステッ
プ）。これが終了すると、発光点ごとに平均値ｈm の
総和Ｈm が算出される（ステップ）。算出された総和
Ｈm は、ＭＰＵ72に設定された判定基準値ＨS に比較さ
れ（ステップ）、これを越えた総和Ｈm に対応した発
光点が短絡格子点ＰXYと判定され、そのＸＹ座標値が出
力器74に出力されて(10)、検査が終了する(11)。総和Ｈ
m が判定基準値ＨS 以下のときは、再検査が必要であれ
ばルーチンはステップに戻って上記と同様に再検査さ
れ、必要がないときは検査終了となる。
絡検査方法を説明する。まず準備作業として、短絡格子
点を有するＴＦＴ基板をテストサンプルとして検査装置
１０に装着して、赤外線カメラ５により撮像する（準備
フローチャートのステップ）。電圧制御回路41により
可変直流電源42を、切替制御回路53によりスイッチ54を
それぞれ制御して、テストサンプルに対して、適当なテ
スト電圧ＶS を印加時間Ｔ0 印加し、ついで印加停止時
間Ｔ1 だけ停止する。これら３者の各条件をそれぞれ変
化してテストを繰り返し、赤外線カメラ５の映像信号Ｓ
Cより短絡格子点の検出が十分可能で、その温度上昇が
周辺の液晶素子などを焼損しない、３者の最適条件を求
め、これをＭＰＵ72に設定する（ステップ）。また、
映像信号に含まれているノイズを除去する最適な閾値Ｅ
S を求めて信号処理回路６に設定し（ステップ）、さ
らに、総和に対する判定基準値ＨS を定めてＭＰＵ72に
設定すると（ステップ）、準備が完了する。被検査の
ＴＦＴ基板１の検査においては、検査装置１０にＴＦＴ
基板１を装着して赤外線カメラ５により撮像する（検査
フローチャートのステップ）。これに対してＭＰＵ72
の指令により、電圧制御回路41により可変直流電源42を
制御して上記の最適条件のテスト電圧ＶS を出力し、切
替え制御回路43によりスイッチ44を切替えて、ＴＦＴ基
板１に対して最適条件による印加時間Ｔ0 の印加と、停
止時間Ｔ1 の停止とを複数ｒ回繰り返すと、各印加ごと
に、各発光点の映像信号列ＳC1〜ＳCrと、その走査タイ
ミング信号ＳXYとが逐次に出力されて信号処理回路６に
入力する（ステップ）。図２は、印加時間Ｔ0 ，停止
時間Ｔ1 の複数ｒ回の繰り返しと、これに対する映像信
号列ＳC1〜ＳCrの波形を例示するもので、各映像信号Ｓ
C の波形は信号処理回路６において閾値ＥS 以下のノイ
ズが除去されて検出され、その振幅ｈが時点ｔ0 〜ｔq
で複数ｑ回サンプリングされてその平均値ｈm が算出さ
れる。これとともに、走査タイミング信号ＳXYにより、
各映像信号列ＳC に対応した発光点のＸＹ座標値が検出
され、平均値ｈm とＸＹ座標値はともにＡ／Ｄ変換器71
によりデジタル化されてメモリ73に記憶される（ステッ
プ）。これが終了すると、発光点ごとに平均値ｈm の
総和Ｈm が算出される（ステップ）。算出された総和
Ｈm は、ＭＰＵ72に設定された判定基準値ＨS に比較さ
れ（ステップ）、これを越えた総和Ｈm に対応した発
光点が短絡格子点ＰXYと判定され、そのＸＹ座標値が出
力器74に出力されて(10)、検査が終了する(11)。総和Ｈ
m が判定基準値ＨS 以下のときは、再検査が必要であれ
ばルーチンはステップに戻って上記と同様に再検査さ
れ、必要がないときは検査終了となる。
【００１１】
【発明の効果】以上の説明のとおり、この発明による短
絡検査方法においては、予めテストサンプルの短絡格子
点をテストして、テスト電圧とその印加時間および停止
時間の３者に対する最適条件と、映像信号のノイズに対
する適切な閾値とをそれぞれ求め、被検査のＴＦＴ基板
に対してこの最適条件によるテスト電圧の印加と停止と
を複数回繰り返し、各印加ごとに、発光点の各映像信号
のノイズを閾値により除去し、複数回サンプリングされ
た振幅の平均値の総和を算出し、これが判定基準値を越
えたとき、この発光点を短絡格子点と判定するもので、
発熱量の時間変動にかかわらず、周辺のＴＦＴなどを焼
損することなく短絡格子点が的確に検出され、ＴＦＴ基
板の短絡検査の信頼性の向上に寄与するところには大き
いものがある。
絡検査方法においては、予めテストサンプルの短絡格子
点をテストして、テスト電圧とその印加時間および停止
時間の３者に対する最適条件と、映像信号のノイズに対
する適切な閾値とをそれぞれ求め、被検査のＴＦＴ基板
に対してこの最適条件によるテスト電圧の印加と停止と
を複数回繰り返し、各印加ごとに、発光点の各映像信号
のノイズを閾値により除去し、複数回サンプリングされ
た振幅の平均値の総和を算出し、これが判定基準値を越
えたとき、この発光点を短絡格子点と判定するもので、
発熱量の時間変動にかかわらず、周辺のＴＦＴなどを焼
損することなく短絡格子点が的確に検出され、ＴＦＴ基
板の短絡検査の信頼性の向上に寄与するところには大き
いものがある。
【図１】この発明の短絡検査方法を適用した短絡検査装
置１０の一実施例における概略構成図である。
置１０の一実施例における概略構成図である。
【図２】短絡検査方法の一部に対する説明図で、(a) は
テスト電圧ＶS の繰り返しによる各映像信号ＳC の波形
図、(b) は各映像信号ＳC に対するサンプリングを示す
図である。
テスト電圧ＶS の繰り返しによる各映像信号ＳC の波形
図、(b) は各映像信号ＳC に対するサンプリングを示す
図である。
【図３】短絡検査方法の手順を示すフローチャートで、
(a) は準備に対するもの、(b)は検査に対するものを示
す。
(a) は準備に対するもの、(b)は検査に対するものを示
す。
【図４】液晶パネルの基本構成図である。
【図５】ドレイン線Ｄとゲート線Ｇの短絡検査装置の要
部の構成図である。
部の構成図である。
１…ＴＦＴ基板、１a,１b …基板、２…走査回路、３…
データ回路、４…赤外線カメラ、５…電圧制御部、51…
電圧制御回路、52…可変直流電源、53…切替制御回路、
54…スイッチ、６…信号制御回路、７…データ処理部、
71…Ａ／Ｄ変換器、72…マイクロプロセッサ（ＭＰ
Ｕ）、73…メモリ（ＭＥＭ）、74…出力器、Ｄ1 〜Ｄn
…ドレイン線、Ｇ1 〜Ｇm …ゲート線、ＰD,ＰG …接続
用パッド、ＴＦＴ…薄膜トランジスタ、ＬＣ…液晶損
傷、ＰXY…短絡格子点、ＶS …テスト電圧、Ｔ0 …印加
時間、Ｔ1 …印加停止時間、ＥS …閾値、ＳC …映像信
号、ＳC1〜ＳCr…映像信号列、ｈ…映像信号波形の振
幅、ｑ…サンプリング回数、ｈm …振幅の平均値、Ｈm
…平均値ｈm の総和、ＨS …判定基準値、〜(12)…フ
ローチャートのステップ番号。
データ回路、４…赤外線カメラ、５…電圧制御部、51…
電圧制御回路、52…可変直流電源、53…切替制御回路、
54…スイッチ、６…信号制御回路、７…データ処理部、
71…Ａ／Ｄ変換器、72…マイクロプロセッサ（ＭＰ
Ｕ）、73…メモリ（ＭＥＭ）、74…出力器、Ｄ1 〜Ｄn
…ドレイン線、Ｇ1 〜Ｇm …ゲート線、ＰD,ＰG …接続
用パッド、ＴＦＴ…薄膜トランジスタ、ＬＣ…液晶損
傷、ＰXY…短絡格子点、ＶS …テスト電圧、Ｔ0 …印加
時間、Ｔ1 …印加停止時間、ＥS …閾値、ＳC …映像信
号、ＳC1〜ＳCr…映像信号列、ｈ…映像信号波形の振
幅、ｑ…サンプリング回数、ｈm …振幅の平均値、Ｈm
…平均値ｈm の総和、ＨS …判定基準値、〜(12)…フ
ローチャートのステップ番号。
Claims (1)
- 【請求項１】 液晶パネル用のＴＦＴ基板に格子状に配
列されたドレイン線とゲート線との両線の、いずれかの
一方を接地して他方にテスト電圧を印加し、該両線の短
絡した格子点が発熱し、発光した赤外線を走査型赤外線
カメラにより撮像し、その映像信号を信号処理回路によ
り処理して該短絡格子点を検出するＴＦＴ基板の短絡検
査装置において、予め前記短絡格子点を有するテストサ
ンプルに対して前記テスト電圧を印加し、該短絡格子点
が十分な赤外線を発光し、かつその発熱量が拡散して周
辺部を焼損しない該テスト電圧と、その印加時間および
印加停止時間との最適条件を求め、該最適条件をマイク
ロプロセッサに設定し、前記赤外線カメラの映像信号に
含まれるノイズを除去する閾値を定めて前記信号処理回
路に設定し、被検査のＴＦＴ基板に対して前記最適条件
によるテスト電圧の印加と停止とを複数回繰り返し、該
各印加ごとに、前記赤外線カメラにより撮像された発光
点の映像信号を前記信号処理回路に入力し、前記閾値に
比較してノイズを除去して複数回サンプリングし、該各
サンプリングされた振幅の平均値を算出してメモリに記
憶し、前記マイクロプロセッサにより該各平均値の総和
を算出して判定基準値に比較し、該判定基準値を越えた
総和に対する発光点を前記短絡格子点と判定することを
特徴とする、ＴＦＴ基板の短絡検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30991493A JPH07140490A (ja) | 1993-11-16 | 1993-11-16 | Ｔｆｔ基板の短絡検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30991493A JPH07140490A (ja) | 1993-11-16 | 1993-11-16 | Ｔｆｔ基板の短絡検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07140490A true JPH07140490A (ja) | 1995-06-02 |
Family
ID=17998867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30991493A Pending JPH07140490A (ja) | 1993-11-16 | 1993-11-16 | Ｔｆｔ基板の短絡検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07140490A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014510956A (ja) * | 2011-03-31 | 2014-05-01 | セイジ・エレクトロクロミクス，インコーポレイテッド | 熱撮像を用いてエレクトロクロミックデバイス内の欠陥を検出及び修復するためのシステム及び方法 |
| JP2014209100A (ja) * | 2013-03-15 | 2014-11-06 | フォトン・ダイナミクス・インコーポレーテッド | 検査中にディスプレイをリアルタイムで監視するシステムおよび方法 |
| KR20170079828A (ko) * | 2015-12-31 | 2017-07-10 | 삼성전자주식회사 | 패턴 결함 검사 방법 |
| US9713224B2 (en) | 2014-01-28 | 2017-07-18 | Koninklijke Philips N.V. | Electroluminescent device with short detection circuit |
-
1993
- 1993-11-16 JP JP30991493A patent/JPH07140490A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014510956A (ja) * | 2011-03-31 | 2014-05-01 | セイジ・エレクトロクロミクス，インコーポレイテッド | 熱撮像を用いてエレクトロクロミックデバイス内の欠陥を検出及び修復するためのシステム及び方法 |
| JP2014209100A (ja) * | 2013-03-15 | 2014-11-06 | フォトン・ダイナミクス・インコーポレーテッド | 検査中にディスプレイをリアルタイムで監視するシステムおよび方法 |
| US9713224B2 (en) | 2014-01-28 | 2017-07-18 | Koninklijke Philips N.V. | Electroluminescent device with short detection circuit |
| KR20170079828A (ko) * | 2015-12-31 | 2017-07-10 | 삼성전자주식회사 | 패턴 결함 검사 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795887B2 (en) | Photoconductive based electrical testing of transistor arrays | |
| JP4915991B2 (ja) | 太陽電池の欠陥検査装置及びその方法 | |
| JP3246704B2 (ja) | 配線基板の検査装置 | |
| KR970028589A (ko) | 반도체 디바이스에 대한 검사방법과 배선전류 관측방법 및 그의 장치 | |
| JP2765427B2 (ja) | 半導体集積回路内部相互配線の検査方法および装置 | |
| US7664311B2 (en) | Component mounting board inspecting apparatus | |
| JPH07140490A (ja) | Ｔｆｔ基板の短絡検査方法 | |
| JP3708763B2 (ja) | 欠陥検出方法 | |
| US7623982B2 (en) | Method of testing an electronic circuit and apparatus thereof | |
| Li et al. | Soft Defect Localization (SDL) applied on analog and mixed-mode ICs failure analysis | |
| JPH01185454A (ja) | ショート欠陥検査方法、ショート欠陥検査装置、及びショート欠陥リペア装置 | |
| KR101904550B1 (ko) | 전기 회로 검사 시스템 및 그 방법 | |
| JP3106952B2 (ja) | 半田づけ不良検出装置 | |
| JP2660497B2 (ja) | 基板検査用給電制御素子及び基板検査における給電方法並びに基板検査装置 | |
| JP3696495B2 (ja) | 試験装置 | |
| TWI857134B (zh) | 半導體試料之檢查裝置及檢查方法 | |
| JP2004271538A (ja) | 電子回路検査装置 | |
| JP2726379B2 (ja) | Ｉｃの不良部分特定方法 | |
| JPH02194541A (ja) | 光プローバ | |
| JP2888210B2 (ja) | 半導体集積回路の故障解析方法 | |
| TW202125662A (zh) | 半導體試料之檢查裝置及檢查方法 | |
| KR940006054A (ko) | 결함검출방법 | |
| JPH04134429A (ja) | アクティブマトリクス基板の欠陥修復方法 | |
| JPS59177846A (ja) | 電子ビ−ム装置 | |
| JPH06288931A (ja) | 実装基板検査装置 |