JP3661633B2 - 電子ビームテストシステム及び電子ビームテスト方法 - Google Patents
電子ビームテストシステム及び電子ビームテスト方法 Download PDFInfo
- Publication number
- JP3661633B2 JP3661633B2 JP2001342201A JP2001342201A JP3661633B2 JP 3661633 B2 JP3661633 B2 JP 3661633B2 JP 2001342201 A JP2001342201 A JP 2001342201A JP 2001342201 A JP2001342201 A JP 2001342201A JP 3661633 B2 JP3661633 B2 JP 3661633B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- integrated circuit
- semiconductor integrated
- circuit device
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子ビームテストシステム及び電子ビームテスト方法に係わり、特に、ＤＣ信号や観測したいタイミングの前の時刻から電位変化が無い信号に対してもＨｉｇｈ／Ｌｏｗを判定できる電子ビームテストシステム及び電子ビームテスト方法に関する。
【０００２】
【背景技術】
図４は、従来の電子ビームテストシステムを示す構成図である。
【０００３】
電子ビームテストシステム１００は、電子ビームプローバ１０１と、これに接続されたデバイスを駆動させるための高精度ＬＳＩテスタ１０２と、電子ビームプローバ１０１及び高精度ＬＳＩテスタ１０２を制御する制御ＥＷＳ（エンジニアリング ワーク ステーション）１０６とを備えている。
【０００４】
電子ビームプローバ１０１は、パルスビーム化のためのビームブランカ１０３、電位分布観測・波形測定のための分析グリッド１０４、及び、これに接続された波形測定ユニット１０５をＳＥＭ（走査型電子顕微鏡）に付加したような構造となっている。Ｘ−Ｙ移動ステージ１０８上には半導体ウエハを載置する固定ステージ１０９が配置されている。
【０００５】
固定ステージ１０９に良品又は不良品の半導体ウエハ（半導体集積回路装置）を載置する。
【０００６】
この半導体ウエハは、テストヘッド１１０に接続され、このテストヘッド１１０によって動作させられる。具体的には、テストヘッド１１０から、半導体ウエハの各入力端子に、クロック信号を含む所定のテストパターン信号を入力する。
【０００７】
フィールドエミッションガン（ＦＥ−Ｇｕｎ）１０７により電子ビームを照射し、この電子ビームをビームブランカ１０３を通して動作中の半導体ウエハに照射する。
【０００８】
そして、半導体ウエハからの二次電子を分析グリッド１０４を通して二次電子検出器１１１によって検出し、波形測定ユニット１０５によって動作中の半導体ウエハの電圧波形などを測定する。
【０００９】
図５には、半導体ウエハに供給されるテストパターン信号とその測定波形の一例が示されている。ここでは半導体ウエハの配線のクロック信号波形と、パッシベーション膜上に現れる微分波形の一例を示す。
【００１０】
同図に示すように、電子ビームテストシステムにおける電圧波形測定では、パッシベーション膜上に現れる微分波形を捉える。そして、半導体ウエハに供給されるテストパターン信号が、観測したいパターン信号になったタイミングにおいて、クロック周期を長くし、任意時刻の電位コントラスト画像を取り込む。
【００１１】
【発明が解決しようとする課題】
ところで、前記従来の電子ビームテストシステムにおいて、クロックのようなパルス信号では、Ｌｏｗ電位の画像は明るく、Ｈｉｇｈ電位の画像は暗くなるので、パッシベーション膜を剥離しなくてもパッシベーション膜が無い状態と同様に観測することができる。
【００１２】
しかし、従来の手法では、ＤＣ（直流）信号や観測したいタイミングの前から電位変化が無かった信号に関しては、画像がグレー（中間色）になってしまい、Ｈｉｇｈ／Ｌｏｗの判断ができず、電位の認識が困難であった。
【００１３】
また、従来の手法では、テストパターンをループさせながら、所望のテストパターン信号が入力されるたびに電位コントラストを取り込むという処理を行っていた。従って、テストパターンがループする毎に電位コントラストを取り込むという複数ショットが必要であった。そして、得られた複数の電位コントラストを積算し、最終的な電位コントラスト画像を生成していた。
【００１４】
従って、従来の手法では、電位コントラストの画像の生成に時間がかかり、結果として、プロセス結果に起因する不良または故障を迅速に解析することができないという問題があった。
【００１５】
加えて、このような従来の手法では、繰り返し再現性がない不良現象を観測することができないという問題があった。
【００１６】
本発明は前記のような事情を考慮してなされたものであり、その目的は、半導体集積回路装置の電位情報を１回の現象を観測することで取得することができ、しかもＤＣ信号や観測したいタイミングの前から電位変化が無い信号に対してもＨｉｇｈ／Ｌｏｗを判定できる電子ビームテストシステム及び電子ビームテスト方法を提供することにある。
【００１７】
【課題を解決するための手段】
（１）本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置に電子ビームを照射して解析のための電位コントラストを取得する電子ビームテストシステムである。
【００１８】
このシステムは、
前記半導体集積回路装置へ、解析のためのテストパターン信号を供給するとともに、前記テストパターン信号を所与のタイミングでホールドし、その後、前記半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるテスタと、
前記基準電位にした後の電位コントラストを取り込む検出器と、
を具備する。
【００１９】
この電子ビームシステムでは、所望のタイミングでのテストパターン信号を所定時間ホールドし、このホールドされたテストパターン信号（入力信号）及び直流電源電位を基準電位に変化させるという構成を採用する。この構成を採用することにより、ホールドされたテストパターン信号等を基準電位に変化させると、観測したい信号がＤＣ（直流）信号でも、また観測したいタイミングの前から電位変化がなかった信号でも、これを微分波形として検出することができる。
【００２０】
以上のように、ＤＣ信号や、観測したいタイミングの前の時刻から電位変化がない信号に対しても、ＨｉｇｈまたはＬｏｗを判定することができる。
【００２１】
加えて、本発明によれば、パッシベーション膜上において信号ラインの電位を減衰信号として検出することができる。このため、良好な電位コントラスト画像の生成を、テストパターン信号をループさせることなく１回の現象の観測（単発現象の観測）で実現ができる。すなわち、波形の減衰という単発動作現象を観測し、電位コントラスト画像を生成することができるため、半導体集積回路装置のパッシベーション膜上から電位情報をシングルショットで簡単に取得可能なシステムを実現することができる。
【００２２】
（２）また、本発明においては、
前記半導体集積回路装置に電子ビームを照射する電子銃と、
前記電子銃と前記半導体集積回路装置との間に配置された、電位分布観測のための分析グリッドをさらに含むことも可能である。
【００２３】
（３）また、本発明は、
被解析対象物である半導体集積回路装置を載置するステージであって平面上を自在に移動可能なステージをさらに含むことも可能である。
【００２４】
（４）本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置に電子ビームを照射して解析のための電位コントラストを取得する電子ビームテストシステムである。
【００２５】
このシステムは、
前記被解析対象物である半導体集積回路装置を載置する第１ステージと、
この半導体集積回路装置と比較するための良品の半導体集積回路装置を載置する第２ステージと、
前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置へ、解析のためのテストパターン信号を供給するとともに、前記テストパターン信号を所与のタイミングでホールドし、その後、前記各半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる動作を前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置それぞれに対して行うテスタと、
前記基準電位にした直後の前記被解析対象物である半導体集積回路装置の電位コントラストを取り込む第１検出器と、
前記基準電位にした直後の前記良品の半導体集積回路装置の電位コントラストを取り込む第２検出器と、
を具備する。
【００２６】
前記電子ビームテストシステムによれば、被解析対象物である半導体集積回路装置の電位コントラストを良品の半導体集積回路装置の電位コントラストと比較することができる。これにより、解析時間を大幅に短縮することができる。
【００２７】
（５）また、本発明において、
被解析対象物である半導体集積回路装置に電子ビームを照射する第１電子銃と、
良品の半導体集積回路装置に電子ビームを照射する第２電子銃と、
前記第１電子銃と第１ステージとの間に配置された、電位分布観測のための第１分析グリッドと、
前記第２電子銃と第２ステージとの間に配置された、電位分布観測のための第２分析グリッドと、
をさらに含むことも可能である。
【００２８】
（６）また、本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置に電子ビームを照射して電位コントラストを取得する電子ビームテストシステムであって、
前記半導体集積回路装置へ供給されるテストパターン信号を所与のタイミングでホールドし、その後、前記半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、その直後の前記半導体集積回路装置の電位コントラストを取り込むことを特徴とする。
【００２９】
（７）さらに、本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置及びこの半導体集積回路装置と比較するための良品の半導体集積回路装置に電子ビームを照射して各半導体集積回路装置から電位コントラストを取得する電子ビームテストシステムであって、
前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置へ供給されるテストパターン信号を所与のタイミングでホールドし、その後、前記各半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる動作を前記各半導体集積回路装置それぞれに対して行い、
前記基準電位にした直後の前記被解析対象物である半導体集積回路装置の電位コントラストを取り込むとともに、前記基準電位にした直後の前記良品の半導体集積回路装置の電位コントラストを取り込むことを特徴とする。
【００３０】
（８）また、本発明において、
前記基準電位を、接地電位とすることも可能である。
【００３１】
すなわち、実際のパッシベーション膜上では、電極電位をＨｉｇｈからＬｏｗ（接地電位）に変化させたときは、その逆のときに比べ、その後に発生する減衰波形の電位保持時間がテストパターン信号のホールド時間の２倍近くなることが確認されている。従って、基準電位を、接地電位に設定することにより、十分長い減衰時間を得ることができる。この十分長い減衰期間を利用して、電位情報をより詳細に取得し、半導体集積回路装置のプロセス結果に起因する不良または故障をより確実に検出することが可能となる。
【００３２】
（９）また、本発明において、
前記半導体集積回路装置に対する電子ビームの照射は、フレームスキャン照射として行われ、かつこのフレームスキャン照射は、少なくとも前記テストパターン信号のホールド期間中及び前記電位コントラストの取り込み期間にて行うように電子ビーム制御を行うビーム制御部を有することも可能である。
【００３３】
供給テストパターン信号のホールド期間中に、電子ビームをフレームスキャン照射することにより、半導体集積回路装置表面のパッシベーション膜表面の電位を充電により初期化させておく。そして、ホールドした信号電位を基準電位に変化させた後の電位コントラストの取り込み期間中においても、電子ビームをフレームスキャン照射することにより、減衰波形を確実に発生させることができる。
【００３４】
（１０）また、本発明において、
前記電位コントラストの取り込みを、前記基準電位にした直後の電位コントラストの減衰期間中に複数回にわたり順次行い、取り込まれた複数の電位コントラストを所与のルールに従い積算し電位コントラスト画像を生成するコントラスト画像生成部をさらに有するように形成することも可能である。
【００３５】
ホールドされたテストパターン信号を基準電位に変化させることにより、パッシベーション膜上において信号ラインの電位を大きな減衰信号として検出することができる。このため、本発明は、この減衰期間中に電位コントラストを複数回に渡り順次取り込み、取り込まれた複数の電位コントラストを所定のルールに従い積算し、電位コントラスト画像を生成するという構成を採用する。これにより、電位コントラストの強度と、Ｓ／Ｎ比とを両立した更に良好な電位コントラスト画像の生成を、単発現象の観測で実現ができる。すなわち、波形の減衰という単発現象を観測し、半導体集積回路装置の電位情報をパッシベーション膜上からシングルショットで簡単にかつより確実に取得可能なシステムを実現することができる。
【００３６】
また、本発明において、
前記電位コントラスト画像の生成は、
最先に取り込まれた電位コントラストの積算割合を後に取り込まれた電位コントラストの積算割合より大きく設定して行われるような構成を採用することも可能である。
【００３７】
このようにすることにより、取り込まれた複数回の電位コントラストの記憶手段（例えばフレームメモリ）への画像格納割合を最適化することができ、電位コントラスト強度とＳ／Ｎ比とをさらに最適化した電位コントラスト画像を生成することができる。
【００３８】
（１１）また、本発明において、
前記供給テストパターン信号のホールド開始に関連付けて、
前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるタイミング及び前記電位コントラストの取り込み開始タイミングを決定するという構成を採用することも可能である。
【００３９】
以上の構成を採用することにより、電位を基準電位に変化させるタイミングと、電位コントラストの取り込み開始タイミングは最初に１度だけ設定しておけばよく、その後、解析対象となる半導体集積回路装置の品種を変えた場合でも、さらには、観測したいテストパターン信号のタイミングが変わった場合でも、電位を基準電位に変化させるタイミングや、電位コントラストの取り込み開始タイミングを再度設定し直す必要がなく、システム全体の取り扱いが極めて簡単なものとなる。
【００４０】
このような構成の一例として、例えば、テストパターン信号を半導体集積回路装置に供給するシステム部分と、半導体集積回路装置に電子ビームを照射し電位コントラストの取り込むシステム部分とがハードウエア的に別々に形成されているシステムを想定すると、上記トリガの発生を以下のように行う構成を採用することも可能である。
【００４１】
上記システムの一例として、
テストパターン信号を供給するシステム部分は、
前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、
電位コントラストを取り込むシステム部分は、
前記トリガ信号の発生から所定の遅延時間経過後に画像取り込み用の垂直走査のタイミングをリセットし、前記リセット後、所定回数の垂直走査が終了したタイミングに同期して、前記電位コントラストの取り込み開始を行ない、
前記所定の遅延時間は、
前記ホールド時間経過のタイミングに、前記リセット後の所定回数の垂直走査が終了するタイミングが一致する値に設定されるという構成を採用することも可能である。
【００４２】
また、上記システムの他の一例として、
テストパターン信号を供給するシステム部分は、
前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、
電位コントラストを取り込むシステム部分は、
前記トリガ信号の発生から所定の遅延時間経過後に画像取り込み用の垂直走査のタイミングをリセットし、かつ前記電位コントラストの取り込み開始を行ない、
前記所定の遅延時間は、
前記ホールド時間経過のタイミングに、前記垂直走査をリセットするタイミングが一致する値に設定されるという構成を採用することも可能である。
【００４３】
以上の構成を採用することにより、テストパターン信号を半導体集積回路装置に供給するシステム部分と、半導体集積回路装置に電子ビームを照射し電位コントラストの取り込むシステム部分とがハードウエア的に別々に形成されているシステムであっても、トリガ信号の発生に合わせて、電位コントラストの取り込み開始タイミングは最初に１度だけ設定しておけばよく、その後、解析対象となる半導体集積回路装置の品種を変えた場合でも、さらには、観測したいテストパターン信号のタイミングが変わった場合でも、電位を基準電位に変化させるタイミングや、電位コントラストの取り込み開始タイミングを再度設定し直す必要がなく、システム全体の取り扱いが極めて簡単なものとなる。
【００４４】
（１２）また、本発明に係る電子ビームテスト方法は、
被解析対象物である半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、前記半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記半導体集積回路装置に対し電子ビームの照射を行うとともに、
前記基準電位に変化させた直後の電位コントラストを取り込むことにより、プロセス欠陥に起因する不良又は故障を解析する為の電位コントラスト画像を生成することを特徴とする。
【００４５】
（１３）また、本発明に係る電子ビームテスト方法は、
被解析対象物である半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、前記半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記半導体集積回路装置に対し電子ビームの照射を行うとともに、前記半導体集積回路装置と比較するための良品の半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、当該良品の半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記良品の半導体集積回路装置に対し電子ビームの照射を行い、
前記基準電位に変化させた直後の両半導体集積回路装置の電位コントラストを取り込むことにより、両半導体集積回路装置の電位コントラスト画像を生成し、両電位コントラスト画像を比較することにより、前記被解析対象物のプロセス欠陥に起因する不良又は故障を解析することを特徴とする。
【００４６】
（１４）また、本発明の方法において、
前記半導体集積回路装置に対する電子ビームの照射は、フレームスキャン照射として行われ、フレームスキャン照射は、少なくとも前記供給テストパターン信号のホールド期間中及び前記電位コントラストの取り込み期間にて行う構成を採用することも可能である。
【００４７】
（１５）また、本発明の方法において、
前記電位コントラストの取り込みを、前記基準電位にした直後の電位コントラストの減衰期間中に複数回に渡り順次行ない、取り込まれた複数の電位コントラストを所与のルールに従い積算し前記電位コントラスト画像を生成するという構成を採用することも可能である。
【００４８】
（１６）また、本発明は、単体としての半導体集積回路装置の状態でこれを解析するように接してもよく、また半導体集積回路装置が形成された半導体ウエハの状態で半導体集積回路装置を解析するように構成してもよく、またそのいずれの状態においても半導体集積回路装置を解析できるように構成してもよい。
【００４９】
（１７）また、本発明において、半導体集積回路装置へ供給されるテストパターン信号が、所望のテストパターン信号となったタイミングにおいて、テストパターン信号をホールドすることなく、直接、半導体集積回路装置の直流電源の電位及びテストパターン信号の電位を基準電位に変化させ、基準電位に変化した直後において、前記電位コントラストの取り込みを行うという構成を採用することも可能である。
【００５０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００５１】
１：システム全体の構成
図１は、本発明の実施の形態によるプロセス電子ビームテストシステムを示す構成図である。
【００５２】
このプロセス電子ビームテストシステムは、ＣＭＯＳスタティック動作の半導体集積回路装置においてプロセス欠陥に起因する不良及び故障を解析する専用の電子ビームテストシステムである。
【００５３】
本実施の形態のシステムは、半導体集積回路装置単体の状態においてこれを解析することもでき、また半導体集積回路装置が形成された半導体ウエハの状態でも半導体集積回路装置を解析するようにも形成されている。なお、必要に応じて、半導体集積回路装置単体の場合においてのみこの解析を行うように形成してもよく、またこれとは逆に、半導体集積回路装置が形成された半導体ウエハの状態でのみ、これを解析するように形成してもよい。
【００５４】
プロセス電子ビームテストシステム１０は、電子ビームプローバ１３と、これに接続されたデバイスを駆動させるための解析専用ＬＳＩテスタ１４と、電子ビームプローバ１３及び解析専用ＬＳＩテスタ１４を制御する制御パソコン１７と、電子ビームプローバ用のプローバ制御器５０と、プローバ制御器５０を制御するプローバ制御パソコン５２と、を備えている。
【００５５】
電子ビームプローバ１３は第１及び第２の鏡体１１、１２を有する。第１及び第２の鏡体１１、１２それぞれの上側には電子ビームを照射するサーマルＷ−Ｇｕｎ１５、１６が配置されている。第１及び第２の鏡体１１、１２それぞれの下側には電位分布観測・波形測定のための分析グリッド１８、１９が配置されている。
【００５６】
電子ビームプローバ１３内には、第１及び第２の鏡体１１、１２の下方に位置するＸ−Ｙ移動共通ステージ２０が配置されている。このステージ２０には、第１の鏡体１１の下方に位置する固定ステージ２１が配置されていると共に第２の鏡体１２の下方に位置するＸ−Ｙ移動ステージ２２が配置されている。
【００５７】
固定ステージ２１には比較用の良品の半導体集積回路装置がセットされる。Ｘ−Ｙ移動ステージ２２には測定用（不良品）の半導体集積回路装置がセットされる。なお、良品と不良品をセットするステージは逆でも良い。
【００５８】
なお、必要に応じて、良品の半導体集積回路装置が形成されたウエハを固定ステージ２１上に載置し、不良品の半導体集積回路装置が形成された半導体ウエハをＸ−Ｙ移動ステージ２２上に載置し、これらの半導体ウエハを、ＬＳＩテスタ１４によって上述したと同様に動作するようにしてもよい。
【００５９】
固定ステージ２１の近傍には二次電子検出器２３が配置されており、Ｘ−Ｙ移動ステージ２２の近傍には二次電子検出器２４が配置されている。
【００６０】
測定用の半導体集積回路装置及び良品の半導体集積回路装置それぞれは解析専用ＬＳＩテスタ１４に接続されている。
【００６１】
解析用ＬＳＩテスタ１４は、良品／不良品の半導体集積回路装置を駆動する。具体的には、図８に示すテストパターン信号及び直流電源からの電圧ＶＤＤを対象とする半導体集積回路装置へ供給することで、これらの半導体集積回路装置を駆動する。
【００６２】
このとき、供給される直流電源の電圧は、電源電位ＶＤＤに設定される。加えて、供給されるテストパターン信号は、クロック信号に同期して、各入力端子から複数の信号の組み合わせ（Ｈｉｇｈ及びＬｏｗの信号の組み合わせ）として供給される。ここでは４つの信号波形の組み合わせとして、テストパターン信号が順次供給される場合を例示する。
【００６３】
半導体集積回路装置において、プロセス結果に起因する不良及び故障を解析する場合には、高速のクロックは必要とされない。このため実施例のテスタ１４は、低速のクロックを用いる。しかも信号波形に高いタイミング精度が要求されることがないため、本実施の形態のテスタ１４は、プロセス欠陥専用のものとして形成される。この結果、本実施例のシステムは、簡単な構成で安価なものとなる。
【００６４】
良品の半導体集積回路装置を準備し、この良品の半導体集積回路装置を固定ステージ２１上に載置する。被解析対象物である不良品の半導体集積回路装置を準備し、この不良品の半導体集積回路装置をＸ−Ｙ移動ステージ２２上に載置する。これらの半導体集積回路装置は、解析専用ＬＳＩテスタ１４に接続され、このＬＳＩテスタ１４によって前述したように動作させられる。
【００６５】
サーマルＷ−Ｇｕｎ１５、１６により電子ビームを照射し、この電子ビームを動作中の半導体集積回路装置にフレームスキャン照射する。そして、半導体集積回路装置からの二次電子を分析グリッド１８、１９を通して二次電子検出器２３、２４によって検出し、電位コントラストを取得する。第１及び第２の鏡体を有する電子ビームプローバを用いることにより、良品と不良品の電位コントラストをリアルタイムで比較する。これにより、不良品の半導体集積回路装置を解析することができる。
【００６６】
前述のように、電位コントラストを取得し電位コントラスト画像を生成するために、本実施の形態のプローバ制御器５０には、Ａ／Ｄ変換器３０、３１と、フレームメモリ３２、３３とが設けられている。そして、二次電子検出器２３、２４で検出された電位コントラスト信号は、対応するＡ／Ｄ変換器３０、３１でデジタル信号に変換され、フレームメモリ３２、３３に書き込まれることになる。このとき、プローバ制御パソコン５２及びプローバ制御器５０は、サーマルＷ−Ｇｕｎ１５、１６及び分析グリッド１８、１９を用いた半導体集積回路装置への電子ビーム照射を制御する電子ビーム制御部として機能するとともに、二次電子検出器２３、２４、Ａ／Ｄ変換器３０、３１及びフレームメモリ３２、３３とともにコントラスト画像生成部としても機能する。
【００６７】
２：ホールド及び画像取り込み
図２は、半導体集積回路装置における各波形の具体例を示す。ここでは、配線のクロック波形、パッシベーション膜上からのクロック波形、入力信号波形、パッシベーション膜上からの入力信号波形、直流電源波形及びパッシベーション膜上からの直流電源波形の一例を示す。
【００６８】
良品及び不良品の各半導体集積回路装置は、同じタイプのテストパターン信号が供給されるとともに、直流電源の電圧が供給された状態で動作している。
【００６９】
そして、図２に示すように、観測したいタイミング（観測したいテストパターン信号が入力されたタイミング）でテストパターン信号を所定時間（例えば５秒程度）ホールドし、直流電源の電位及び入力信号（テストパターン信号）を基準電位（例えば接地電位（ＧＮＤ））に高速で変化させた直後、電位コントラストを所定時間（例えば１秒程度）取り込む。
【００７０】
半導体集積回路装置に対する電子ビームのフレームスキャン照射は、少なくともテストパターン信号のホールド期間中と、電位コントラストの取り込み期間中は行われる。
【００７１】
テストパターン信号を所定時間ホールドするのは、電子ビームのフレームスキャン照射によりパッシベーション膜に電子を充分に充電させて初期化させておくためである。
【００７２】
そして、直流電源の電位及びテストパターン信号を基準電位に高速で変化させることにより、各信号ラインの電位（例えばＨｉｇｈレベル）をパッシベーション膜上において、所与の微分波形として検出することができる。
【００７３】
なお、高速信号でしか不良を再現できない場合やチップ内部ディレイ回路で観測したい時刻の電位を保持できない場合は、ホールド期間を設けず、観測したいタイミングとなった直後に、電源電圧の電位及び入力信号を基準電位、例えばＧＮＤに高速で変化させ、その直後に電位コントラストを同様に取り込んでもよい。
【００７４】
図３は、電位コントラスト生成のメカニズムを説明するものである。
【００７５】
図３（ａ）は、電位コントラストを取得する半導体集積回路装置の一部を示す断面図であり、図３（ａ）に示すように、Ａｌ合金配線２５の上にはパッシベーション膜２６が形成されている。このパッシベーション膜２６に図１に示すサーマルＷ−Ｇｕｎ１５、１６により電子ビームを照射する。そして、観測したい時刻でテストパターン信号を所定時間ホールドし、ホールドした信号の電位及び直流電源の電位を、基準電位、例えばＧＮＤに高速で変化させた直後、電位コントラストを所定時間取り込む。この際、例えばホールドした信号の電位がＨｉｇｈレベルの場合にのみ、図３（ｃ）に示すような微分波形が発生することが確認された。
【００７６】
以下に、Ａｌ合金配線２５に供給されホールドされているテストパターン信号が、Ｈｉｇｈレベルの場合と、Ｌｏｗレベルの場合に分けて、その詳細を説明する。
【００７７】
まず、Ａｌ合金配線２５に、Ｈｉｇｈレベルのテストパターン信号が供給された状態でこの入力信号がホールドされた場合を想定する。図３（ｂ）は、この状態における半導体集積回路装置を模擬的に表した等価回路図であり、図３（ｃ）は、この状態でのパッシベーション膜２６の表面電位Ｖｓの波形を示す図である。
【００７８】
Ａｌ合金配線２５にＨｉｇｈレベルの信号が供給されている場合に、この信号をホールドすることは、図３（ｂ）の等価回路において、スイッチをオン側にセットすることと等価であり、このためパッシベーション膜２５の表面電位Ｖｓは図３（ｃ）に示すよう接地電位（ＧＮＤ）となることが観測される。
【００７９】
そして、直流電源の電位及びホールドされた入力信号の電位を、基準電位（ここでは接地電位）に高速で変化させる。この電位の変化は、図３（ｂ）の等価回路において、スイッチをオフすることと等価であり、図３（ｃ）に示すように、パッシベーション膜２６の表面電位Ｖｓは微分波形として観測されることが確認された。
【００８０】
次に、図３（ａ）に示すＡｌ合金配線２５にＬｏｗレベルのパターン信号が供給されている場合を想定する。図３（ｄ）は、この状態における半導体集積回路装置の等価回路図であり、図３（ｅ）は、この状態でのパッシベーション膜２６の表面電位Ｖｓを示す。
【００８１】
Ｌｏｗレベルのテストパターン信号をホールドした状態は、図３（ｄ）に示す等価回路において、スイッチをオンした状態と等価であり、パッシベーション膜２６の表面電位Ｖｓは図３（ｅ）に示すようＬｏｗレベルの信号として観測される。
【００８２】
この状態において、直流電源の電位及びホールドした入力信号を、基準電位、ここでは接地電位に高速で変化させる。このような電位変化は、図３（ｄ）において、スイッチをオフすることと等価であるが、Ａｌ合金配線２５の信号レベルは引き続いてＬｏｗであるため、パッシベーション膜２６の表面電位Ｖｓは、図３（ｅ）に示すように引き続いてＬｏｗレベルのまま変化しない。
【００８３】
このように、本実施の形態のシステムでは、半導体集積回路装置に供給されるテストパターン信号を観測したいタイミングで所定時間ホールドし、これを基準電位に高速で変化させることにより、Ｌｏｗレベルの信号が供給されているＡｌ合金配線２５上のパッシベーション膜２６上の電位Ｖｓは変化せず、Ｌｏｗレベルの信号として検出されるが、Ｈｉｇｈレベルの信号が供給されているＡｌ合金配線２５上のパッシベーション膜２６の表面電位Ｖｓは、図３（ｃ）に示すマイナス電位方向への微分波形として観測される。この微分波形は、Ａｌ合金配線２５に供給される信号がＨｉｇｈレベルの信号であれば、これがＤＣ信号や、観測したいタイミングの前の時刻から電位変化がないようなＨｉｇｈレベル信号であっても、確実に発生する。
【００８４】
以上のように、本実施の形態のシステムでは、Ａｌ合金配線２５上のパッシベーション膜２６の表面で観測される電位Ｖｓの信号を観測することにより、Ａｌ合金配線２５の信号の電位がＨｉｇｈかＬｏｗかを検出でき、特に、Ａｌ合金配線２５の信号が、従来のシステムでは観測できなかったＤＣ信号や、観測したいタイミングの前の情報から電位変化がないようなＨｉｇｈのような信号であっても、これを確実に検出することができる。
【００８５】
具体的には、クロック波形や、電位変化のある信号波形も、これを電位コントラストとして取得できる。これに加えて、直流信号や、観測したいタイミングの前後で電位変化がない信号に対しても、微分波形による電位変化を生じさせ、その電位レベルがＨｉｇｈかＬｏｗかを判定できる。
【００８６】
また、本実施の形態によれば、ホールドされたテストパターン信号等を基準電位に変化させることにより、パッシベーション膜上において信号ラインの電位を大きな減衰信号として検出することができる。このため、この減衰期間中に電位コントラストを複数回に渡り順次取り込み、取り込まれた複数の電位コントラストを所定のルールに従い積算し、電位コントラスト画像を生成するという構成を採用することにより、電位コントラストの強度と、Ｓ／Ｎ比とを両立した更に良好な電位コントラスト画像の生成を、１回の画像取得のための観測（単発現象の観測）で実現ができる。
【００８７】
すなわち、従来のシステムでは、テストパターン信号を半導体集積回路装置に繰り返して入力し、所望のテストパターン信号が入力されるたびに電位コントラストを繰り返し取り込むという、複数ショットが必要となり、この様にして得られた複数の電位コントラストを積算し最終的な電位コントラスト画像を生成していた。従って、電位コントラスト画像の生成に時間がかかるととともに、ループするテストパターンにおいて、最適なタイミングで同期を取りながら、各ループでの電位コントラスト取得を行わねばならない。このため、システム全体が複雑かつ高価なものとなることが避けられず、またこのことが解析ミスを引き起こす誘引となっていた。しかも、従来のシステムでは、繰り返し再現性の無い不良現象を解析することもできなかった。
【００８８】
これに対し、本実施の形態のシステムでは、前述したように、波形の減衰という単発動作現象を観測し、半導体集積回路装置のパッシベーション膜上から電位情報をシングルショットで簡単にかつ確実に取得可能なシステムを実現することができる。従って、本実施の形態のシステムでは、電位コントラスト画像の生成を短時間で行うことができ、かつその構成を簡単かつ安価なものとすることができる。しかも、従来のシステムでは解析できなかった、繰り返し再現性の無い不良現象をも解析することができ、しかも従来に比べ解析ミスが少なくなり解析精度を高めることができる。
【００８９】
特に、本実施の形態では、減衰期間中において、電位コントラストを複数回に渡り取り込んでいるため、よりＳ／Ｎ比の高い、しかも十分な電位コントラスト強度を持った電位コントラスト画像を得ることができる。
【００９０】
また、前記電位コントラスト画像の生成は、最先に取り込まれた電位コントラストの積算割合を後に取り込まれた電位コントラストの積算割合より大きく設定して行われるような構成を採用することが好ましい。
【００９１】
このようにすることにより、取り込まれた複数回の電位コントラストのフレームメモリへの画像格納割合を最適化することができ、電位コントラスト強度とＳ／Ｎ比とをさらに最適化した電位コントラスト画像を生成することができる。
【００９２】
また、本実施の形態のシステムでは、前記供給テストパターン信号のホールド開始に関連付けて、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるタイミング及び前記電位コントラストの取り込み開始タイミングを決定するという構成を採用することが好ましい。
【００９３】
以上の構成を採用することにより、電位を基準電位に変化させるタイミングと、電位コントラストの取り込み開始タイミングは最初に１度だけ設定しておけばよく、その後解析対象となる半導体集積回路装置の品種を変えた場合でも、さらには、観測したいテストパターン信号のタイミングが変わった場合でも、電位を基準電位に変化させるタイミングや、電位コントラストの取り込み開始タイミングを再度設定し直す必要がなく、システム全体の取り扱いが極めて簡単なものとなり、しかも解析の準備時間を大幅に短縮し、迅速な不良解析を実現できる。
【００９４】
また、実施の形態では、第１及び第２の鏡体を有する電子ビームプローバを用いることにより、良品と不良品の電位コントラストをリアルタイムで比較でき、解析時間を大幅に短縮することができる。これに対して、従来の電子ビームテストシステムでは、良品と不良品を入れ替えて測定する必要があった。
【００９５】
また、実施の形態では、２つの鏡体１１、１２を使用しているが、個々の鏡体の製造コストを低くし、さらに解析専用ＬＳＩテスタを低速にすることで低コスト化している。このため、システム全体としては低コストを実現することができる。従来の電子ビームテストシステムは非常に高価であったが、本実施の形態によるプロセス電子ビームテストシステムは低コストを実現したものである。
【００９６】
すなわち、本実施の形態によるプロセス電子ビームテストシステムは、プロセス欠陥に起因する不良や故障を解析する専用の電子ビームテストシステムである。したがって、設計不良でしばしば生じる速度マージン不良に対応させる必要はなく、またＤＣに近い電位変化が無い信号でもＨｉｇｈかＬｏｗの判断が可能になる。このため、従来の電子ビームテスタにあった波形測定機能を不要とすることができるので、高速波形を測定するためのビームブランカ・波形測定ユニットが不要になる。また、第１種局所電界効果を利用して電位コントラストを取得する場合には分析グリッドも不要になる。さらに、電子ビームをパルス化する必要が無くなったため、高輝度のＦＥ−Ｇｕｎを使用する必要が無くなり、このための高度低真空設備（ターボ分子・イオンポンプ等）も不要となる。よって、システム全体としては低コストを実現することができる。
【００９７】
以上説明した本実施の形態のシステム、特にシングルショットの画像取得を実現可能とした本実施の形態のシステムの作用効果をまとめると、以下の通りである。
【００９８】
ａ：繰り返し再現性がない不良現象を観測することが可能となる。
【００９９】
ｂ：テストパターン信号をループさせないため、ＬＳＩテスターの設定、操作が極めて容易になる。
【０１００】
ｃ：上記ｂの結果、ＬＳＩテスタの操作に精通しないものでも解析が可能となる。
【０１０１】
ｄ：上記ｂの結果、解析準備期間が短縮され、解析スピードを向上させることができる。
【０１０２】
ｅ：上記ｂの結果、解析準備期間が少なくなり、解析精度を上げることができる。
【０１０３】
３：実施例のシステムの具体例
以下に、本実施の形態に係る電子ビームテストシステムを、より詳細に説明する。
【０１０４】
３−１：フレームスキャン
まず、電位コントラストの取得のためのフレームスキャンのしくみを説明する。図６はディスプレイとその静電偏向板を示しており、図７は、水平走査のノコギリ波、垂直走査の階段波を示している。
【０１０５】
水平走査回路によりディスプレイ左右の偏向板に１つ目のノコギリ波が印加されると、左から右に対して走査線が１本走り再び元の位置に戻る。この走査線はディスプレイ最上部に横１本走った状態で、走査に要した時間は例えば３００μsec.である。
【０１０６】
次に２つ目のノコギリ波が印加されると、垂直走査回路から垂直走査の階段波が１ステップ進められた（２本目）信号が発せられ、２本目の走査線は先の１本目の走査線より下側に１ステップ移動した位置に走査される。
【０１０７】
正確には、１つ目のノコギリ波によって走査線が左から右に１本走り再び元の位置に戻った瞬間、その詳細位置は１本目の走査線より下側に１ステップ移動した位置になる。垂直走査線は例えば５１２ステップの階段波であり、これによって５１２本の走査線が走り１つの画面（１フレーム）が構成される。
【０１０８】
この場合１フレームの描画に必要な時間は、この例では、
３００μsec.×５１２=１５３．６msec.
となる。
【０１０９】
本実施の形態において、以上のようなディスプレイのフレームスキャンは、電子ビームプローバ内で試料（ＬＳＩチップ）表面に対して行われる一次電子ビームのフレームスキャン照射と完全に同期して行われる。
【０１１０】
なお、水平走査はノコギリ波で示したが、デジタルスキャンであれば階段波になる。また垂直走査の階段波に関しては、以降の説明図ではノコギリ状に示す。
【０１１１】
３−２：電位コントラストの取り込み
本実施の形態のシステムでは、電子ビームをフレームスキャン照射したままでテストパターンをホールドしパッシベーション膜表面の電位を初期化させた後、電源（ＶＤＤ・ＧＮＤ）を含むすべてのテスタ１４からの信号電位をＧＮＤ電位に変化させ、その直後に、上述したようにフレームスキャンした像のみを電位像として取り込む。
【０１１２】
本実施の形態のシステムでは、ＬＳＩテスタ１４のようにテストパターン信号を供給するシステム部分と、電子ビームプローバ１３及びプローバ制御器５０のように電位コントラストを取り込むシステム部分とが、ハードウエア的に別体に形成されている場合には、両システム部分の内部遅延等を考慮し、両者が良好に同期を取りながら、テストパターン信号のホールド、ホールドされたテストパターン信号の基準電位への変化、及びフレームスキャンした電位像の取り込みを行うように構成する必要がある。
【０１１３】
このため、本実施の形態のシステムでは、図８に示すように、前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる。
【０１１４】
そして、前記トリガ信号の発生から所定の遅延時間（図８の遅延２の時間）経過後に画像取り込み用の垂直走査のタイミングをリセットし、前記リセット後、所定回数の垂直走査が終了したタイミングに同期して、前記電位コントラストの取り込み開始を行う。
【０１１５】
ここにおいて、前記所定の遅延時間（遅延２の時間）は、前記ホールド時間経過のタイミングに、前記リセット後の所定回数の垂直走査が終了するタイミングが一致する値に設定されるという構成を採用する。
【０１１６】
以下に、図８に沿って、その具体的な例を示す。
【０１１７】
まずＬＳＩテスタ１４がテストパターンをホールドした後、ＬＳＩテスタ１４からプローバ制御器５０にトリガ信号を出力する。
【０１１８】
プローバ制御器５０は、このトリガ信号に基づき、画像取り込み用の垂直走査のタイミングをリセットし、このリセット後は、所定回数（ここでは６回）の垂直走査が終了したタイミングに同期して、電位コントラストの取り込み開始が行われるように、回路各部におけるタイミングを調整する。
【０１１９】
ここでは、テスタ１４が試料（ＬＳＩチップ）への信号電位・電源をＧＮＤに変化させた直後、プローバ制御器５０側で電位像が取得されるようにタイミングを調整する。
【０１２０】
ＬＳＩテスタ１４が、テストパターンをホールドしてからトリガ信号を出力するまでのシステム内部の遅延１を仮に３０msec固定であると仮定し、テストパターンのホールドに必要な時間を１secとし、このパターンホールド間に６個垂直走査ののこぎり刃を入れるとすると（６回フレームスキャンする）、プローバ制御器５０にトリガ信号が入力されてから、このプローバ制御器５０が実際に画像取り込み用の垂直走査のタイミングをリセットするまでに要する内部遅延２の時間は、以下の式から、４８．４msecとなるように調整される。
【０１２１】
｛１sec.−３０msec−（１５３．６msec×６）｝＝４８．４msec.
そして、リセット後の垂直走査が、６回終了した時点で、図８に示すように、フレームメモリへの電位コントラスト画像の取り込みを開始する。
【０１２２】
図８の例では、４フレーム分画像を取り込む様子を示している。フレームスキャンは常時行われ電子ビームは常に照射されたままであるが、フレームメモリに取り込まれる画像は所定タイミングの４フレーム分のみである。
【０１２３】
図８に示す本実施の形態のシステムでは、この遅延２の調整を最初に１度だけ実施しておけば、テストパターンのホールドから画像取り込みまでの条件は固定されているため、観察したいタイミングや解析対象品種（ＬＳＩチップの品種）が替わってクロックレート等が変化しても設定を変える必要はないという利点がある。
【０１２４】
次に、図８に示すシステムの変形例を、図１０に基づき説明する。
【０１２５】
図１０に示すように、この変形例に係る実施の形態のシステムは、テスタ１４が、供給テストパターン信号のホールドの開始に同期して所定の内部遅延時間（遅延１）経過後にトリガ信号を発生し、かつ所定のホールド期間（ここでは１sec）経過後に、ホールドしたテストパターン信号の電位及び直流電源の電位を基準電位であるＧＮＤへ変化させる。
【０１２６】
前記トリガ信号が入力された、プローバ制御器５０は、トリガ信号の発生から所定の遅延時間（図１０の遅延２に相当する時間）経過後に画像取り込み用の垂直走査のタイミングをリセットし、かつ電位コントラストの取り込み開始を行う。
【０１２７】
ここにおいて、前記遅延２の時間は、ホールド時間経過のタイミングに、垂直走査をリセットするタイミングが一致する値に設定される。
【０１２８】
このような構成を採用しても、図８に示す実施の形態と同様に、遅延２の調整を最初の１度だけ実施しておけば、テストパターンのホールドから画像取り込みまでの条件は固定されているため、図８に示す実施の形態と、同様の作用効果を奏することができる。
【０１２９】
３−３：電位コントラストの積算
次に、図９に基づき、電位コントラスト取得の手順を説明する。
【０１３０】
パッシベーション膜上に現れた電位コントラストは、図９（Ａ）に示されるように指数関数的に減少する（放電波形）。
【０１３１】
同図において、縦軸はＶ（電圧）、横軸はｔ（時間）を表す。
【０１３２】
これを式に表すと次のようになる（微分回路放電電圧の式）。
【０１３３】
Ｖt＝Ｖ0・ε-t/(CR)
ここにおいて、Ｖt：時間ｔでの電圧、Ｖ0：初期電圧、ε：自然対数の底、ｔ：時刻、Ｃ：パッシベーション膜の容量、Ｒ：絶運膜表面からＧＮＤ電極に対する抵抗値である。
【０１３４】
このような振る舞いを持つ電位情報をより効果的に取得し、単発現象の観測（１回の画像取得による観測）を実現するため、まず電位保持期間に画像取得期間を合わせ、Ｖ（ｔ）)が大きいｔ＝０のとき取得した画像信号を最も大きな割合でフレームメモリに格納し、その後時間の経過に伴ってフレームメモリに格納する画像信号の割合を徐々に小さくしながら画像積算を進める。具体的には、上図の放電波形で例えば時間軸を４分割しｔ０〜３とした場合、それぞれの時間におけるフレームメモリへの画像取得格納の割合を図９（Ｂ）に示すようにする。
【０１３５】
このように、電位コントラストの強さに応じてフレームメモリに格納する画像信号の割合を変化させることで、像のＳ／Ｎを確保しながら効果的に電位コントラストを取得することができる。
【０１３６】
以下に、本実施の形態の画像積算方法の具体例を示す。
【０１３７】
Ｖt（時間ｔでの電圧）が、Ｖ0（初期電圧）の１０％程度に減衰した時刻までの電位コントラスト信号（Ｖt／Ｖ0≒０．１）を４分割して取得する場合を例にとり説明する。
【０１３８】
Ｔ／（ＣＲ）＝２.１のときＶt／Ｖ0≒０.１になるので、この時刻までの電位コントラスト信号を、時間を４等分して取り込む。各時間（ｔ０〜３）でのＶt／Ｖ0は以下のとおりになる。
【０１３９】
Ｖt／Ｖ0＝｛Ｖ0・ε-t/(CR)｝／Ｖ0＝ε-t/(CR)
ｔ０：ε-0＝１.００
ｔ１：ε-0.7＝０.５０
ｔ２：ε-1.4＝０.２５
ｔ３：ε-2.1＝０.１２
各時刻での電位の大きさに比例してフレームメモリへの画像格納割合を決めると、以下のようになる。
【０１４０】
ｔ０：１.００／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.５４
ｔ１：０.５０／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.２７
ｔ２：０.２５／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.１３
ｔ３：０.１２／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.０６
すなわち、電位コントラスト（Ｖt）が大きいｔ０の時の画像信号を５４％と最も高い割合でフレームメモリに格納し、Ｖ（t）が小さくなるに従ってその格納割合を小さくする。
【０１４１】
このように、本実施の形態のシステムでは、電位コントラストの減衰期間中に画像を複数回にわたり順次取り込み、最先に取り込まれた電位コントラストの積算割合を後に取り込まれた電位コントラストの積算割合より大きく設定して、電位コントラスト画像を生成する。これにより、各時刻毎のフレームメモリへの画像格納割合を最適化することができ、電位コントラスト強度とＳ／Ｎ比を両立した良好な電位コントラスト画像を生成することができる。
【０１４２】
なお、本発明は前記実施の形態に限定されず、種々変更して実施することが可能である。
【０１４３】
例えば、本実施の形態においては、基準電位として接地電位を用い、半導体集積回路装置に供給されるテストパターン信号を観測したいタイミングで所定時間ホールドし、その後、直流電源の電位及びホールドされたテストパターン信号を、接地電位に変化させる場合を例にとり説明したが、本発明はこれに限らず、必要に応じてその他の基準電位、例えば電源電位や、中間電位等を必要に応じて基準電位として用いるように形成してもよい。
【図面の簡単な説明】
【図１】本発明の実施の形態のプロセス電子ビームテストシステムの説明図である。
【図２】配線のクロック波形、パッシベーション膜上からのクロック波形、入力信号波形、パッシベーション膜上からの入力信号波形、電源波形及びパッシベーション膜上からの電源波形の一例を示すものである。
【図３】電位コントラスト生成のメカニズムを説明するものであって、（ａ）は、電位コントラストを取得する半導体集積回路装置の一部を示す断面図であり、（ｂ）（ｄ）は、（ａ）に示す半導体集積回路装置の等価回路図であり、（ｃ）（ｅ）は、（ａ）のパッシベーション膜の表面で発生する微分波形を示す図である。
【図４】従来の電子ビームテストシステムの説明図である。
【図５】配線のクロック信号波形とパッシベーション上に現れる微分波形の一例を示すものである。
【図６】画像取り込みのフレームスキャンの説明図である。
【図７】水平及び垂直走査の説明図である。
【図８】テストパターン信号及びテストパターン信号のホールド、さらには画像取り込みのタイミングを表すタイミングチャート図である。
【図９】同図（Ａ）は、画像取り込みのタイミングを表す説明図であり、同図（Ｂ）は取り込まれた複数の電位コントラスト画像を積算する際の処理の説明図である。
【図１０】テストパターン信号及びテストパターン信号のホールド、さらには画像取り込みのタイミングを表すタイミングチャートの他の一例の説明図である。
【符号の説明】
１０ プロセス電子ビームテストシステム
１１ 第１の鏡体
１２ 第２の鏡体
１３ 電子ビームプローバ
１４ 解析専用ＬＳＩテスタ
１５、１６ サーマルＷ−Ｇｕｎ
１７ 制御パソコン
１８、１９ 分析グリッド
２０ Ｘ−Ｙ移動共通ステージ
２１ 固定ステージ
２２ Ｘ−Ｙ移動ステージ
２３、２４ 二次電子検出器
２５ Ａｌ合金配線
２６ パッシベーション膜
１００ 電子ビームテストシステム
１０１ 電子ビームプローバ
１０２ 高精度ＬＳＩテスタ
１０３ ビームブランカ
１０４ 分析グリッド
１０５ 波形測定ユニット
１０６ 制御ＥＷＳ
１０７ フィールドエミッションガン（ＦＥ−Ｇｕｎ）
１０８ Ｘ−Ｙ移動ステージ
１０９ 固定ステージ
１１０ テストヘッド
１１１ 二次電子検出器
【発明の属する技術分野】
本発明は、電子ビームテストシステム及び電子ビームテスト方法に係わり、特に、ＤＣ信号や観測したいタイミングの前の時刻から電位変化が無い信号に対してもＨｉｇｈ／Ｌｏｗを判定できる電子ビームテストシステム及び電子ビームテスト方法に関する。
【０００２】
【背景技術】
図４は、従来の電子ビームテストシステムを示す構成図である。
【０００３】
電子ビームテストシステム１００は、電子ビームプローバ１０１と、これに接続されたデバイスを駆動させるための高精度ＬＳＩテスタ１０２と、電子ビームプローバ１０１及び高精度ＬＳＩテスタ１０２を制御する制御ＥＷＳ（エンジニアリング ワーク ステーション）１０６とを備えている。
【０００４】
電子ビームプローバ１０１は、パルスビーム化のためのビームブランカ１０３、電位分布観測・波形測定のための分析グリッド１０４、及び、これに接続された波形測定ユニット１０５をＳＥＭ（走査型電子顕微鏡）に付加したような構造となっている。Ｘ−Ｙ移動ステージ１０８上には半導体ウエハを載置する固定ステージ１０９が配置されている。
【０００５】
固定ステージ１０９に良品又は不良品の半導体ウエハ（半導体集積回路装置）を載置する。
【０００６】
この半導体ウエハは、テストヘッド１１０に接続され、このテストヘッド１１０によって動作させられる。具体的には、テストヘッド１１０から、半導体ウエハの各入力端子に、クロック信号を含む所定のテストパターン信号を入力する。
【０００７】
フィールドエミッションガン（ＦＥ−Ｇｕｎ）１０７により電子ビームを照射し、この電子ビームをビームブランカ１０３を通して動作中の半導体ウエハに照射する。
【０００８】
そして、半導体ウエハからの二次電子を分析グリッド１０４を通して二次電子検出器１１１によって検出し、波形測定ユニット１０５によって動作中の半導体ウエハの電圧波形などを測定する。
【０００９】
図５には、半導体ウエハに供給されるテストパターン信号とその測定波形の一例が示されている。ここでは半導体ウエハの配線のクロック信号波形と、パッシベーション膜上に現れる微分波形の一例を示す。
【００１０】
同図に示すように、電子ビームテストシステムにおける電圧波形測定では、パッシベーション膜上に現れる微分波形を捉える。そして、半導体ウエハに供給されるテストパターン信号が、観測したいパターン信号になったタイミングにおいて、クロック周期を長くし、任意時刻の電位コントラスト画像を取り込む。
【００１１】
【発明が解決しようとする課題】
ところで、前記従来の電子ビームテストシステムにおいて、クロックのようなパルス信号では、Ｌｏｗ電位の画像は明るく、Ｈｉｇｈ電位の画像は暗くなるので、パッシベーション膜を剥離しなくてもパッシベーション膜が無い状態と同様に観測することができる。
【００１２】
しかし、従来の手法では、ＤＣ（直流）信号や観測したいタイミングの前から電位変化が無かった信号に関しては、画像がグレー（中間色）になってしまい、Ｈｉｇｈ／Ｌｏｗの判断ができず、電位の認識が困難であった。
【００１３】
また、従来の手法では、テストパターンをループさせながら、所望のテストパターン信号が入力されるたびに電位コントラストを取り込むという処理を行っていた。従って、テストパターンがループする毎に電位コントラストを取り込むという複数ショットが必要であった。そして、得られた複数の電位コントラストを積算し、最終的な電位コントラスト画像を生成していた。
【００１４】
従って、従来の手法では、電位コントラストの画像の生成に時間がかかり、結果として、プロセス結果に起因する不良または故障を迅速に解析することができないという問題があった。
【００１５】
加えて、このような従来の手法では、繰り返し再現性がない不良現象を観測することができないという問題があった。
【００１６】
本発明は前記のような事情を考慮してなされたものであり、その目的は、半導体集積回路装置の電位情報を１回の現象を観測することで取得することができ、しかもＤＣ信号や観測したいタイミングの前から電位変化が無い信号に対してもＨｉｇｈ／Ｌｏｗを判定できる電子ビームテストシステム及び電子ビームテスト方法を提供することにある。
【００１７】
【課題を解決するための手段】
（１）本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置に電子ビームを照射して解析のための電位コントラストを取得する電子ビームテストシステムである。
【００１８】
このシステムは、
前記半導体集積回路装置へ、解析のためのテストパターン信号を供給するとともに、前記テストパターン信号を所与のタイミングでホールドし、その後、前記半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるテスタと、
前記基準電位にした後の電位コントラストを取り込む検出器と、
を具備する。
【００１９】
この電子ビームシステムでは、所望のタイミングでのテストパターン信号を所定時間ホールドし、このホールドされたテストパターン信号（入力信号）及び直流電源電位を基準電位に変化させるという構成を採用する。この構成を採用することにより、ホールドされたテストパターン信号等を基準電位に変化させると、観測したい信号がＤＣ（直流）信号でも、また観測したいタイミングの前から電位変化がなかった信号でも、これを微分波形として検出することができる。
【００２０】
以上のように、ＤＣ信号や、観測したいタイミングの前の時刻から電位変化がない信号に対しても、ＨｉｇｈまたはＬｏｗを判定することができる。
【００２１】
加えて、本発明によれば、パッシベーション膜上において信号ラインの電位を減衰信号として検出することができる。このため、良好な電位コントラスト画像の生成を、テストパターン信号をループさせることなく１回の現象の観測（単発現象の観測）で実現ができる。すなわち、波形の減衰という単発動作現象を観測し、電位コントラスト画像を生成することができるため、半導体集積回路装置のパッシベーション膜上から電位情報をシングルショットで簡単に取得可能なシステムを実現することができる。
【００２２】
（２）また、本発明においては、
前記半導体集積回路装置に電子ビームを照射する電子銃と、
前記電子銃と前記半導体集積回路装置との間に配置された、電位分布観測のための分析グリッドをさらに含むことも可能である。
【００２３】
（３）また、本発明は、
被解析対象物である半導体集積回路装置を載置するステージであって平面上を自在に移動可能なステージをさらに含むことも可能である。
【００２４】
（４）本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置に電子ビームを照射して解析のための電位コントラストを取得する電子ビームテストシステムである。
【００２５】
このシステムは、
前記被解析対象物である半導体集積回路装置を載置する第１ステージと、
この半導体集積回路装置と比較するための良品の半導体集積回路装置を載置する第２ステージと、
前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置へ、解析のためのテストパターン信号を供給するとともに、前記テストパターン信号を所与のタイミングでホールドし、その後、前記各半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる動作を前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置それぞれに対して行うテスタと、
前記基準電位にした直後の前記被解析対象物である半導体集積回路装置の電位コントラストを取り込む第１検出器と、
前記基準電位にした直後の前記良品の半導体集積回路装置の電位コントラストを取り込む第２検出器と、
を具備する。
【００２６】
前記電子ビームテストシステムによれば、被解析対象物である半導体集積回路装置の電位コントラストを良品の半導体集積回路装置の電位コントラストと比較することができる。これにより、解析時間を大幅に短縮することができる。
【００２７】
（５）また、本発明において、
被解析対象物である半導体集積回路装置に電子ビームを照射する第１電子銃と、
良品の半導体集積回路装置に電子ビームを照射する第２電子銃と、
前記第１電子銃と第１ステージとの間に配置された、電位分布観測のための第１分析グリッドと、
前記第２電子銃と第２ステージとの間に配置された、電位分布観測のための第２分析グリッドと、
をさらに含むことも可能である。
【００２８】
（６）また、本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置に電子ビームを照射して電位コントラストを取得する電子ビームテストシステムであって、
前記半導体集積回路装置へ供給されるテストパターン信号を所与のタイミングでホールドし、その後、前記半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、その直後の前記半導体集積回路装置の電位コントラストを取り込むことを特徴とする。
【００２９】
（７）さらに、本発明に係る電子ビームシステムは、
被解析対象物である半導体集積回路装置及びこの半導体集積回路装置と比較するための良品の半導体集積回路装置に電子ビームを照射して各半導体集積回路装置から電位コントラストを取得する電子ビームテストシステムであって、
前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置へ供給されるテストパターン信号を所与のタイミングでホールドし、その後、前記各半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる動作を前記各半導体集積回路装置それぞれに対して行い、
前記基準電位にした直後の前記被解析対象物である半導体集積回路装置の電位コントラストを取り込むとともに、前記基準電位にした直後の前記良品の半導体集積回路装置の電位コントラストを取り込むことを特徴とする。
【００３０】
（８）また、本発明において、
前記基準電位を、接地電位とすることも可能である。
【００３１】
すなわち、実際のパッシベーション膜上では、電極電位をＨｉｇｈからＬｏｗ（接地電位）に変化させたときは、その逆のときに比べ、その後に発生する減衰波形の電位保持時間がテストパターン信号のホールド時間の２倍近くなることが確認されている。従って、基準電位を、接地電位に設定することにより、十分長い減衰時間を得ることができる。この十分長い減衰期間を利用して、電位情報をより詳細に取得し、半導体集積回路装置のプロセス結果に起因する不良または故障をより確実に検出することが可能となる。
【００３２】
（９）また、本発明において、
前記半導体集積回路装置に対する電子ビームの照射は、フレームスキャン照射として行われ、かつこのフレームスキャン照射は、少なくとも前記テストパターン信号のホールド期間中及び前記電位コントラストの取り込み期間にて行うように電子ビーム制御を行うビーム制御部を有することも可能である。
【００３３】
供給テストパターン信号のホールド期間中に、電子ビームをフレームスキャン照射することにより、半導体集積回路装置表面のパッシベーション膜表面の電位を充電により初期化させておく。そして、ホールドした信号電位を基準電位に変化させた後の電位コントラストの取り込み期間中においても、電子ビームをフレームスキャン照射することにより、減衰波形を確実に発生させることができる。
【００３４】
（１０）また、本発明において、
前記電位コントラストの取り込みを、前記基準電位にした直後の電位コントラストの減衰期間中に複数回にわたり順次行い、取り込まれた複数の電位コントラストを所与のルールに従い積算し電位コントラスト画像を生成するコントラスト画像生成部をさらに有するように形成することも可能である。
【００３５】
ホールドされたテストパターン信号を基準電位に変化させることにより、パッシベーション膜上において信号ラインの電位を大きな減衰信号として検出することができる。このため、本発明は、この減衰期間中に電位コントラストを複数回に渡り順次取り込み、取り込まれた複数の電位コントラストを所定のルールに従い積算し、電位コントラスト画像を生成するという構成を採用する。これにより、電位コントラストの強度と、Ｓ／Ｎ比とを両立した更に良好な電位コントラスト画像の生成を、単発現象の観測で実現ができる。すなわち、波形の減衰という単発現象を観測し、半導体集積回路装置の電位情報をパッシベーション膜上からシングルショットで簡単にかつより確実に取得可能なシステムを実現することができる。
【００３６】
また、本発明において、
前記電位コントラスト画像の生成は、
最先に取り込まれた電位コントラストの積算割合を後に取り込まれた電位コントラストの積算割合より大きく設定して行われるような構成を採用することも可能である。
【００３７】
このようにすることにより、取り込まれた複数回の電位コントラストの記憶手段（例えばフレームメモリ）への画像格納割合を最適化することができ、電位コントラスト強度とＳ／Ｎ比とをさらに最適化した電位コントラスト画像を生成することができる。
【００３８】
（１１）また、本発明において、
前記供給テストパターン信号のホールド開始に関連付けて、
前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるタイミング及び前記電位コントラストの取り込み開始タイミングを決定するという構成を採用することも可能である。
【００３９】
以上の構成を採用することにより、電位を基準電位に変化させるタイミングと、電位コントラストの取り込み開始タイミングは最初に１度だけ設定しておけばよく、その後、解析対象となる半導体集積回路装置の品種を変えた場合でも、さらには、観測したいテストパターン信号のタイミングが変わった場合でも、電位を基準電位に変化させるタイミングや、電位コントラストの取り込み開始タイミングを再度設定し直す必要がなく、システム全体の取り扱いが極めて簡単なものとなる。
【００４０】
このような構成の一例として、例えば、テストパターン信号を半導体集積回路装置に供給するシステム部分と、半導体集積回路装置に電子ビームを照射し電位コントラストの取り込むシステム部分とがハードウエア的に別々に形成されているシステムを想定すると、上記トリガの発生を以下のように行う構成を採用することも可能である。
【００４１】
上記システムの一例として、
テストパターン信号を供給するシステム部分は、
前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、
電位コントラストを取り込むシステム部分は、
前記トリガ信号の発生から所定の遅延時間経過後に画像取り込み用の垂直走査のタイミングをリセットし、前記リセット後、所定回数の垂直走査が終了したタイミングに同期して、前記電位コントラストの取り込み開始を行ない、
前記所定の遅延時間は、
前記ホールド時間経過のタイミングに、前記リセット後の所定回数の垂直走査が終了するタイミングが一致する値に設定されるという構成を採用することも可能である。
【００４２】
また、上記システムの他の一例として、
テストパターン信号を供給するシステム部分は、
前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、
電位コントラストを取り込むシステム部分は、
前記トリガ信号の発生から所定の遅延時間経過後に画像取り込み用の垂直走査のタイミングをリセットし、かつ前記電位コントラストの取り込み開始を行ない、
前記所定の遅延時間は、
前記ホールド時間経過のタイミングに、前記垂直走査をリセットするタイミングが一致する値に設定されるという構成を採用することも可能である。
【００４３】
以上の構成を採用することにより、テストパターン信号を半導体集積回路装置に供給するシステム部分と、半導体集積回路装置に電子ビームを照射し電位コントラストの取り込むシステム部分とがハードウエア的に別々に形成されているシステムであっても、トリガ信号の発生に合わせて、電位コントラストの取り込み開始タイミングは最初に１度だけ設定しておけばよく、その後、解析対象となる半導体集積回路装置の品種を変えた場合でも、さらには、観測したいテストパターン信号のタイミングが変わった場合でも、電位を基準電位に変化させるタイミングや、電位コントラストの取り込み開始タイミングを再度設定し直す必要がなく、システム全体の取り扱いが極めて簡単なものとなる。
【００４４】
（１２）また、本発明に係る電子ビームテスト方法は、
被解析対象物である半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、前記半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記半導体集積回路装置に対し電子ビームの照射を行うとともに、
前記基準電位に変化させた直後の電位コントラストを取り込むことにより、プロセス欠陥に起因する不良又は故障を解析する為の電位コントラスト画像を生成することを特徴とする。
【００４５】
（１３）また、本発明に係る電子ビームテスト方法は、
被解析対象物である半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、前記半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記半導体集積回路装置に対し電子ビームの照射を行うとともに、前記半導体集積回路装置と比較するための良品の半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、当該良品の半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記良品の半導体集積回路装置に対し電子ビームの照射を行い、
前記基準電位に変化させた直後の両半導体集積回路装置の電位コントラストを取り込むことにより、両半導体集積回路装置の電位コントラスト画像を生成し、両電位コントラスト画像を比較することにより、前記被解析対象物のプロセス欠陥に起因する不良又は故障を解析することを特徴とする。
【００４６】
（１４）また、本発明の方法において、
前記半導体集積回路装置に対する電子ビームの照射は、フレームスキャン照射として行われ、フレームスキャン照射は、少なくとも前記供給テストパターン信号のホールド期間中及び前記電位コントラストの取り込み期間にて行う構成を採用することも可能である。
【００４７】
（１５）また、本発明の方法において、
前記電位コントラストの取り込みを、前記基準電位にした直後の電位コントラストの減衰期間中に複数回に渡り順次行ない、取り込まれた複数の電位コントラストを所与のルールに従い積算し前記電位コントラスト画像を生成するという構成を採用することも可能である。
【００４８】
（１６）また、本発明は、単体としての半導体集積回路装置の状態でこれを解析するように接してもよく、また半導体集積回路装置が形成された半導体ウエハの状態で半導体集積回路装置を解析するように構成してもよく、またそのいずれの状態においても半導体集積回路装置を解析できるように構成してもよい。
【００４９】
（１７）また、本発明において、半導体集積回路装置へ供給されるテストパターン信号が、所望のテストパターン信号となったタイミングにおいて、テストパターン信号をホールドすることなく、直接、半導体集積回路装置の直流電源の電位及びテストパターン信号の電位を基準電位に変化させ、基準電位に変化した直後において、前記電位コントラストの取り込みを行うという構成を採用することも可能である。
【００５０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００５１】
１：システム全体の構成
図１は、本発明の実施の形態によるプロセス電子ビームテストシステムを示す構成図である。
【００５２】
このプロセス電子ビームテストシステムは、ＣＭＯＳスタティック動作の半導体集積回路装置においてプロセス欠陥に起因する不良及び故障を解析する専用の電子ビームテストシステムである。
【００５３】
本実施の形態のシステムは、半導体集積回路装置単体の状態においてこれを解析することもでき、また半導体集積回路装置が形成された半導体ウエハの状態でも半導体集積回路装置を解析するようにも形成されている。なお、必要に応じて、半導体集積回路装置単体の場合においてのみこの解析を行うように形成してもよく、またこれとは逆に、半導体集積回路装置が形成された半導体ウエハの状態でのみ、これを解析するように形成してもよい。
【００５４】
プロセス電子ビームテストシステム１０は、電子ビームプローバ１３と、これに接続されたデバイスを駆動させるための解析専用ＬＳＩテスタ１４と、電子ビームプローバ１３及び解析専用ＬＳＩテスタ１４を制御する制御パソコン１７と、電子ビームプローバ用のプローバ制御器５０と、プローバ制御器５０を制御するプローバ制御パソコン５２と、を備えている。
【００５５】
電子ビームプローバ１３は第１及び第２の鏡体１１、１２を有する。第１及び第２の鏡体１１、１２それぞれの上側には電子ビームを照射するサーマルＷ−Ｇｕｎ１５、１６が配置されている。第１及び第２の鏡体１１、１２それぞれの下側には電位分布観測・波形測定のための分析グリッド１８、１９が配置されている。
【００５６】
電子ビームプローバ１３内には、第１及び第２の鏡体１１、１２の下方に位置するＸ−Ｙ移動共通ステージ２０が配置されている。このステージ２０には、第１の鏡体１１の下方に位置する固定ステージ２１が配置されていると共に第２の鏡体１２の下方に位置するＸ−Ｙ移動ステージ２２が配置されている。
【００５７】
固定ステージ２１には比較用の良品の半導体集積回路装置がセットされる。Ｘ−Ｙ移動ステージ２２には測定用（不良品）の半導体集積回路装置がセットされる。なお、良品と不良品をセットするステージは逆でも良い。
【００５８】
なお、必要に応じて、良品の半導体集積回路装置が形成されたウエハを固定ステージ２１上に載置し、不良品の半導体集積回路装置が形成された半導体ウエハをＸ−Ｙ移動ステージ２２上に載置し、これらの半導体ウエハを、ＬＳＩテスタ１４によって上述したと同様に動作するようにしてもよい。
【００５９】
固定ステージ２１の近傍には二次電子検出器２３が配置されており、Ｘ−Ｙ移動ステージ２２の近傍には二次電子検出器２４が配置されている。
【００６０】
測定用の半導体集積回路装置及び良品の半導体集積回路装置それぞれは解析専用ＬＳＩテスタ１４に接続されている。
【００６１】
解析用ＬＳＩテスタ１４は、良品／不良品の半導体集積回路装置を駆動する。具体的には、図８に示すテストパターン信号及び直流電源からの電圧ＶＤＤを対象とする半導体集積回路装置へ供給することで、これらの半導体集積回路装置を駆動する。
【００６２】
このとき、供給される直流電源の電圧は、電源電位ＶＤＤに設定される。加えて、供給されるテストパターン信号は、クロック信号に同期して、各入力端子から複数の信号の組み合わせ（Ｈｉｇｈ及びＬｏｗの信号の組み合わせ）として供給される。ここでは４つの信号波形の組み合わせとして、テストパターン信号が順次供給される場合を例示する。
【００６３】
半導体集積回路装置において、プロセス結果に起因する不良及び故障を解析する場合には、高速のクロックは必要とされない。このため実施例のテスタ１４は、低速のクロックを用いる。しかも信号波形に高いタイミング精度が要求されることがないため、本実施の形態のテスタ１４は、プロセス欠陥専用のものとして形成される。この結果、本実施例のシステムは、簡単な構成で安価なものとなる。
【００６４】
良品の半導体集積回路装置を準備し、この良品の半導体集積回路装置を固定ステージ２１上に載置する。被解析対象物である不良品の半導体集積回路装置を準備し、この不良品の半導体集積回路装置をＸ−Ｙ移動ステージ２２上に載置する。これらの半導体集積回路装置は、解析専用ＬＳＩテスタ１４に接続され、このＬＳＩテスタ１４によって前述したように動作させられる。
【００６５】
サーマルＷ−Ｇｕｎ１５、１６により電子ビームを照射し、この電子ビームを動作中の半導体集積回路装置にフレームスキャン照射する。そして、半導体集積回路装置からの二次電子を分析グリッド１８、１９を通して二次電子検出器２３、２４によって検出し、電位コントラストを取得する。第１及び第２の鏡体を有する電子ビームプローバを用いることにより、良品と不良品の電位コントラストをリアルタイムで比較する。これにより、不良品の半導体集積回路装置を解析することができる。
【００６６】
前述のように、電位コントラストを取得し電位コントラスト画像を生成するために、本実施の形態のプローバ制御器５０には、Ａ／Ｄ変換器３０、３１と、フレームメモリ３２、３３とが設けられている。そして、二次電子検出器２３、２４で検出された電位コントラスト信号は、対応するＡ／Ｄ変換器３０、３１でデジタル信号に変換され、フレームメモリ３２、３３に書き込まれることになる。このとき、プローバ制御パソコン５２及びプローバ制御器５０は、サーマルＷ−Ｇｕｎ１５、１６及び分析グリッド１８、１９を用いた半導体集積回路装置への電子ビーム照射を制御する電子ビーム制御部として機能するとともに、二次電子検出器２３、２４、Ａ／Ｄ変換器３０、３１及びフレームメモリ３２、３３とともにコントラスト画像生成部としても機能する。
【００６７】
２：ホールド及び画像取り込み
図２は、半導体集積回路装置における各波形の具体例を示す。ここでは、配線のクロック波形、パッシベーション膜上からのクロック波形、入力信号波形、パッシベーション膜上からの入力信号波形、直流電源波形及びパッシベーション膜上からの直流電源波形の一例を示す。
【００６８】
良品及び不良品の各半導体集積回路装置は、同じタイプのテストパターン信号が供給されるとともに、直流電源の電圧が供給された状態で動作している。
【００６９】
そして、図２に示すように、観測したいタイミング（観測したいテストパターン信号が入力されたタイミング）でテストパターン信号を所定時間（例えば５秒程度）ホールドし、直流電源の電位及び入力信号（テストパターン信号）を基準電位（例えば接地電位（ＧＮＤ））に高速で変化させた直後、電位コントラストを所定時間（例えば１秒程度）取り込む。
【００７０】
半導体集積回路装置に対する電子ビームのフレームスキャン照射は、少なくともテストパターン信号のホールド期間中と、電位コントラストの取り込み期間中は行われる。
【００７１】
テストパターン信号を所定時間ホールドするのは、電子ビームのフレームスキャン照射によりパッシベーション膜に電子を充分に充電させて初期化させておくためである。
【００７２】
そして、直流電源の電位及びテストパターン信号を基準電位に高速で変化させることにより、各信号ラインの電位（例えばＨｉｇｈレベル）をパッシベーション膜上において、所与の微分波形として検出することができる。
【００７３】
なお、高速信号でしか不良を再現できない場合やチップ内部ディレイ回路で観測したい時刻の電位を保持できない場合は、ホールド期間を設けず、観測したいタイミングとなった直後に、電源電圧の電位及び入力信号を基準電位、例えばＧＮＤに高速で変化させ、その直後に電位コントラストを同様に取り込んでもよい。
【００７４】
図３は、電位コントラスト生成のメカニズムを説明するものである。
【００７５】
図３（ａ）は、電位コントラストを取得する半導体集積回路装置の一部を示す断面図であり、図３（ａ）に示すように、Ａｌ合金配線２５の上にはパッシベーション膜２６が形成されている。このパッシベーション膜２６に図１に示すサーマルＷ−Ｇｕｎ１５、１６により電子ビームを照射する。そして、観測したい時刻でテストパターン信号を所定時間ホールドし、ホールドした信号の電位及び直流電源の電位を、基準電位、例えばＧＮＤに高速で変化させた直後、電位コントラストを所定時間取り込む。この際、例えばホールドした信号の電位がＨｉｇｈレベルの場合にのみ、図３（ｃ）に示すような微分波形が発生することが確認された。
【００７６】
以下に、Ａｌ合金配線２５に供給されホールドされているテストパターン信号が、Ｈｉｇｈレベルの場合と、Ｌｏｗレベルの場合に分けて、その詳細を説明する。
【００７７】
まず、Ａｌ合金配線２５に、Ｈｉｇｈレベルのテストパターン信号が供給された状態でこの入力信号がホールドされた場合を想定する。図３（ｂ）は、この状態における半導体集積回路装置を模擬的に表した等価回路図であり、図３（ｃ）は、この状態でのパッシベーション膜２６の表面電位Ｖｓの波形を示す図である。
【００７８】
Ａｌ合金配線２５にＨｉｇｈレベルの信号が供給されている場合に、この信号をホールドすることは、図３（ｂ）の等価回路において、スイッチをオン側にセットすることと等価であり、このためパッシベーション膜２５の表面電位Ｖｓは図３（ｃ）に示すよう接地電位（ＧＮＤ）となることが観測される。
【００７９】
そして、直流電源の電位及びホールドされた入力信号の電位を、基準電位（ここでは接地電位）に高速で変化させる。この電位の変化は、図３（ｂ）の等価回路において、スイッチをオフすることと等価であり、図３（ｃ）に示すように、パッシベーション膜２６の表面電位Ｖｓは微分波形として観測されることが確認された。
【００８０】
次に、図３（ａ）に示すＡｌ合金配線２５にＬｏｗレベルのパターン信号が供給されている場合を想定する。図３（ｄ）は、この状態における半導体集積回路装置の等価回路図であり、図３（ｅ）は、この状態でのパッシベーション膜２６の表面電位Ｖｓを示す。
【００８１】
Ｌｏｗレベルのテストパターン信号をホールドした状態は、図３（ｄ）に示す等価回路において、スイッチをオンした状態と等価であり、パッシベーション膜２６の表面電位Ｖｓは図３（ｅ）に示すようＬｏｗレベルの信号として観測される。
【００８２】
この状態において、直流電源の電位及びホールドした入力信号を、基準電位、ここでは接地電位に高速で変化させる。このような電位変化は、図３（ｄ）において、スイッチをオフすることと等価であるが、Ａｌ合金配線２５の信号レベルは引き続いてＬｏｗであるため、パッシベーション膜２６の表面電位Ｖｓは、図３（ｅ）に示すように引き続いてＬｏｗレベルのまま変化しない。
【００８３】
このように、本実施の形態のシステムでは、半導体集積回路装置に供給されるテストパターン信号を観測したいタイミングで所定時間ホールドし、これを基準電位に高速で変化させることにより、Ｌｏｗレベルの信号が供給されているＡｌ合金配線２５上のパッシベーション膜２６上の電位Ｖｓは変化せず、Ｌｏｗレベルの信号として検出されるが、Ｈｉｇｈレベルの信号が供給されているＡｌ合金配線２５上のパッシベーション膜２６の表面電位Ｖｓは、図３（ｃ）に示すマイナス電位方向への微分波形として観測される。この微分波形は、Ａｌ合金配線２５に供給される信号がＨｉｇｈレベルの信号であれば、これがＤＣ信号や、観測したいタイミングの前の時刻から電位変化がないようなＨｉｇｈレベル信号であっても、確実に発生する。
【００８４】
以上のように、本実施の形態のシステムでは、Ａｌ合金配線２５上のパッシベーション膜２６の表面で観測される電位Ｖｓの信号を観測することにより、Ａｌ合金配線２５の信号の電位がＨｉｇｈかＬｏｗかを検出でき、特に、Ａｌ合金配線２５の信号が、従来のシステムでは観測できなかったＤＣ信号や、観測したいタイミングの前の情報から電位変化がないようなＨｉｇｈのような信号であっても、これを確実に検出することができる。
【００８５】
具体的には、クロック波形や、電位変化のある信号波形も、これを電位コントラストとして取得できる。これに加えて、直流信号や、観測したいタイミングの前後で電位変化がない信号に対しても、微分波形による電位変化を生じさせ、その電位レベルがＨｉｇｈかＬｏｗかを判定できる。
【００８６】
また、本実施の形態によれば、ホールドされたテストパターン信号等を基準電位に変化させることにより、パッシベーション膜上において信号ラインの電位を大きな減衰信号として検出することができる。このため、この減衰期間中に電位コントラストを複数回に渡り順次取り込み、取り込まれた複数の電位コントラストを所定のルールに従い積算し、電位コントラスト画像を生成するという構成を採用することにより、電位コントラストの強度と、Ｓ／Ｎ比とを両立した更に良好な電位コントラスト画像の生成を、１回の画像取得のための観測（単発現象の観測）で実現ができる。
【００８７】
すなわち、従来のシステムでは、テストパターン信号を半導体集積回路装置に繰り返して入力し、所望のテストパターン信号が入力されるたびに電位コントラストを繰り返し取り込むという、複数ショットが必要となり、この様にして得られた複数の電位コントラストを積算し最終的な電位コントラスト画像を生成していた。従って、電位コントラスト画像の生成に時間がかかるととともに、ループするテストパターンにおいて、最適なタイミングで同期を取りながら、各ループでの電位コントラスト取得を行わねばならない。このため、システム全体が複雑かつ高価なものとなることが避けられず、またこのことが解析ミスを引き起こす誘引となっていた。しかも、従来のシステムでは、繰り返し再現性の無い不良現象を解析することもできなかった。
【００８８】
これに対し、本実施の形態のシステムでは、前述したように、波形の減衰という単発動作現象を観測し、半導体集積回路装置のパッシベーション膜上から電位情報をシングルショットで簡単にかつ確実に取得可能なシステムを実現することができる。従って、本実施の形態のシステムでは、電位コントラスト画像の生成を短時間で行うことができ、かつその構成を簡単かつ安価なものとすることができる。しかも、従来のシステムでは解析できなかった、繰り返し再現性の無い不良現象をも解析することができ、しかも従来に比べ解析ミスが少なくなり解析精度を高めることができる。
【００８９】
特に、本実施の形態では、減衰期間中において、電位コントラストを複数回に渡り取り込んでいるため、よりＳ／Ｎ比の高い、しかも十分な電位コントラスト強度を持った電位コントラスト画像を得ることができる。
【００９０】
また、前記電位コントラスト画像の生成は、最先に取り込まれた電位コントラストの積算割合を後に取り込まれた電位コントラストの積算割合より大きく設定して行われるような構成を採用することが好ましい。
【００９１】
このようにすることにより、取り込まれた複数回の電位コントラストのフレームメモリへの画像格納割合を最適化することができ、電位コントラスト強度とＳ／Ｎ比とをさらに最適化した電位コントラスト画像を生成することができる。
【００９２】
また、本実施の形態のシステムでは、前記供給テストパターン信号のホールド開始に関連付けて、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるタイミング及び前記電位コントラストの取り込み開始タイミングを決定するという構成を採用することが好ましい。
【００９３】
以上の構成を採用することにより、電位を基準電位に変化させるタイミングと、電位コントラストの取り込み開始タイミングは最初に１度だけ設定しておけばよく、その後解析対象となる半導体集積回路装置の品種を変えた場合でも、さらには、観測したいテストパターン信号のタイミングが変わった場合でも、電位を基準電位に変化させるタイミングや、電位コントラストの取り込み開始タイミングを再度設定し直す必要がなく、システム全体の取り扱いが極めて簡単なものとなり、しかも解析の準備時間を大幅に短縮し、迅速な不良解析を実現できる。
【００９４】
また、実施の形態では、第１及び第２の鏡体を有する電子ビームプローバを用いることにより、良品と不良品の電位コントラストをリアルタイムで比較でき、解析時間を大幅に短縮することができる。これに対して、従来の電子ビームテストシステムでは、良品と不良品を入れ替えて測定する必要があった。
【００９５】
また、実施の形態では、２つの鏡体１１、１２を使用しているが、個々の鏡体の製造コストを低くし、さらに解析専用ＬＳＩテスタを低速にすることで低コスト化している。このため、システム全体としては低コストを実現することができる。従来の電子ビームテストシステムは非常に高価であったが、本実施の形態によるプロセス電子ビームテストシステムは低コストを実現したものである。
【００９６】
すなわち、本実施の形態によるプロセス電子ビームテストシステムは、プロセス欠陥に起因する不良や故障を解析する専用の電子ビームテストシステムである。したがって、設計不良でしばしば生じる速度マージン不良に対応させる必要はなく、またＤＣに近い電位変化が無い信号でもＨｉｇｈかＬｏｗの判断が可能になる。このため、従来の電子ビームテスタにあった波形測定機能を不要とすることができるので、高速波形を測定するためのビームブランカ・波形測定ユニットが不要になる。また、第１種局所電界効果を利用して電位コントラストを取得する場合には分析グリッドも不要になる。さらに、電子ビームをパルス化する必要が無くなったため、高輝度のＦＥ−Ｇｕｎを使用する必要が無くなり、このための高度低真空設備（ターボ分子・イオンポンプ等）も不要となる。よって、システム全体としては低コストを実現することができる。
【００９７】
以上説明した本実施の形態のシステム、特にシングルショットの画像取得を実現可能とした本実施の形態のシステムの作用効果をまとめると、以下の通りである。
【００９８】
ａ：繰り返し再現性がない不良現象を観測することが可能となる。
【００９９】
ｂ：テストパターン信号をループさせないため、ＬＳＩテスターの設定、操作が極めて容易になる。
【０１００】
ｃ：上記ｂの結果、ＬＳＩテスタの操作に精通しないものでも解析が可能となる。
【０１０１】
ｄ：上記ｂの結果、解析準備期間が短縮され、解析スピードを向上させることができる。
【０１０２】
ｅ：上記ｂの結果、解析準備期間が少なくなり、解析精度を上げることができる。
【０１０３】
３：実施例のシステムの具体例
以下に、本実施の形態に係る電子ビームテストシステムを、より詳細に説明する。
【０１０４】
３−１：フレームスキャン
まず、電位コントラストの取得のためのフレームスキャンのしくみを説明する。図６はディスプレイとその静電偏向板を示しており、図７は、水平走査のノコギリ波、垂直走査の階段波を示している。
【０１０５】
水平走査回路によりディスプレイ左右の偏向板に１つ目のノコギリ波が印加されると、左から右に対して走査線が１本走り再び元の位置に戻る。この走査線はディスプレイ最上部に横１本走った状態で、走査に要した時間は例えば３００μsec.である。
【０１０６】
次に２つ目のノコギリ波が印加されると、垂直走査回路から垂直走査の階段波が１ステップ進められた（２本目）信号が発せられ、２本目の走査線は先の１本目の走査線より下側に１ステップ移動した位置に走査される。
【０１０７】
正確には、１つ目のノコギリ波によって走査線が左から右に１本走り再び元の位置に戻った瞬間、その詳細位置は１本目の走査線より下側に１ステップ移動した位置になる。垂直走査線は例えば５１２ステップの階段波であり、これによって５１２本の走査線が走り１つの画面（１フレーム）が構成される。
【０１０８】
この場合１フレームの描画に必要な時間は、この例では、
３００μsec.×５１２=１５３．６msec.
となる。
【０１０９】
本実施の形態において、以上のようなディスプレイのフレームスキャンは、電子ビームプローバ内で試料（ＬＳＩチップ）表面に対して行われる一次電子ビームのフレームスキャン照射と完全に同期して行われる。
【０１１０】
なお、水平走査はノコギリ波で示したが、デジタルスキャンであれば階段波になる。また垂直走査の階段波に関しては、以降の説明図ではノコギリ状に示す。
【０１１１】
３−２：電位コントラストの取り込み
本実施の形態のシステムでは、電子ビームをフレームスキャン照射したままでテストパターンをホールドしパッシベーション膜表面の電位を初期化させた後、電源（ＶＤＤ・ＧＮＤ）を含むすべてのテスタ１４からの信号電位をＧＮＤ電位に変化させ、その直後に、上述したようにフレームスキャンした像のみを電位像として取り込む。
【０１１２】
本実施の形態のシステムでは、ＬＳＩテスタ１４のようにテストパターン信号を供給するシステム部分と、電子ビームプローバ１３及びプローバ制御器５０のように電位コントラストを取り込むシステム部分とが、ハードウエア的に別体に形成されている場合には、両システム部分の内部遅延等を考慮し、両者が良好に同期を取りながら、テストパターン信号のホールド、ホールドされたテストパターン信号の基準電位への変化、及びフレームスキャンした電位像の取り込みを行うように構成する必要がある。
【０１１３】
このため、本実施の形態のシステムでは、図８に示すように、前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる。
【０１１４】
そして、前記トリガ信号の発生から所定の遅延時間（図８の遅延２の時間）経過後に画像取り込み用の垂直走査のタイミングをリセットし、前記リセット後、所定回数の垂直走査が終了したタイミングに同期して、前記電位コントラストの取り込み開始を行う。
【０１１５】
ここにおいて、前記所定の遅延時間（遅延２の時間）は、前記ホールド時間経過のタイミングに、前記リセット後の所定回数の垂直走査が終了するタイミングが一致する値に設定されるという構成を採用する。
【０１１６】
以下に、図８に沿って、その具体的な例を示す。
【０１１７】
まずＬＳＩテスタ１４がテストパターンをホールドした後、ＬＳＩテスタ１４からプローバ制御器５０にトリガ信号を出力する。
【０１１８】
プローバ制御器５０は、このトリガ信号に基づき、画像取り込み用の垂直走査のタイミングをリセットし、このリセット後は、所定回数（ここでは６回）の垂直走査が終了したタイミングに同期して、電位コントラストの取り込み開始が行われるように、回路各部におけるタイミングを調整する。
【０１１９】
ここでは、テスタ１４が試料（ＬＳＩチップ）への信号電位・電源をＧＮＤに変化させた直後、プローバ制御器５０側で電位像が取得されるようにタイミングを調整する。
【０１２０】
ＬＳＩテスタ１４が、テストパターンをホールドしてからトリガ信号を出力するまでのシステム内部の遅延１を仮に３０msec固定であると仮定し、テストパターンのホールドに必要な時間を１secとし、このパターンホールド間に６個垂直走査ののこぎり刃を入れるとすると（６回フレームスキャンする）、プローバ制御器５０にトリガ信号が入力されてから、このプローバ制御器５０が実際に画像取り込み用の垂直走査のタイミングをリセットするまでに要する内部遅延２の時間は、以下の式から、４８．４msecとなるように調整される。
【０１２１】
｛１sec.−３０msec−（１５３．６msec×６）｝＝４８．４msec.
そして、リセット後の垂直走査が、６回終了した時点で、図８に示すように、フレームメモリへの電位コントラスト画像の取り込みを開始する。
【０１２２】
図８の例では、４フレーム分画像を取り込む様子を示している。フレームスキャンは常時行われ電子ビームは常に照射されたままであるが、フレームメモリに取り込まれる画像は所定タイミングの４フレーム分のみである。
【０１２３】
図８に示す本実施の形態のシステムでは、この遅延２の調整を最初に１度だけ実施しておけば、テストパターンのホールドから画像取り込みまでの条件は固定されているため、観察したいタイミングや解析対象品種（ＬＳＩチップの品種）が替わってクロックレート等が変化しても設定を変える必要はないという利点がある。
【０１２４】
次に、図８に示すシステムの変形例を、図１０に基づき説明する。
【０１２５】
図１０に示すように、この変形例に係る実施の形態のシステムは、テスタ１４が、供給テストパターン信号のホールドの開始に同期して所定の内部遅延時間（遅延１）経過後にトリガ信号を発生し、かつ所定のホールド期間（ここでは１sec）経過後に、ホールドしたテストパターン信号の電位及び直流電源の電位を基準電位であるＧＮＤへ変化させる。
【０１２６】
前記トリガ信号が入力された、プローバ制御器５０は、トリガ信号の発生から所定の遅延時間（図１０の遅延２に相当する時間）経過後に画像取り込み用の垂直走査のタイミングをリセットし、かつ電位コントラストの取り込み開始を行う。
【０１２７】
ここにおいて、前記遅延２の時間は、ホールド時間経過のタイミングに、垂直走査をリセットするタイミングが一致する値に設定される。
【０１２８】
このような構成を採用しても、図８に示す実施の形態と同様に、遅延２の調整を最初の１度だけ実施しておけば、テストパターンのホールドから画像取り込みまでの条件は固定されているため、図８に示す実施の形態と、同様の作用効果を奏することができる。
【０１２９】
３−３：電位コントラストの積算
次に、図９に基づき、電位コントラスト取得の手順を説明する。
【０１３０】
パッシベーション膜上に現れた電位コントラストは、図９（Ａ）に示されるように指数関数的に減少する（放電波形）。
【０１３１】
同図において、縦軸はＶ（電圧）、横軸はｔ（時間）を表す。
【０１３２】
これを式に表すと次のようになる（微分回路放電電圧の式）。
【０１３３】
Ｖt＝Ｖ0・ε-t/(CR)
ここにおいて、Ｖt：時間ｔでの電圧、Ｖ0：初期電圧、ε：自然対数の底、ｔ：時刻、Ｃ：パッシベーション膜の容量、Ｒ：絶運膜表面からＧＮＤ電極に対する抵抗値である。
【０１３４】
このような振る舞いを持つ電位情報をより効果的に取得し、単発現象の観測（１回の画像取得による観測）を実現するため、まず電位保持期間に画像取得期間を合わせ、Ｖ（ｔ）)が大きいｔ＝０のとき取得した画像信号を最も大きな割合でフレームメモリに格納し、その後時間の経過に伴ってフレームメモリに格納する画像信号の割合を徐々に小さくしながら画像積算を進める。具体的には、上図の放電波形で例えば時間軸を４分割しｔ０〜３とした場合、それぞれの時間におけるフレームメモリへの画像取得格納の割合を図９（Ｂ）に示すようにする。
【０１３５】
このように、電位コントラストの強さに応じてフレームメモリに格納する画像信号の割合を変化させることで、像のＳ／Ｎを確保しながら効果的に電位コントラストを取得することができる。
【０１３６】
以下に、本実施の形態の画像積算方法の具体例を示す。
【０１３７】
Ｖt（時間ｔでの電圧）が、Ｖ0（初期電圧）の１０％程度に減衰した時刻までの電位コントラスト信号（Ｖt／Ｖ0≒０．１）を４分割して取得する場合を例にとり説明する。
【０１３８】
Ｔ／（ＣＲ）＝２.１のときＶt／Ｖ0≒０.１になるので、この時刻までの電位コントラスト信号を、時間を４等分して取り込む。各時間（ｔ０〜３）でのＶt／Ｖ0は以下のとおりになる。
【０１３９】
Ｖt／Ｖ0＝｛Ｖ0・ε-t/(CR)｝／Ｖ0＝ε-t/(CR)
ｔ０：ε-0＝１.００
ｔ１：ε-0.7＝０.５０
ｔ２：ε-1.4＝０.２５
ｔ３：ε-2.1＝０.１２
各時刻での電位の大きさに比例してフレームメモリへの画像格納割合を決めると、以下のようになる。
【０１４０】
ｔ０：１.００／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.５４
ｔ１：０.５０／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.２７
ｔ２：０.２５／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.１３
ｔ３：０.１２／（１.００＋０.５０＋０.２５＋０.１５＋０.１２）＝０.０６
すなわち、電位コントラスト（Ｖt）が大きいｔ０の時の画像信号を５４％と最も高い割合でフレームメモリに格納し、Ｖ（t）が小さくなるに従ってその格納割合を小さくする。
【０１４１】
このように、本実施の形態のシステムでは、電位コントラストの減衰期間中に画像を複数回にわたり順次取り込み、最先に取り込まれた電位コントラストの積算割合を後に取り込まれた電位コントラストの積算割合より大きく設定して、電位コントラスト画像を生成する。これにより、各時刻毎のフレームメモリへの画像格納割合を最適化することができ、電位コントラスト強度とＳ／Ｎ比を両立した良好な電位コントラスト画像を生成することができる。
【０１４２】
なお、本発明は前記実施の形態に限定されず、種々変更して実施することが可能である。
【０１４３】
例えば、本実施の形態においては、基準電位として接地電位を用い、半導体集積回路装置に供給されるテストパターン信号を観測したいタイミングで所定時間ホールドし、その後、直流電源の電位及びホールドされたテストパターン信号を、接地電位に変化させる場合を例にとり説明したが、本発明はこれに限らず、必要に応じてその他の基準電位、例えば電源電位や、中間電位等を必要に応じて基準電位として用いるように形成してもよい。
【図面の簡単な説明】
【図１】本発明の実施の形態のプロセス電子ビームテストシステムの説明図である。
【図２】配線のクロック波形、パッシベーション膜上からのクロック波形、入力信号波形、パッシベーション膜上からの入力信号波形、電源波形及びパッシベーション膜上からの電源波形の一例を示すものである。
【図３】電位コントラスト生成のメカニズムを説明するものであって、（ａ）は、電位コントラストを取得する半導体集積回路装置の一部を示す断面図であり、（ｂ）（ｄ）は、（ａ）に示す半導体集積回路装置の等価回路図であり、（ｃ）（ｅ）は、（ａ）のパッシベーション膜の表面で発生する微分波形を示す図である。
【図４】従来の電子ビームテストシステムの説明図である。
【図５】配線のクロック信号波形とパッシベーション上に現れる微分波形の一例を示すものである。
【図６】画像取り込みのフレームスキャンの説明図である。
【図７】水平及び垂直走査の説明図である。
【図８】テストパターン信号及びテストパターン信号のホールド、さらには画像取り込みのタイミングを表すタイミングチャート図である。
【図９】同図（Ａ）は、画像取り込みのタイミングを表す説明図であり、同図（Ｂ）は取り込まれた複数の電位コントラスト画像を積算する際の処理の説明図である。
【図１０】テストパターン信号及びテストパターン信号のホールド、さらには画像取り込みのタイミングを表すタイミングチャートの他の一例の説明図である。
【符号の説明】
１０ プロセス電子ビームテストシステム
１１ 第１の鏡体
１２ 第２の鏡体
１３ 電子ビームプローバ
１４ 解析専用ＬＳＩテスタ
１５、１６ サーマルＷ−Ｇｕｎ
１７ 制御パソコン
１８、１９ 分析グリッド
２０ Ｘ−Ｙ移動共通ステージ
２１ 固定ステージ
２２ Ｘ−Ｙ移動ステージ
２３、２４ 二次電子検出器
２５ Ａｌ合金配線
２６ パッシベーション膜
１００ 電子ビームテストシステム
１０１ 電子ビームプローバ
１０２ 高精度ＬＳＩテスタ
１０３ ビームブランカ
１０４ 分析グリッド
１０５ 波形測定ユニット
１０６ 制御ＥＷＳ
１０７ フィールドエミッションガン（ＦＥ−Ｇｕｎ）
１０８ Ｘ−Ｙ移動ステージ
１０９ 固定ステージ
１１０ テストヘッド
１１１ 二次電子検出器
Claims (19)
- 被解析対象物である半導体集積回路装置に電子ビームを照射して解析のための電位コントラストを取得する電子ビームテストシステムであって、
前記半導体集積回路装置へ、解析のためのテストパターン信号を供給するとともに、前記テストパターン信号を所与のタイミングでホールドし、その後、前記半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるテスタと、
前記基準電位にした直後の電位コントラストの減衰期間中に電位コントラストを取り込む検出器と、
を具備することを特徴とする電子ビームテストシステム。 - 請求項１において、
前記半導体集積回路装置に電子ビームを照射する電子銃と、
前記電子銃と前記半導体集積回路装置との間に配置された、電位分布観測のための分析グリッドをさらに含むことを特徴とする電子ビームテストシステム。 - 請求項１、２のいずれかにおいて、
被解析対象物である半導体集積回路装置を載置するステージであって平面上を自在に移動可能なステージをさらに含むことを特徴とする電子ビームテストシステム。 - 被解析対象物である半導体集積回路装置に電子ビームを照射して解析のための電位コントラストを取得する電子ビームテストシステムであって、
前記被解析対象物である半導体集積回路装置を載置する第１ステージと、
この半導体集積回路装置と比較するための良品の半導体集積回路装置を載置する第２ステージと、
前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置へ、解析のためのテストパターン信号を供給するとともに、前記テストパターン信号を所与のタイミングでホールドし、その後、前記各半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる動作を前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置それぞれに対して行うテスタと、
前記基準電位にした直後の電位コントラストの減衰期間中に前記被解析対象物である半導体集積回路装置の電位コントラストを取り込む第１検出器と、
前記基準電位にした直後の電位コントラストの減衰期間中に前記良品の半導体集積回路装置の電位コントラストを取り込む第２検出器と、
を具備することを特徴とする電子ビームテストシステム。 - 請求項４において、
被解析対象物である半導体集積回路装置に電子ビームを照射する第１電子銃と、
良品の半導体集積回路装置に電子ビームを照射する第２電子銃と、
前記第１電子銃と第１ステージとの間に配置された、電位分布観測のための第１分析グリッドと、
前記第２電子銃と第２ステージとの間に配置された、電位分布観測のための第２分析グリッドと、
をさらに含むことを特徴とする電子ビームテストシステム。 - 被解析対象物である半導体集積回路装置に電子ビームを照射して電位コントラストを取得する電子ビームテストシステムであって、
前記半導体集積回路装置へ供給されるテストパターン信号を所与のタイミングでホールドし、その後、前記半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、その直後の電位コントラストの減衰期間中に前記半導体集積回路装置の電位コントラストを取り込むことを特徴とする電子ビームテストシステム。 - 被解析対象物である半導体集積回路装置及びこの半導体集積回路装置と比較するための良品の半導体集積回路装置に電子ビームを照射して各半導体集積回路装置から電位コントラストを取得する電子ビームテストシステムであって、
前記被解析対象物である半導体集積回路装置及び前記良品の半導体集積回路装置へ供給されるテストパターン信号を所与のタイミングでホールドし、その後、前記各半導体集積回路装置の直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させる動作を前記各半導体集積回路装置それぞれに対して行い、
前記基準電位にした直後の電位コントラストの減衰期間中に前記被解析対象物である半導体集積回路装置の電位コントラストを取り込むとともに、前記基準電位にした直後の前記良品の半導体集積回路装置の電位コントラストを取り込むことを特徴とする電子ビームテストシステム。 - 請求項１〜７のいずれかにおいて、
前記基準電位は、接地電位であることを特徴とする電子ビームテストシステム。 - 請求項１〜８のいずれかにおいて、
前記半導体集積回路装置に対する電子ビームの照射は、フレームスキャン照射として行われ、かつこのフレームスキャン照射は、少なくとも前記テストパターン信号のホールド期間中及び前記電位コントラストの取り込み期間にて行うように電子ビーム制御を行うビーム制御部を有することを特徴とする電子ビームテストシステム。 - 請求項１〜９のいずれかにおいて、
前記電位コントラストの取り込みを、前記基準電位にした直後の電位コントラストの減衰期間中に複数回にわたり順次行い、取り込まれた複数の電位コントラストを所与のルールに従い積算し電位コントラスト画像を生成するコントラスト画像生成部を有することを特徴とする電子ビームテストシステム。 - 請求項１０において、
前記電位コントラスト画像の生成は、
最先に取り込まれた電位コントラストの積算割合を後に取り込まれた電位コントラストの積算割合より大きく設定して行われることを特徴とする電子ビームテストシステム。 - 請求項１〜１１のいずれかにおいて、
前記供給テストパターン信号のホールド開始に関連付けて、
前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させるタイミング及び前記電位コントラストの取り込み開始タイミングを決定することを特徴とする電子ビームテストシステム。 - 請求項１２において、
前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、
前記トリガ信号の発生から所定の遅延時間経過後に画像取り込み用の垂直走査のタイミングをリセットし、前記リセット後、所定回数の垂直走査が終了したタイミングに同期して、前記電位コントラストの取り込み開始を行ない、
前記所定の遅延時間は、前記ホールド時間が経過するタイミングと、前記リセット後の所定回数の垂直走査が終了するタイミングとが一致するように設定されることを特徴とする電子ビームテストシステム。 - 請求項１２において、
前記供給テストパターン信号のホールド開始に関連付けてトリガ信号を発生させるとともに、所定のホールド時間経過後に、前記直流電源の電位及び前記ホールドされたテストパターン信号の電位を基準電位に変化させ、
前記トリガ信号の発生から所定の遅延時間経過後に画像取り込み用の垂直走査のタイミングをリセットし、かつ前記電位コントラストの取り込み開始を行ない、
前記所定の遅延時間は、前記画像取り込み用の垂直走査のタイミングのリセットが、前記ホールド時間が経過するタイミングで行なわれるように設定されることを特徴とする電子ビームテストシステム。 - 請求項１〜１４のいずれかにおいて、
半導体集積回路装置へ供給されるテストパターン信号が、所望のテストパターン信号となったタイミングにおいて、テストパターン信号をホールドすることなく、直接、半導体集積回路装置の直流電源の電位及びテストパターン信号の電位を基準電位に変化させ、基準電位に変化した直後において、前記電位コントラストの取り込みを行うことを特徴とする電子ビームテストシステム。 - 被解析対象物である半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、前記半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記半導体集積回路装置に対し電子ビームの照射を行うとともに、
前記基準電位に変化させた直後の電位コントラストの減衰期間中に電位コントラストを取り込むことにより、プロセス欠陥に起因する不良又は故障を解析する為の電位コントラスト画像を生成することを特徴とする電子ビームテスト方法。 - 被解析対象物である半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、前記半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記半導体集積回路装置に対し電子ビームの照射を行うとともに、前記半導体集積回路装置と比較するための良品の半導体集積回路装置に供給されるテストパターンを観測したいタイミングで所定時間ホールドし、その後、当該良品の半導体集積回路装置の直流電源及び前記ホールドされたテストパターン信号を基準電位に変化させ、更に、前記良品の半導体集積回路装置に対し電子ビームの照射を行い、
前記基準電位に変化させた直後の電位コントラストの減衰期間中に前記両半導体集積回路装置の電位コントラストを取り込むことにより、両半導体集積回路装置の電位コントラスト画像を生成し、両電位コントラスト画像を比較することにより、前記被解析対象物のプロセス欠陥に起因する不良又は故障を解析することを特徴とする電子ビームテスト方法。 - 請求項１６、１７のいずれかにおいて、
前記半導体集積回路装置に対する電子ビームの照射は、フレームスキャン照射として行われ、フレームスキャン照射は、少なくとも前記供給テストパターン信号のホールド期間中及び前記電位コントラストの取り込み期間にて行うことを特徴とする電子ビームテスト方法。 - 請求項１６〜１８のいずれかにおいて、
前記電位コントラストの取り込みを、前記基準電位にした直後の電位コントラストの減衰期間中に複数回に渡り順次行ない、取り込まれた複数の電位コントラストを所与のルールに従い積算し前記電位コントラスト画像を生成することを特徴とする電子ビームテスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342201A JP3661633B2 (ja) | 2001-08-27 | 2001-11-07 | 電子ビームテストシステム及び電子ビームテスト方法 |
| US10/226,140 US6815960B2 (en) | 2001-08-27 | 2002-08-23 | Electron beam test system and electron beam test method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-255993 | 2001-08-27 | ||
| JP2001255993 | 2001-08-27 | ||
| JP2001342201A JP3661633B2 (ja) | 2001-08-27 | 2001-11-07 | 電子ビームテストシステム及び電子ビームテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003149303A JP2003149303A (ja) | 2003-05-21 |
| JP3661633B2 true JP3661633B2 (ja) | 2005-06-15 |
Family
ID=26621018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001342201A Expired - Fee Related JP3661633B2 (ja) | 2001-08-27 | 2001-11-07 | 電子ビームテストシステム及び電子ビームテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6815960B2 (ja) |
| JP (1) | JP3661633B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3633545B2 (ja) * | 2001-11-07 | 2005-03-30 | セイコーエプソン株式会社 | 電子ビームテストシステム及び電子ビームテスト方法 |
| US6836014B2 (en) * | 2002-10-03 | 2004-12-28 | Credence Systems Corporation | Optical testing of integrated circuits with temperature control |
| US7012419B2 (en) * | 2004-03-26 | 2006-03-14 | Ut-Battelle, Llc | Fast Faraday cup with high bandwidth |
| JP4301227B2 (ja) * | 2005-09-15 | 2009-07-22 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器並びにコンデンサー |
| US8525778B2 (en) | 2007-03-21 | 2013-09-03 | Northwestern University | Haptic device with controlled traction forces |
| US8780053B2 (en) * | 2007-03-21 | 2014-07-15 | Northwestern University | Vibrating substrate for haptic interface |
| US8405618B2 (en) | 2006-03-24 | 2013-03-26 | Northwestern University | Haptic device with indirect haptic feedback |
| CN102193062B (zh) * | 2010-03-19 | 2013-07-31 | 中芯国际集成电路制造(北京)有限公司 | Pmos器件源漏泄漏缺陷的检测方法 |
| EP3759428B1 (en) * | 2018-02-28 | 2024-08-14 | DWFritz Automation, Inc. | Metrology system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3549999A (en) * | 1968-06-05 | 1970-12-22 | Gen Electric | Method and apparatus for testing circuits by measuring secondary emission electrons generated by electron beam bombardment of the pulsed circuit |
| JP2678059B2 (ja) | 1989-04-17 | 1997-11-17 | 富士通株式会社 | 電子ビーム装置 |
| JPH0834089B2 (ja) | 1990-03-01 | 1996-03-29 | 三菱電機株式会社 | 一次電子着地誤差の補正方法 |
| JPH05256917A (ja) | 1991-11-12 | 1993-10-08 | Nec Corp | 電子ビームテスタシステム |
| JP3254053B2 (ja) | 1993-08-09 | 2002-02-04 | 株式会社日立製作所 | 光集積回路 |
| JP3157674B2 (ja) * | 1994-01-10 | 2001-04-16 | 日本電気株式会社 | 半導体集積回路の故障解析装置および方法 |
| JPH07280890A (ja) * | 1994-04-08 | 1995-10-27 | Advantest Corp | Ｉｃ試験装置並びにそれに使われるイオンビームテスタ及びこの装置を用いたｉｃの不良部分の特定方法 |
| JPH08184651A (ja) | 1994-12-28 | 1996-07-16 | Advantest Corp | 半導体内部配線の電位状態観測方法 |
| JPH0933616A (ja) | 1995-07-24 | 1997-02-07 | Mitsubishi Electric Corp | 電子ビームプローバ |
| JPH11242071A (ja) | 1998-02-26 | 1999-09-07 | Advantest Corp | 荷電粒子線試験装置 |
| US6476390B1 (en) * | 1998-03-27 | 2002-11-05 | Hitachi, Ltd. | Method and apparatus for inspecting integrated circuit pattern using a plurality of charged particle beams |
-
2001
- 2001-11-07 JP JP2001342201A patent/JP3661633B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-23 US US10/226,140 patent/US6815960B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003149303A (ja) | 2003-05-21 |
| US6815960B2 (en) | 2004-11-09 |
| US20030038645A1 (en) | 2003-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11047906B2 (en) | Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets | |
| JPH0760846B2 (ja) | 集積回路装置の誘電体層中の欠陥から放射された光を検出する放射顕微鏡検査装置および方法 | |
| US5144225A (en) | Methods and apparatus for acquiring data from intermittently failing circuits | |
| JP3661633B2 (ja) | 電子ビームテストシステム及び電子ビームテスト方法 | |
| US9958502B2 (en) | Defect isolation methods and systems | |
| JP3633545B2 (ja) | 電子ビームテストシステム及び電子ビームテスト方法 | |
| JPH11242071A (ja) | 荷電粒子線試験装置 | |
| JPH027511B2 (ja) | ||
| JP2901172B2 (ja) | 荷電粒子線試験装置及び半導体集積回路試験装置 | |
| JP2595879B2 (ja) | 半導体装置の動作解析装置 | |
| JP2917869B2 (ja) | 電子ビームの走査範囲を制限するｅｂテスタ | |
| JPH0644473B2 (ja) | 試料電位コントラスト像観察装置 | |
| JPS5848346A (ja) | ストロボ走査型電子顕微鏡のパルスビ−ム位相制御装置 | |
| Hall et al. | A new, fully integrated, E-beam Tester | |
| JP2648947B2 (ja) | 半導体装置の検査装置 | |
| JPH0820237B2 (ja) | 電子顕微鏡用画像計測・検査装置 | |
| JPH041458B2 (ja) | ||
| JPH05259239A (ja) | 電子ビーム装置 | |
| JPS5976441A (ja) | 集積回路の診断装置 | |
| JPH0126536B2 (ja) | ||
| JPS59200428A (ja) | 電子ビ−ムテスタ | |
| JPH06324123A (ja) | 電子ビームテスタ | |
| JPS59177846A (ja) | 電子ビ−ム装置 | |
| EP0390675A2 (en) | Method and apparatus for acquiring data from intermittently failing circuits | |
| JPH0722012B2 (ja) | ストロボ方式の電位波形測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |