JP2595879B2 - 半導体装置の動作解析装置 - Google Patents
半導体装置の動作解析装置Info
- Publication number
- JP2595879B2 JP2595879B2 JP5284763A JP28476393A JP2595879B2 JP 2595879 B2 JP2595879 B2 JP 2595879B2 JP 5284763 A JP5284763 A JP 5284763A JP 28476393 A JP28476393 A JP 28476393A JP 2595879 B2 JP2595879 B2 JP 2595879B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- test
- under test
- image data
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の動作解析装
置に関し、特にこの半導体装置の動作解析装置は、論理
デバイスとして構成される半導体装置のテスト時の内部
状態を解析するのに好適である。
置に関し、特にこの半導体装置の動作解析装置は、論理
デバイスとして構成される半導体装置のテスト時の内部
状態を解析するのに好適である。
【０００２】
【従来の技術】論理デバイスから成る半導体装置では、
その入出力回路を成すバッファ回路の一斉作動により、
電源ラインに大きなノイズが発生して誤動作に至ること
がある。このような電源ノイズの影響によって生ずる誤
動作を解析するために、従来から電源ノイズ誤動作解析
装置が用いられている。
その入出力回路を成すバッファ回路の一斉作動により、
電源ラインに大きなノイズが発生して誤動作に至ること
がある。このような電源ノイズの影響によって生ずる誤
動作を解析するために、従来から電源ノイズ誤動作解析
装置が用いられている。
【０００３】図４は、従来の電源ノイズ誤動作解析装置
の構成を略図として示している。同図において、被試験
半導体装置４１は、例えば論理デバイスとして構成さ
れ、プリント基板４２上に実装されて通常作動を行ない
ながら框体４３内部に収容される。框体４３は、接地線
４４を介してグランドプレーン４５に接続されている。
プリント基板４２の入力端子には、電源回路４６から電
源ライン４７を経由してその電源が供給される。
の構成を略図として示している。同図において、被試験
半導体装置４１は、例えば論理デバイスとして構成さ
れ、プリント基板４２上に実装されて通常作動を行ない
ながら框体４３内部に収容される。框体４３は、接地線
４４を介してグランドプレーン４５に接続されている。
プリント基板４２の入力端子には、電源回路４６から電
源ライン４７を経由してその電源が供給される。
【０００４】電源回路４６には、高周波ノイズシミュレ
ータ４８からグランドプレーン４５との間に高周波ノイ
ズパルスが印加されており、このノイズパルスが電源回
路４６及びプリント基板４２を経由して半導体装置４１
の論理回路に入力される。このため、半導体装置４１の
論理回路は、この高周波ノイズパルスにより框体４３及
びグランドプレーン４５との間で励振され、そのノイズ
の大きさによって誤動作が発生することがある。この誤
動作は、例えばプリント基板４２の出力端子に接続され
るＬＳＩテスタによって検出される。
ータ４８からグランドプレーン４５との間に高周波ノイ
ズパルスが印加されており、このノイズパルスが電源回
路４６及びプリント基板４２を経由して半導体装置４１
の論理回路に入力される。このため、半導体装置４１の
論理回路は、この高周波ノイズパルスにより框体４３及
びグランドプレーン４５との間で励振され、そのノイズ
の大きさによって誤動作が発生することがある。この誤
動作は、例えばプリント基板４２の出力端子に接続され
るＬＳＩテスタによって検出される。
【０００５】
【発明が解決しようとする課題】上記従来の誤動作解析
手法では、被試験半導体装置の論理回路に生ずる誤動作
は、プリント基板の出力端子からの信号によって検出さ
れる。従って、半導体装置全体としてのノイズ耐量を評
価することはできるが、半導体装置の内部回路のどの部
位に障害が生じたかを解析することができない。
手法では、被試験半導体装置の論理回路に生ずる誤動作
は、プリント基板の出力端子からの信号によって検出さ
れる。従って、半導体装置全体としてのノイズ耐量を評
価することはできるが、半導体装置の内部回路のどの部
位に障害が生じたかを解析することができない。
【０００６】半導体装置の内部回路の動作状態を直接観
察する手段として、例えば金属プローブが挙げられる。
しかし、金属プローブは、その解析精度が必ずしも高く
ないこと、半導体装置の表面に接触してその配線破壊を
生ずるおそれがあること、或いは、容量負荷によって波
形が鈍化するために精度が低下すること等の問題があ
る。
察する手段として、例えば金属プローブが挙げられる。
しかし、金属プローブは、その解析精度が必ずしも高く
ないこと、半導体装置の表面に接触してその配線破壊を
生ずるおそれがあること、或いは、容量負荷によって波
形が鈍化するために精度が低下すること等の問題があ
る。
【０００７】本発明は、上記に鑑み、半導体装置のテス
ト時の動作を解析するための装置であって、半導体装置
の内部回路の動作を個々に解析することが可能な、半導
体装置の動作解析装置を提供し、もってそのテスト作動
時の動作解析の精度を向上させることを目的とする。
ト時の動作を解析するための装置であって、半導体装置
の内部回路の動作を個々に解析することが可能な、半導
体装置の動作解析装置を提供し、もってそのテスト作動
時の動作解析の精度を向上させることを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置の動
作解析装置は、所定のテストパターンからなるテスト信
号を被試験半導体装置に入力するＬＳＩテスタと、前記
被試験半導体装置の内部領域の電位コントラストを観察
するための電子ビームテスタとを備えることを特徴とす
る。
作解析装置は、所定のテストパターンからなるテスト信
号を被試験半導体装置に入力するＬＳＩテスタと、前記
被試験半導体装置の内部領域の電位コントラストを観察
するための電子ビームテスタとを備えることを特徴とす
る。
【０００９】
【作用】本発明の半導体装置の動作解析装置では、ＬＳ
Ｉテスタと電子ビームテスタとを備えるので、半導体装
置のテスト作動モードにおいて半導体装置の内部回路部
分についてその部分毎の動作解析が可能となり、テスト
作動時における半導体装置の動作解析の精度が向上す
る。
Ｉテスタと電子ビームテスタとを備えるので、半導体装
置のテスト作動モードにおいて半導体装置の内部回路部
分についてその部分毎の動作解析が可能となり、テスト
作動時における半導体装置の動作解析の精度が向上す
る。
【００１０】特に論理デバイスとして構成される半導体
装置を解析することとすれば、電子ビームテスタにより
検出される２次電子量が、「１」又は「０」の２値デー
タとして表わされるので、その検出に際して誤りの発生
が抑えられ、検出精度が向上する。
装置を解析することとすれば、電子ビームテスタにより
検出される２次電子量が、「１」又は「０」の２値デー
タとして表わされるので、その検出に際して誤りの発生
が抑えられ、検出精度が向上する。
【００１１】動作解析装置が、半導体装置の電源回路に
所定のノイズを供給するノイズ発生回路を更に備える構
成を採用すれば、電源回路のノイズ発生に起因する、半
導体装置のテスト作動時における回路内部の誤動作の解
析が特に容易に行なわれる。
所定のノイズを供給するノイズ発生回路を更に備える構
成を採用すれば、電源回路のノイズ発生に起因する、半
導体装置のテスト作動時における回路内部の誤動作の解
析が特に容易に行なわれる。
【００１２】電子ビームテスタを、被試験半導体装置の
内部領域を順次走査しつつ電子ビームを供給する電子ビ
ーム発生装置と、内部領域から発生する２次電子の量を
順次検出する２次電子検出器と、発生した２次電子の量
の分布を画像データとして生成する画像処理装置とから
構成すれば、内部回路の全ての部分における動作解析が
可能となるので、精度の高い動作解析が更に容易に行な
われる。
内部領域を順次走査しつつ電子ビームを供給する電子ビ
ーム発生装置と、内部領域から発生する２次電子の量を
順次検出する２次電子検出器と、発生した２次電子の量
の分布を画像データとして生成する画像処理装置とから
構成すれば、内部回路の全ての部分における動作解析が
可能となるので、精度の高い動作解析が更に容易に行な
われる。
【００１３】画像処理装置が、更に、記憶された所定の
画像データと２次電子の量から得られた前記画像データ
とを対比する比較回路を備える構成を採用すれば、動作
解析が特に短時間に行なわれる。
画像データと２次電子の量から得られた前記画像データ
とを対比する比較回路を備える構成を採用すれば、動作
解析が特に短時間に行なわれる。
【００１４】
【実施例】図面を参照して本発明を更に説明する。図１
は本発明の一実施例の動作解析装置の構成を示す模式的
ブロック図である。この実施例の動作解析装置は、ＬＳ
Ｉテスタ１１と、電子ビームテスタ１２〜１５と、高周
波ノイズシミュレータ１６とから基本的に構成される。
被試験装置を成す半導体装置１７は、テストボード１８
に搭載されて真空チャンバ１９内に配置され、真空チャ
ンバ１９は真空系２０によって所定の真空度に維持され
る。
は本発明の一実施例の動作解析装置の構成を示す模式的
ブロック図である。この実施例の動作解析装置は、ＬＳ
Ｉテスタ１１と、電子ビームテスタ１２〜１５と、高周
波ノイズシミュレータ１６とから基本的に構成される。
被試験装置を成す半導体装置１７は、テストボード１８
に搭載されて真空チャンバ１９内に配置され、真空チャ
ンバ１９は真空系２０によって所定の真空度に維持され
る。
【００１５】ＬＳＩテスタ１１は、トリガ信号を発生さ
せてこれをトリガ信号ライン２１を介して各部に供給し
て動作解析装置全体の作動を制御すると共に、テスト信
号を成すテストパターン２２を発生させ、これをテスト
ボード１８を介して被試験半導体装置１７の外部ピンに
供給する。また、被試験半導体装置１７の外部ピンから
出力されるテスト信号２２をテストボード１８を介して
受け取る。
せてこれをトリガ信号ライン２１を介して各部に供給し
て動作解析装置全体の作動を制御すると共に、テスト信
号を成すテストパターン２２を発生させ、これをテスト
ボード１８を介して被試験半導体装置１７の外部ピンに
供給する。また、被試験半導体装置１７の外部ピンから
出力されるテスト信号２２をテストボード１８を介して
受け取る。
【００１６】高周波ノイズシミュレータ１６は、ＬＳＩ
テスタ１１から延びる電源ライン２２を中継してこれを
テストボード１８に供給すると共に、ＬＳＩテスタ１１
から出力されるトリガ信号により制御されて、所定の波
形から成る高周波ノイズパルスを発生させて、これを電
源電圧に重畳する。
テスタ１１から延びる電源ライン２２を中継してこれを
テストボード１８に供給すると共に、ＬＳＩテスタ１１
から出力されるトリガ信号により制御されて、所定の波
形から成る高周波ノイズパルスを発生させて、これを電
源電圧に重畳する。
【００１７】電子ビームテスタは、パルス電子ビーム発
生器１２、電子銃１３、２次電子検出器１４、及び、画
像処理装置１５から構成される。パルス電子ビーム発生
器１２は、トリガ信号に同期したビームパルスを発生さ
せてこれを電子銃１３に与え、電子銃１３は、付属する
レンズにより半導体装置１７の内部領域の各部を走査し
つつパルス状の電子ビームを照射する。２次電子検出器
１４は、この電子ビームによって内部領域の各部から叩
き出される２次電子を受けて画像処理装置１５に与え
る。２次電子検出器１４の出力である２次電子量は、照
射された部分の表面電位がＨレベルのときには小さく、
Ｌレベルのときには大きい。
生器１２、電子銃１３、２次電子検出器１４、及び、画
像処理装置１５から構成される。パルス電子ビーム発生
器１２は、トリガ信号に同期したビームパルスを発生さ
せてこれを電子銃１３に与え、電子銃１３は、付属する
レンズにより半導体装置１７の内部領域の各部を走査し
つつパルス状の電子ビームを照射する。２次電子検出器
１４は、この電子ビームによって内部領域の各部から叩
き出される２次電子を受けて画像処理装置１５に与え
る。２次電子検出器１４の出力である２次電子量は、照
射された部分の表面電位がＨレベルのときには小さく、
Ｌレベルのときには大きい。
【００１８】図３は、画像処理装置１５の構成を例示す
るブロック図である。同図において、画像処理装置１５
は、２次電子検出器１４の出力から被試験半導体装置の
表面電位情報を２次元画像データとして生成する画像デ
ータ生成部２１と、画像データ生成部２１からの出力を
受けて、被試験半導体装置の正常動作のときの電位情報
を２次元情報として記憶する第１画像データ記憶部２２
及び被試験装置のテスト作動時の電位情報を２次元情報
として記憶する第２画像データ記憶部２３と、双方の画
像データ記憶部２２、２３の２次元画像データについて
その各位置毎の電位情報を相互に比較する比較部２４
と、比較部２４の出力を受けてテスト結果を出力するテ
スト結果出力部２５とから構成される。
るブロック図である。同図において、画像処理装置１５
は、２次電子検出器１４の出力から被試験半導体装置の
表面電位情報を２次元画像データとして生成する画像デ
ータ生成部２１と、画像データ生成部２１からの出力を
受けて、被試験半導体装置の正常動作のときの電位情報
を２次元情報として記憶する第１画像データ記憶部２２
及び被試験装置のテスト作動時の電位情報を２次元情報
として記憶する第２画像データ記憶部２３と、双方の画
像データ記憶部２２、２３の２次元画像データについて
その各位置毎の電位情報を相互に比較する比較部２４
と、比較部２４の出力を受けてテスト結果を出力するテ
スト結果出力部２５とから構成される。
【００１９】画像データ生成部３１は、２次電子検出器
１４から各位置毎の出力を順次に受けて各位置毎の電位
情報を白又は黒のモノクローム画像データとして出力す
る。この場合、例えば当該領域の電位がＨレベルのとき
には黒（０）として、Ｌレベルのときには白（１）とし
て夫々出力される。これらのデータは、電源ノイズが印
加されないときの被試験半導体装置の正常データについ
ては第１画像データ記憶部３２に、また、電源ノイズが
印加されたときの被試験半導体装置のテストデータにつ
いては第２画像データ記憶部３３に夫々記憶される。
１４から各位置毎の出力を順次に受けて各位置毎の電位
情報を白又は黒のモノクローム画像データとして出力す
る。この場合、例えば当該領域の電位がＨレベルのとき
には黒（０）として、Ｌレベルのときには白（１）とし
て夫々出力される。これらのデータは、電源ノイズが印
加されないときの被試験半導体装置の正常データについ
ては第１画像データ記憶部３２に、また、電源ノイズが
印加されたときの被試験半導体装置のテストデータにつ
いては第２画像データ記憶部３３に夫々記憶される。
【００２０】比較部３４は、正常データ及びテストデー
タの双方の２次元画像データについて、その各位置のデ
ータ相互の相違を検出してこれをテスト結果出力部３５
に出力する。テスト結果出力部３５からは、被試験半導
体装置のテスト作動時に誤動作を発生した部位が特定さ
れて出力される。
タの双方の２次元画像データについて、その各位置のデ
ータ相互の相違を検出してこれをテスト結果出力部３５
に出力する。テスト結果出力部３５からは、被試験半導
体装置のテスト作動時に誤動作を発生した部位が特定さ
れて出力される。
【００２１】図２は、ＬＳＩテスタ１１によって制御さ
れるテスト時の各信号タイミングを示すタイミングチャ
ートである。同図において、Ｔはトリガ信号の周期を、
ｔ１は高周波ノイズのパルス印加期間を、ｔ２はトリガ
信号発生から電子ビームを発生させるまでの遅延時間
を、ｔ３は電子ビームパルスのパルス幅を夫々示してい
る。ここで、ｔ１＝ｔ２、Ｔ＞ｔ２＋ｔ３となるように
設定してある。
れるテスト時の各信号タイミングを示すタイミングチャ
ートである。同図において、Ｔはトリガ信号の周期を、
ｔ１は高周波ノイズのパルス印加期間を、ｔ２はトリガ
信号発生から電子ビームを発生させるまでの遅延時間
を、ｔ３は電子ビームパルスのパルス幅を夫々示してい
る。ここで、ｔ１＝ｔ２、Ｔ＞ｔ２＋ｔ３となるように
設定してある。
【００２２】図２において、周期Ｔは、論理回路内部の
或るノードに対応する位置の回路ブロックの表面電位を
検出するために必要な期間である。ＬＳＩテスタ１１か
らは、テストパターンａが出力されると共にこれに同期
してトリガ信号ｂが出力される。高周波ノイズシミュレ
ータ１６からは、このトリガ信号ｂの発生に同期して期
間ｔ１の間ノイズパルス列が出力されて、これが被試験
半導体装置１７に与えれられる。期間ｔ１は、高周波ノ
イズの印加により被試験半導体装置１７の論理回路が定
常状態となるために充分な長さに選定される。
或るノードに対応する位置の回路ブロックの表面電位を
検出するために必要な期間である。ＬＳＩテスタ１１か
らは、テストパターンａが出力されると共にこれに同期
してトリガ信号ｂが出力される。高周波ノイズシミュレ
ータ１６からは、このトリガ信号ｂの発生に同期して期
間ｔ１の間ノイズパルス列が出力されて、これが被試験
半導体装置１７に与えれられる。期間ｔ１は、高周波ノ
イズの印加により被試験半導体装置１７の論理回路が定
常状態となるために充分な長さに選定される。
【００２３】高周波ノイズパルスの印加が終了すると同
時に、パルス電子ビーム発生器１２からパルス幅ｔ３の
電子ビームパルスが出力される。これにより、電子銃１
３からは特定の回路ブロックに向けて電子ビームが照射
され、この電子ビームにより、２次電子が被試験半導体
装置の表面から叩き出される。この２次電子の量が２次
電子検出器１４によって検出され、画像処理装置１５に
おいて当該ブロックの表面電位がＨ又はＬレベルとして
判定される。この判定結果は、２次元データにおける特
定位置のデータとして記憶される。
時に、パルス電子ビーム発生器１２からパルス幅ｔ３の
電子ビームパルスが出力される。これにより、電子銃１
３からは特定の回路ブロックに向けて電子ビームが照射
され、この電子ビームにより、２次電子が被試験半導体
装置の表面から叩き出される。この２次電子の量が２次
電子検出器１４によって検出され、画像処理装置１５に
おいて当該ブロックの表面電位がＨ又はＬレベルとして
判定される。この判定結果は、２次元データにおける特
定位置のデータとして記憶される。
【００２４】次の周期Ｔの間には、同様にテストパター
ンが出力されると共に、先にデータが得られた回路ブロ
ックに隣接する回路ブロックに対して同様に電子ビーム
が照射されて、その表面電位が検出される。各回路ブロ
ックの電位情報が順次に検出され、内部領域の全ての回
路ブロックの表面電位が２次元画像データとして第２画
像データ記憶部３３に記憶される。
ンが出力されると共に、先にデータが得られた回路ブロ
ックに隣接する回路ブロックに対して同様に電子ビーム
が照射されて、その表面電位が検出される。各回路ブロ
ックの電位情報が順次に検出され、内部領域の全ての回
路ブロックの表面電位が２次元画像データとして第２画
像データ記憶部３３に記憶される。
【００２５】被試験半導体装置について、全ての回路ブ
ロックの表面電位が２次元のテストデータとして得られ
ると、引続き、高周波ノイズパルスを印加しないことを
除けば上記と同様の手順により、再度、表面電位の２次
元画像データが検出され、これが正常データとして第１
画像データ記憶部３２に記憶される。前記テストデータ
と、この正常データとが、その対応する各位置について
比較部３４で比較され、この比較結果が、テスト結果出
力部３５に与えられる。テスト結果出力部３５は、この
データを被試験半導体装置の論理回路の各ノードの電位
の良否の情報に変換して、これをテスト結果として出力
する。
ロックの表面電位が２次元のテストデータとして得られ
ると、引続き、高周波ノイズパルスを印加しないことを
除けば上記と同様の手順により、再度、表面電位の２次
元画像データが検出され、これが正常データとして第１
画像データ記憶部３２に記憶される。前記テストデータ
と、この正常データとが、その対応する各位置について
比較部３４で比較され、この比較結果が、テスト結果出
力部３５に与えられる。テスト結果出力部３５は、この
データを被試験半導体装置の論理回路の各ノードの電位
の良否の情報に変換して、これをテスト結果として出力
する。
【００２６】本発明の動作解析装置は、ＬＳＩテスタと
電子ビームテスタとを組み合せて、半導体装置のテスト
時の動作解析を行なうことをその骨子とするものであ
る。従って、上記実施例においては、被試験半導体装置
の電源ラインに高周波ノイズパルスを印加してその誤動
作を検出する例を挙げたが、これに限定されるものでは
ない。例えば、ノイズは、電源ラインに印加することに
限定されず、いかなる部分に与えてもよい。また、正常
データは、特に被試験半導体装置自体から作成すること
を要しなく、他の正常半導体装置或いはシミュレータか
ら得てもよい。
電子ビームテスタとを組み合せて、半導体装置のテスト
時の動作解析を行なうことをその骨子とするものであ
る。従って、上記実施例においては、被試験半導体装置
の電源ラインに高周波ノイズパルスを印加してその誤動
作を検出する例を挙げたが、これに限定されるものでは
ない。例えば、ノイズは、電源ラインに印加することに
限定されず、いかなる部分に与えてもよい。また、正常
データは、特に被試験半導体装置自体から作成すること
を要しなく、他の正常半導体装置或いはシミュレータか
ら得てもよい。
【００２７】
【発明の効果】以上説明したように、本発明の半導体装
置の動作解析装置によると、ＬＳＩテスタと電子ビーム
テスタとを組み合わせたことにより、テスト作動時にお
ける被試験半導体装置の内部回路の各部の状態解析が可
能となるので、精度が高いテストを実施することが出来
るという顕著な効果を奏する。
置の動作解析装置によると、ＬＳＩテスタと電子ビーム
テスタとを組み合わせたことにより、テスト作動時にお
ける被試験半導体装置の内部回路の各部の状態解析が可
能となるので、精度が高いテストを実施することが出来
るという顕著な効果を奏する。
【図１】本発明の一実施例の半導体装置の動作解析装置
の構成を示す模式的ブロック図
の構成を示す模式的ブロック図
【図２】図１の動作解析装置における信号のタイミング
チャート
チャート
【図３】画像処理装置の構成を例示するブロック図。
【図４】従来の半導体装置の動作解析装置の構成を示す
模式的ブロック図。
模式的ブロック図。
１１ ＬＳＩテスタ １２ パルス電子ビーム発生器 １３ 電子銃 １４ ２次電子検出器 １５ 画像処理装置 １６ 高周波ノイズシミュレータ １７ 被試験半導体装置 １８ テストボード １９ 真空チャンバ ２０ 真空系 ２１ トリガ信号ライン ２２ 電源ライン ３１ 画像データ生成部 ３２ 第１画像データ記憶部 ３３ 第２画像データ記憶部 ３４ 比較部 ３５ テスト結果出力部
Claims (5)
- 【請求項１】 所定のテストパターンからなるテスト信
号を被試験半導体装置に入力するＬＳＩテスタと、前記
被試験半導体装置の内部領域の電位コントラストを観察
するための電子ビームテスタと、前記被試験半導体装置
に前記所定のテストパターンに同期した所定のノイズを
印加するノイズ発生装置とを備えることを特徴とする半
導体装置の動作解析装置。 - 【請求項２】 前記被試験半導体装置が論理デバイスと
して構成される、請求項１に記載の半導体装置の動作解
析装置。 - 【請求項３】 前記ノイズ発生装置は被試験半導体装置
の電源ラインに繰り返し前記ノイズを印加する、請求項
１又は２に記載の半導体装置の動作解析装置。 - 【請求項４】 前記電子ビームテスタは、前記被試験半
導体装置の内部領域を走査しつつ電子ビームを照射する
電子ビーム照射装置と、前記内部領域から発生する２次
電子の量を検出する２次電子検出器と、前記２次電子の
量の分布を２次元画像データとして生成する画像処理装
置とを備える、請求項１乃至３の一に記載の半導体装置
の動作解析装置。 - 【請求項５】 前記画像処理装置は、所定の正常画像デ
ータと検出されたテスト画像データとを対比する比較回
路を備える、請求項４に記載の半導体装置の動作解析装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5284763A JP2595879B2 (ja) | 1993-11-15 | 1993-11-15 | 半導体装置の動作解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5284763A JP2595879B2 (ja) | 1993-11-15 | 1993-11-15 | 半導体装置の動作解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07140201A JPH07140201A (ja) | 1995-06-02 |
| JP2595879B2 true JP2595879B2 (ja) | 1997-04-02 |
Family
ID=17682699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5284763A Expired - Lifetime JP2595879B2 (ja) | 1993-11-15 | 1993-11-15 | 半導体装置の動作解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595879B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123241A (ja) * | 1982-12-28 | 1984-07-17 | Toshiba Corp | 半導体集積回路の不良解析方法 |
| JPH04157569A (ja) * | 1990-10-22 | 1992-05-29 | Nec Corp | Ｌｓｉ論理解析システム |
-
1993
- 1993-11-15 JP JP5284763A patent/JP2595879B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07140201A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1064560B1 (en) | Compensating for the effects of round-trip delay in automatic test equipment | |
| US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
| US6225815B1 (en) | Charged particle beam test system | |
| JPH0481675A (ja) | 半導体デバイステスト装置 | |
| US5521516A (en) | Semiconductor integrated circuit fault analyzing apparatus and method therefor | |
| JP3661633B2 (ja) | 電子ビームテストシステム及び電子ビームテスト方法 | |
| JP2595879B2 (ja) | 半導体装置の動作解析装置 | |
| US6163159A (en) | Charged particle beam test system | |
| US20020099993A1 (en) | Semiconductor testing apparatus and method | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| CN113125941B (zh) | 用于芯片设计的探测方法及探测系统、探测装置 | |
| JP3609780B2 (ja) | ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置 | |
| JPH1172517A (ja) | タイミング波形検出装置 | |
| US20030088379A1 (en) | Electron beam test system and electron beam test method | |
| JP2991191B1 (ja) | 半導体集積回路の故障検出装置、方法及び記録媒体 | |
| JP2901172B2 (ja) | 荷電粒子線試験装置及び半導体集積回路試験装置 | |
| JPS5848346A (ja) | ストロボ走査型電子顕微鏡のパルスビ−ム位相制御装置 | |
| JP2002189037A (ja) | サンプリングデジタイザ及びこのサンプリングデジタイザを備えた半導体集積回路試験装置 | |
| JPH11242071A (ja) | 荷電粒子線試験装置 | |
| JPH02295046A (ja) | 論理解析電子ビームテスタ装置 | |
| JPH0341376A (ja) | 電子ビーム装置 | |
| JPH09329649A (ja) | Ｌｓｉ不良自動解析装置及び解析方法 | |
| Görlich et al. | Dual phase probing technique for IC-internal failure analysis | |
| JPH03108349A (ja) | Ｌｓｉ評価装置 | |
| JP2003179108A (ja) | 半導体装置の検査装置及び検査方法 |