JP2002189037A - サンプリングデジタイザ及びこのサンプリングデジタイザを備えた半導体集積回路試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 データ信号を取り込むためのトリガ信号を発
生するトリガ回路のミストリガを防止したサンプリング
デジタイザを提供する。 【解決手段】 サンプリングヘッド１１と、クロック発
生部１２と、波形デジタイザ１３と、トリガ回路１４と
を具備するサンプリングデジタイザにおいて、サンプリ
ングヘッドからトリガ回路に至る低速のデータ信号の供
給経路にローパスフィルタ２２を挿入する。このローパ
スフィルタによってサンプリングされた低速のデータ信
号に含まれる大きな振幅の多くのノイズを、トリガ回路
１４に入力される前に、積分して抑圧する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、一般には、この
技術分野で「サンプリングデジタイザ」と呼ばれてい
る、高速の繰り返し信号の波形を低速の繰り返し信号の
波形に変換して観測、測定、解析等を行なう装置（以
下、サンプリングデジタイザと称す）に関し、詳しく言
うと、ジッタ（ノイズ）の多い高速の繰り返し信号が入
力されても、サンプリングされたデータ信号を取り込む
ためのトリガ信号を正しいタイミングで発生することが
できるサンプリングデジタイザ、及びこのサンプリング
デジタイザを備えた半導体集積回路試験装置に関する。

【０００２】

【従来の技術】この技術分野で良く知られているよう
に、サンプリングデジタイザは、図１に示すように、サ
ンプリングヘッド（通常、ダイオードブリッジを備えた
回路によって構成されている）又はサンプル・ホールド
回路１１と、クロック発生部１２と、信号波形を観測、
測定及び／又は解析する装置（以下、波形デジタイザと
称す）１３と、トリガ回路１４とを備え、サンプリング
ヘッド又はサンプル・ホールド回路１１に入力される高
速の繰り返し信号（波形）ＨＲＳを、後述する等価サン
プリング方法により、低速の繰り返し信号（波形）に変
換し、波形デジタイザ１３に取り込んでこの低速の繰り
返し信号の波形の観測、測定、解析等を行なうことによ
り、入力された高速の繰り返し信号ＨＲＳの波形の観
測、測定、解析等を行なうことができる装置である。な
お、以下においてはサンプリングヘッドを使用した場合
について説明するが、サンプル・ホールド回路を使用し
た場合にも同様の動作が行なわれることは言うまでもな
い。

【０００３】等価サンプリング方法とは、例えば図２Ａ
に示す周期Ｔの高速の繰り返し信号ＨＲＳがサンプリン
グヘッド１１に入力された場合、この高速の繰り返し信
号ＨＲＳの波形を特定のサンプル点（例えばａ点）から
一定の微小時間間隔Δｔ毎に順次にサンプリングするた
めには、この高速の繰り返し信号ＨＲＳよりもさらに高
速の周期Δｔのクロック信号を発生させなければなら
ず、例えば高速の繰り返し信号ＨＲＳの周波数が１ＧＨ
ｚのように高い場合等においては、これは不可能であ
る。このため、高速の繰り返し信号ＨＲＳの波形を、そ
の特定のサンプル点（例えばａ点）から、周期Ｔよりか
なり長い一定の周期ｎＴ毎に一定の微小時間間隔Δｔだ
け順次にサンプル点をずらして、サンプリングする。具
体的には、図２Ｂに示すように、クロック発生部１２か
ら（ｎＴ＋Δｔ）の一定のサンプリングレート（周期）
Ｔ１でクロック信号ＣＬＫ１を発生させ（従って、その
周波数は１／（ｎＴ＋Δｔ）となる）、サンプリングヘ
ッド１１に供給する。その結果、高速の繰り返し信号Ｈ
ＲＳに対するサンプルタイミングｔ１、ｔ２、ｔ３、・
・・は一定の微小時間Δｔだけ順次に遅れるから、高速
の繰り返し信号ＨＲＳの波形を特定のサンプル点（例え
ばａ点）から一定の微小時間間隔Δｔ毎に順次にサンプ
リングすることによって得られる波形データと実質的に
同じ波形データを取得することができる。

【０００４】サンプリングヘッド１１からは、図２Ｃに
示すように、サンプルタイミングｔ１、ｔ２、ｔ３、・
・・に応じて振幅レベルが段階的に変化する波形データ
ａ、ｂ、ｃ、・・・に変換された低速のデータ信号ＳＭ
ＰＤがサンプリングレートＴ１で発生される。これら波
形データａ、ｂ、ｃ、・・・を波形デジタイザ１３に取
り込み、一定の微小時間間隔Δｔで合成し、再現する
と、図２Ｄに示すように、サンプリングレートＴ１と高
速の繰り返し信号ＨＲＳの１周期Ｔ当りのサンプル数と
を乗算した周期Ｔ３を有する低速の繰り返し信号ＬＲＳ
１が得られる。この低速の繰り返し信号ＬＲＳ１の波形
は高速の繰り返し信号ＨＲＳの波形と実質的に同じにな
る。

【０００５】ここで、ｎは、高速の繰り返し信号ＨＲＳ
の周波数を、一定の微小時間Δｔを加算しない周期ｎＴ
のクロック信号の周波数（＝１／ｎＴ）で割算した値で
あり、正の整数である。従って、１／ｎＴは高速の繰り
返し信号ＨＲＳの波形を一定の周期ｎＴ毎に固定のサン
プル点（例えば波形の前縁の一定振幅点）でサンプリン
グする際に使用されるクロック信号の周波数を表す。な
お、上記一定の微小時間間隔Δｔは、高速の繰り返し信
号ＨＲＳの波形の隣り合う２つのサンプル点間の時間間
隔と等価であるため、この技術分野では等価サンプリン
グ時間と呼ばれている。本明細書においてもΔｔを等価
サンプリング時間と称す。

【０００６】なお、図２においては、等価サンプリング
方法の動作を容易に理解できるようにするため、高速の
繰り返し信号ＨＲＳの波形を拡大し、かつ等価サンプリ
ング時間Δｔを長くしている。このため、図ではｎ＝３
となり、サンプリングレートＴ１＝３Ｔ＋Δｔとなる
が、以下に述べるように、通常は高速の繰り返し信号Ｈ
ＲＳの周波数が周期ｎＴのクロック信号の周波数より非
常に高いので、ｎは相当に大きな値となる。具体的数値
を用いて説明すると、例えば高速の繰り返し信号ＨＲＳ
の周波数が１ＧＨｚ（従って、その周期Ｔは１ｎｓとな
る）であり、周期ｎＴのクロック信号の周波数が１ＭＨ
ｚである場合に、この高速の繰り返し信号ＨＲＳの１周
期Ｔ（１ｎｓ）当りのサンプル数を１００（高速の繰り
返し信号ＨＲＳの１周期Ｔから１００のデータを取得す
る）とすると、隣接する２つのサンプル点間の時間間隔
は１ｎｓ／１００＝１０ｐｓとなる。即ち、等価サンプ
リング時間Δｔは１０ｐｓとなる。よって、クロック発
生部１２からサンプリングレートＴ１＝１ｎｓ×（１Ｇ
Ｈｚ／１ＭＨｚ）＋１０ｐｓ＝１μｓ＋１０ｐｓでクロ
ック信号ＣＬＫ１を発生させ、サンプリングヘッド１１
に供給すると、サンプリングヘッド１１からは、サンプ
ルタイミングｔ１、ｔ２、ｔ３、・・・に応じて振幅レ
ベルが段階的に変化する波形データａ、ｂ、ｃ、・・・
がサンプリングレートＴ１＝１μｓ＋１０ｐｓで発生さ
れる。これら波形データを波形デジタイザ１３に取り込
み、取り込んだ波形データを等価サンプリング時間１０
ｐｓの時間間隔で合成し、再現すると、図２Ｄに示す
（１μｓ＋１０ｐｓ）×１００の周期Ｔ３を有する低速
の繰り返し信号ＬＲＳ１が得られる。

【０００７】一方、高速の繰り返し信号のジッタを測定
する場合には、この繰り返し信号のジッタを測定したい
点又は観測したい点（通常は信号波形の変化の激しい部
分、例えば信号波形の立ち上がりエッジの半値点近傍の
一定振幅点）を一定の周期でサンプリングする必要があ
る。このような場合、従来は同期（インフェース）サン
プリングと呼ばれるサンプリング方法をサンプリングデ
ジタイザに適用して高速の繰り返し信号の測定したい点
又は観測したい点（以後、単にジッタ測定点と称す）に
おけるジッタを測定している。

【０００８】次に、図３を参照して同期サンプリング方
法について簡単に説明する。図３Ｂに示す高速の繰り返
し信号ＨＲＳがサンプリングヘッド１１に入力された場
合、この信号ＨＲＳのジッタ測定点、この例では信号波
形の立ち上がりエッジの半値点近傍の一定振幅点ｍをサ
ンプリングする図３Ｃに示すサンプリングレートＴ２の
クロック信号ＣＬＫ２をクロック発生部１２から発生さ
せる。このクロック信号ＣＬＫ２によってサンプリング
された図３Ａに示すジッタ測定点ｍの振幅値（例えば電
圧値）ＳＭＰＤを波形デジタイザ１３に取り込み、解析
することにより、高速信号ＨＲＳのジッタ測定点ｍにお
けるジッタを観測、測定及び／又は解析できる。換言す
ると、高速の繰り返し信号ＨＲＳの波形の傾き（ΔＶ／
Δｔ）により、ジッタ（Δｔ）が同期サンプリングによ
り電圧（ΔＶ）に変換される。

【０００９】トリガ回路１４は、観測、測定及び／又は
解析したい高速の繰り返し信号ＨＲＳの波形の開始点を
設定する機能を有する。具体的に説明すると、観測、測
定及び／又は解析すべき波形の開始点の情報、例えば位
置情報（レベル、向き等のデータ）をトリガ回路１４に
予め設定しておき、サンプリングヘッド１１からトリガ
回路１４に供給されるデータ信号ＳＭＰＤ（波形データ
ａ、ｂ、ｃ、・・・）の位置情報がこの設定された位置
情報と合致すると、トリガ回路１４はトリガ信号ＴＲを
発生して波形デジタイザ１３に供給する。波形デジタイ
ザ１３は、トリガ信号ＴＲが印加された時点から波形デ
ータの再取り込み動作を開始する。即ち、トリガ回路１
４からトリガ信号ＴＲが発生された時点（以後、トリガ
点と称す）から高速の繰り返し信号ＨＲＳの波形の観
測、測定、解析等を再開する。

【００１０】ところで、上述したサンプリングデジタイ
ザは、半導体集積回路（以後、ＩＣと称す）を試験する
半導体集積回路試験装置（ＩＣ試験装置）にも使用され
ている。例えば、被試験ＩＣに高速で試験パターン信号
を書き込み、この被試験ＩＣから高速で読み出される試
験パターン信号の波形を上記構成のサンプリングデジタ
イザで観測、測定及び／又は解析し、被試験ＩＣがどの
程度の早さの高速信号にまで確実に応答できるか否かを
試験する場合等に使用されている。周知のように、この
技術分野では、ＩＣは、論理回路部分（ロジック部分）
が主要であるものをロジックＩＣと呼び、メモリ部分が
主要であるものをメモリＩＣと呼んでいる。また、ロジ
ック部分とメモリ部分とが１つのチップに混在したＩＣ
はシステムＬＳＩ、システム・オン・チップ（ＳＯＣ）
等と呼ばれている。従来から用いられている一般的なＩ
Ｃ試験装置（以後、ＩＣテスタと称す）の概略の構成を
図４に示す。例示のＩＣテスタはＩＣテスタ本体１００
とテストヘッド２００とによって構成されており、ＩＣ
テスタ本体１００は、この例では、制御器１０１と、タ
イミング発生器１０２と、パターン発生器１０３と、波
形フォーマッタ１０４と、ドライバ１０５と、コンパレ
ータ１０６と、論理比較器１０７と、不良解析メモリ１
０８と、電圧発生器１０９とを具備する。

【００１１】テストヘッド２００はＩＣテスタ本体１０
０とは別体に構成され、通常、その上部に所定個数のＩ
Ｃソケット（図示せず）が装着されている。また、テス
トヘッド２００の内部には、この技術分野でピンカード
と呼ばれているプリント基板が収納されており、通常、
ＩＣテスタ本体１００のドライバ１０５及びコンパレー
タ１０６を含む回路はこのピンカードに実装されてい
る。このピンカードは試験すべきＩＣ（被試験ＩＣ）３
００の各Ｉ／Ｏピン（入出力端子）毎に設けられてい
る。一般に、テストヘッド２００は、この技術分野でハ
ンドラと呼ばれているＩＣ搬送及び処理装置のテスト部
に取り付けられ、テストヘッド２００とＩＣテスタ本体
１００とはケーブル、光ファイバ等の信号伝送手段によ
って電気的に接続される。

【００１２】被試験ＩＣ３００はテストヘッド２００の
ＩＣソケットに装着され、このＩＣソケットを通じて、
ＩＣテスタ本体１００から被試験ＩＣ（一般にＤＵＴと
呼ばれる）３００にテストパターン信号が印加され、ま
た、被試験ＩＣ３００からの応答信号がＩＣテスタ本体
１００に供給され、被試験ＩＣ３００の試験、測定が行
われる。制御器１０１はコンピュータシステムによって
構成されており、ユーザ（プログラマ）が作成したテス
トプログラムが予め格納され、このテストプログラムに
従ってＩＣテスタ全体の制御を行う。制御器１０１は、
テスタバス１１１を通じてタイミング発生器１０２、パ
ターン発生器１０３、波形フォーマッタ１０４、論理比
較器１０７、不良解析メモリ１０８、電圧発生器１０９
等と接続されており、これらタイミング発生器１０２、
パターン発生器１０３、波形フォーマッタ１０４、論理
比較器１０７、不良解析メモリ１０８、電圧発生器１０
９等は端末として動作し、制御器１０１から出力される
制御命令に従って被試験ＩＣ３００の試験を実行する。

【００１３】被試験ＩＣ３００の試験、例えばファンク
ショナル試験は次のようにして行われる。パターン発生
器１０３には、試験開始前に、制御器１０１に格納され
ているテストプログラムに記述されたパターン発生順序
が予め格納され、パターン発生器１０３は、制御器１０
１からテスト開始命令が与えられると、この格納された
パターン発生順序に従って被試験ＩＣ３００に印加すべ
きテストパターンデータを出力する。このパターン発生
器１０３には、一般に、ＡＬＰＧ（Algorithmic Patter
n Generator）が用いられる。ＡＬＰＧとは、半導体デ
バイス（例えばＩＣ）に印加するテストパターンを、内
部の演算機能を持ったレジスタを用いて、演算により発
生するパターン発生器のことである。

【００１４】タイミング発生器１０２には、試験開始前
に、制御器１０１に格納されているテストプログラムに
記述されたテスト周期毎に出力するタイミングデータが
予め格納され、タイミング発生器１０２は、この格納さ
れたタイミングデータに従って、各テスト周期毎にクロ
ックパルスを出力する。このクロックパルスは、波形フ
ォーマッタ１０４、論理比較器１０７等に与えられる。
波形フォーマッタ１０４は、パターン発生器１０３が出
力するテストパターンデータと、タイミング発生器１０
２が出力するクロックパルスとに基づいて、論理波形の
立ち上がりのタイミング及び立ち下がりのタイミングを
規定し、Ｈ論理（論理“１”）及びＬ論理（論理
“０”）に変化する実波形を持つテストパターン信号を
生成し、ドライバ１０５を通じて被試験ＩＣ３００にこ
のテストパターン信号を印加する。

【００１５】ドライバ１０５は、波形フォーマッタ１０
４が出力するテストパターン信号の振幅を所望の振幅
（Ｈ論理、即ち、論理“１”の電圧ＶＩＨ及びＬ論理、
即ち、論理“０”の電圧ＶＩＬ）に規定してテストヘッ
ド２００のＩＣソケットに印加し、被試験ＩＣ３００を
駆動する。コンパレータ１０６は被試験ＩＣ３００が出
力する応答信号の論理値が正規の電圧値を持つか否かを
判定する。つまり、Ｈ論理の電圧が規定の電圧値ＶＯＨ
以上の値を示すか、及びＬ論理の電圧が規定の電圧値Ｖ
ＯＬ以下の値を示すかを判定する。

【００１６】判定結果が良である場合にコンパレータ１
０６から出力される判定結果の出力信号は論理比較器１
０７に入力され、この論理比較器１０７においてパター
ン発生器１０３から与えられる期待値パターンデータと
比較され、被試験ＩＣ３００が正常な応答信号を出力し
たか否かが判定される。論理比較器１０７の比較結果は
不良解析メモリ１０８に取り込まれる。不良が発生した
場合には不良のテストパターンアドレスと、被試験ＩＣ
３００の不良ピンの出力論理データと、その時の期待値
パターンデータとが不良解析メモリ１０８に記憶され、
テスト終了後にＬＳＩの評価に利用される。

【００１７】電圧発生器１０９は、制御器１０１から送
られて来る設定値に応じて、ドライバ１０５に印加する
振幅電圧ＶＩＨ及びＶＩＬと、コンパレータ１０６に印
加する比較電圧ＶＯＨ及びＶＯＬを発生する。その結
果、ドライバ１０５からは被試験ＩＣ３００の規格に合
致した振幅値を持つ駆動信号が発生され、また、コンパ
レータ１０６において被試験ＩＣ３００の応答信号が被
試験ＩＣ３００の規格に合致した電圧の論理値を有して
いるか否かを判定することができる。上述した図１に示
したサンプリングデジタイザは上記テストヘッド２００
の内部に収納されたピンカードに実装されており、被試
験ＩＣ３００から高速で読み出される応答信号の波形を
観測、測定及び／又は解析したり、応答信号のジッタを
測定したりする。まず、被試験ＩＣ３００に高速で試験
パターン信号を書き込み、この被試験ＩＣの各ピンから
高速で読み出される試験パターン信号の波形を上記構成
のサンプリングデジタイザで観測、測定及び／又は解析
する。この波形の観測、測定、解析等により、被試験Ｉ
Ｃ３００が不良であるか否かが正しく判定できる。この
試験により、例えば被試験ＩＣの動作速度をいくつかの
カテゴリに分類することができるし、また、被試験ＩＣ
がどの程度の速さの高速信号にまで確実に応答できるか
否かを試験することもできる。

【００１８】

【発明が解決しようとする課題】図１に示したように、
サンプリングデジタイザにはトリガ回路１４が設けられ
ている。既に説明したように、このトリガ回路１４には
観測、測定及び／又は解析すべき波形の開始点の情報
（例えば波形の立ち上がりエッジの半値点近傍の一定振
幅値）が予め設定されており、サンプリングヘッド１１
からこのトリガ回路１４に供給されるデータ信号ＳＭＰ
Ｄの振幅値がこの設定された振幅値と合致すると、トリ
ガ回路１４はトリガ信号ＴＲを発生して波形デジタイザ
１３に印加する。

【００１９】トリガ回路１４は、通常、コンパレータを
使用してデータ信号ＳＭＰＤの振幅値を検出している。
このため、ジッタの多い高速の繰り返し信号がサンプリ
ングヘッド１１に入力され、クロック信号ＣＬＫ２によ
ってサンプリングされた場合には、波形のエッジ（前縁
及び後縁）部分に大きなノイズを有する低速の繰り返し
信号に変換されるから、トリガ回路１４に供給されるデ
ータ信号ＳＭＰＤには振幅に変換された大きなノイズが
含まれている。その結果、トリガ回路１４はこのノイズ
の影響を受けて正しくないタイミングでトリガ信号ＴＲ
を発生する（ミストリガ信号を発生する）。換言すれ
ば、ジッタの多い高速の繰り返し信号がサンプリングヘ
ッド１１に入力された場合には、トリガ回路１４は正し
いタイミングで安定してトリガ信号ＴＲを発生すること
ができない。このため、測定精度が低下するという欠点
があった。

【００２０】ミストリガを防止するためにヒステリシス
レベルを大きくすると、トリガ回路１４に供給されるデ
ータ信号ＳＭＰＤの振幅値が小さい場合にはトリガ信号
を発生することができないという問題がある。一方、こ
のようなサンプリングデジタイザを備えたＩＣ試験装置
においては、同じく測定精度が低下すると共に、波形の
再現性が悪くなるので試験時間が長くなるという問題が
発生する。この発明の１つの目的は、入力された高速の
繰り返し信号が多くのジッタ成分を含んでいても、この
高速の繰り返し信号の波形を高精度で観測、測定、及び
／又は解析することができるサンプリングデジタイザを
提供することである。

【００２１】この発明の他の目的は、入力された高速の
繰り返し信号が多くのジッタ成分を含んでいても、サン
プリングされた低速のデータ信号を取り込むためのトリ
ガ信号を正しいタイミングで発生することができるサン
プリングデジタイザを提供することである。この発明の
さらに他の目的は、半導体集積回路（ＩＣ）の試験時間
を短縮させ、かつ精度の高い試験を行うことができる半
導体集積回路試験装置を提供することである。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の面においては、所定のサンプリン
グレートでクロック信号を発生するクロック発生手段
と、入力される高速の繰り返し信号を、上記クロック発
生手段から供給されるクロック信号によってサンプリン
グして低速のデータ信号に変換するサンプリング部と、
上記サンプリング部からのデータ信号が供給される信号
波形観測、測定又は解析装置と、上記サンプリング部か
らのデータ信号が供給され、このデータ信号が所定の値
を有するときにトリガ信号を発生して上記デジタイザに
上記低速のデータ信号の取り込みを開始させるトリガ手
段と、上記サンプリング部から上記トリガ手段に至るデ
ータ信号供給経路に挿入され、上記低速のデータ信号に
含まれるノイズを抑圧するフィルタとを具備するサンプ
リングデジタイザが提供される。

【００２３】上記サンプリング部はサンプリングヘッド
によって構成されていても、サンプル・ホールド回路に
よって構成されていてもよい。好ましい一実施形態にお
いては、上記フィルタは低速のデータ信号に含まれるノ
イズを積分して抑圧するローパスフィルタによって構成
されている。また、上記信号波形観測、測定又は解析装
置は波形デジタイザによって構成されている。上記信号
波形観測、測定又は解析装置としてオシロスコープのよ
うな波形観測装置を使用してもよい。

【００２４】この発明の第２の面においては、被試験半
導体集積回路に試験パターン信号を印加し、この被試験
半導体集積回路から読み出される応答信号を論理比較
し、比較結果に基づいて被試験半導体集積回路の良否を
判定する半導体集積回路試験装置において、上記第１の
面に記載されたサンプリングデジタイザを具備する半導
体集積回路試験装置が提供される。好ましい一実施形態
においては、上記サンプリングデジタイザは半導体集積
回路試験装置のテストヘッドに収納されるピンカードに
実装される。

【００２５】上記構成によれば、入力された高速の繰り
返し信号が多くのジッタ成分を含んでいても、サンプリ
ングされた低速のデータ信号はフィルタに通された後で
トリガ手段に供給されるから、大きな振幅値に変換され
たジッタ成分をデータ信号から除去することができる。
よって、トリガ手段は正しいタイミングでこのデータ信
号を取り込むためのトリガ信号を発生できるから、波形
の再現性が高くなる。よって、高い精度で高速の繰り返
し信号の波形の観測、測定、及び／又は解析を行なうこ
とができると共に、測定時間の短縮が可能になる。

【００２６】

【発明の実施の形態】以下、この発明によるサンプリン
グデジタイザの一実施形態について図５を参照して詳細
に説明する。なお、図５において、図１と対応する部分
には同一符号を付して示し、必要のない限りそれらの説
明を省略する。図５はこの発明によるサンプリングデジ
タイザの好ましい一実施形態を示すブロック図であり、
図１に示した従来のサンプリングデジタイザと同様に、
サンプリングヘッド１１と、クロック発生部１２と、波
形デジタイザ１３と、トリガ回路１４とを備えている。
サンプリングヘッド１１の代わりにサンプル・ホールド
回路が使用できることは言うまでもないことである。

【００２７】既に説明したように、トリガ回路１４には
観測、測定及び／又は解析すべき波形の開始点の情報
（例えば波形の立ち上がりエッジの半値点近傍の一定振
幅値）が予め設定されており、サンプリングヘッド１１
からこのトリガ回路１４に供給されるデータ信号ＳＭＰ
Ｄの振幅値がこの設定された振幅値と合致すると、トリ
ガ回路１４はトリガ信号ＴＲを発生して波形デジタイザ
１３に供給する。この実施形態においては、サンプリン
グヘッド１１からトリガ回路１４に至る低速のデータ信
号ＳＭＰＤの供給経路に、即ち、トリガ回路１４の前段
に、ローパスフィルタ２２を挿入し、トリガ回路１４に
入力されるデータ信号ＳＭＰＤに含まれるノイズを抑圧
するように構成したものである。

【００２８】このように構成すると、ジッタを多く含む
高速の繰り返し信号ＨＲＳがサンプリングヘッド１１に
入力され、クロック信号ＣＬＫ２によってサンプリング
されて大きな振幅の多くのノイズを含むデータ信号ＳＭ
ＰＤに変換されても、これらノイズは、トリガ回路１４
に入力される前に、ローパスフィルタ２２によって積分
されて抑圧されるので、トリガ回路１４にはトリガ信号
ＴＲを所望のタイミングで安定に発生することができる
データ信号ＳＭＰＤのみが供給される。かくして、トリ
ガ回路１４は設定された所望のタイミングで安定にトリ
ガ信号ＴＲを発生して波形デジタイザ１３に印加するこ
とができる。

【００２９】この場合、ローパスフィルタ２２を挿入す
ることにより、トリガ信号の発生は若干遅れるが、トリ
ガ回路１４のミストリガが無くなって波形の再現性が高
くなるため、結果的には入力されたジッタの多い高速の
繰り返し信号ＨＲＳの波形の観測、測定、及び／又は解
析を迅速に行なうことができる。従って、サンプリング
デジタイザの使用効率が高くなり、かつ測定時間が短縮
できる。また、上記構成のサンプリングデジタイザを図
４に示したＩＣテスタのテストヘッド２００内に収納さ
れるピンカードに実装すれば、被試験ＩＣの各ピンから
高速で読み出される試験パターン信号の波形をこのサン
プリングデジタイザで高精度に観測、測定及び／又は解
析することができる。その上、ＩＣの試験時間を短縮す
ることもできる。

【００３０】上記実施形態では信号波形を観測、測定及
び／又は解析する装置として波形デジタイザを使用した
が、オシロスコープのような波形観測装置や波形デジタ
イザと同様の機能を有する他の装置を使用してもよいこ
とは言うまでもない。また、低速のデータ信号に含まれ
るノイズを抑圧するフィルタとしてローパスフィルタを
使用したが、低速のデータ信号に含まれるノイズの種類
に応じてこれを抑圧するフィルタを使用することは勿論
である。以上、この発明を図示した好ましい実施形態に
ついて記載したが、この発明の精神及び範囲から逸脱す
ることなしに、上述した実施形態に関して種々の変形、
変更及び改良がなし得ることはこの分野の技術者には明
らかであろう。従って、この発明は例示の実施形態に限
定されるものではなく、添付の特許請求の範囲によって
定められるこの発明の範囲内に入る全てのそのような変
形、変更及び改良をも包含するものである。

【００３１】

【発明の効果】以上の説明で明白なように、この発明に
よれば、入力された高速の繰り返し信号が多くのジッタ
成分を含んでいても、サンプリングされた低速のデータ
信号に含まれるノイズはフィルタによって抑圧されてト
リガ手段に供給されるから、トリガ手段は正しいタイミ
ングでこのデータ信号を取り込むためのトリガ信号を発
生できる。よって、高い精度で高速の繰り返し信号の波
形の観測、測定、及び／又は解析を行なうことができ
る。その上、波形の再現性が高くなるから、サンプリン
グデジタイザの使用効率が向上し、かつ測定時間が短く
なるという利点がある。

【００３２】さらに、この発明によるサンプリングデジ
タイザをＩＣテスタのテストヘッド内に収納されるピン
カードに実装すれば、被試験ＩＣの各ピンから高速で読
み出される試験パターン信号の波形を高精度に、かつ高
い再現性で観測、測定及び／又は解析することができ
る。また、ＩＣの試験時間を短縮することができる。

【図面の簡単な説明】

【図１】従来のサンプリングデジタイザの一例の構成を
示すブロック図である。

【図２】図１に示したサンプリングデジタイザに適用さ
れる等価サンプリング方法を説明するためのタイミング
図である。

【図３】図１に示したサンプリングデジタイザに適用さ
れる同期サンプリング方法を説明するタイミングチャー
トである。

【図４】従来のＩＣ試験装置の一例を示すブロック図で
ある。

【図５】この発明によるサンプリングデジタイザの一実
施形態の構成を示すブロック図である。

【符号の説明】

１１：サンプリングヘッド １２：クロック発生部 １３：デジタイザ １４：トリガ回路 ２２：ローパスフィルタ １００：ＩＣテスタ本体 ２００：テストヘッド

Claims (8)

【特許請求の範囲】
1. 【請求項１】 所定のサンプリングレートでクロック信
   号を発生するクロック発生手段と、 入力される高速の繰り返し信号を、上記クロック発生手
   段から供給されるクロック信号によってサンプリングし
   て低速のデータ信号に変換するサンプリング部と、 上記サンプリング部からのデータ信号が供給される信号
   波形観測、測定又は解析装置と、 上記サンプリング部からのデータ信号が供給され、この
   データ信号が所定の値を有するときにトリガ信号を発生
   して上記信号波形観測、測定又は解析装置に上記低速の
   データ信号の取り込みを開始させるトリガ手段と、 上記サンプリング部から上記トリガ手段に至るデータ信
   号供給経路に挿入され、上記低速のデータ信号に含まれ
   るノイズを抑圧するフィルタとを具備することを特徴と
   するサンプリングデジタイザ。
2. 【請求項２】 上記サンプリング部はサンプリングヘッ
   ドによって構成されていることを特徴とする請求項１に
   記載のサンプリングデジタイザ。
3. 【請求項３】 上記サンプリング部はサンプル・ホール
   ド回路によって構成されていることを特徴とする請求項
   １に記載のサンプリングデジタイザ。
4. 【請求項４】 上記フィルタは低速のデータ信号に含ま
   れるノイズを積分して抑圧するローパスフィルタである
   ことを特徴とする請求項１乃至３のいずれか１つに記載
   のサンプリングデジタイザ。
5. 【請求項５】 上記信号波形観測、測定又は解析装置は
   波形デジタイザによって構成されていることを特徴とす
   る請求項１乃至３のいずれか１つに記載のサンプリング
   デジタイザ。
6. 【請求項６】 上記信号波形観測、測定又は解析装置は
   オシロスコープによって構成されていることを特徴とす
   る請求項１乃至３のいずれか１つに記載のサンプリング
   デジタイザ。
7. 【請求項７】 被試験半導体集積回路に試験パターン信
   号を印加し、この被試験半導体集積回路から読み出され
   る応答信号を論理比較し、比較結果に基づいて被試験半
   導体集積回路の良否を判定する半導体集積回路試験装置
   において、 上記請求項１乃至５のいずれか１つに記載のサンプリン
   グデジタイザを具備することを特徴とする半導体集積回
   路試験装置。
8. 【請求項８】 上記サンプリングデジタイザは半導体集
   積回路試験装置のテストヘッドに収納されるピンカード
   に実装されていることを特徴とする請求項７に記載の半
   導体集積回路試験装置。