KR19990045518A - 파형 취득 동작 모드를 지니는 자동 회로 테스터 - Google Patents

파형 취득 동작 모드를 지니는 자동 회로 테스터 Download PDF

Info

Publication number
KR19990045518A
KR19990045518A KR1019980050368A KR19980050368A KR19990045518A KR 19990045518 A KR19990045518 A KR 19990045518A KR 1019980050368 A KR1019980050368 A KR 1019980050368A KR 19980050368 A KR19980050368 A KR 19980050368A KR 19990045518 A KR19990045518 A KR 19990045518A
Authority
KR
South Korea
Prior art keywords
strobe
mapping
event
circuit
acquisition
Prior art date
Application number
KR1019980050368A
Other languages
English (en)
Inventor
에그버트 그레이브
버넬 지. 웨스트
Original Assignee
하이든 마틴
슐럼버거 테크놀로지즈, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이든 마틴, 슐럼버거 테크놀로지즈, 아이엔씨. filed Critical 하이든 마틴
Publication of KR19990045518A publication Critical patent/KR19990045518A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

회로를 테스트하는 테스터에서, 시험중 회로로부터 파형 데이터를 취득하는 장치 및 방법. 테스트 프로그램이 테스터에 의해 실행되는 동안, 파형 취득 스트로브 사상은 시험중 회로의 단자에 인가되도록 발생된다. 측정 회로는 파형 취득 스트로브 사상을 수신하고 각각의 스트로브 사상을 회로의 단자에 인가하며 스트로브 사상을 단자에 인가한 결과를 나타내는 결과 신호를 발생시킨다. 캡쳐 메모리는 측정 회로에 의해 발생된 결과 신호를 수신 및 저장한다.

Description

파형 취득 동작 모드를 지니는 자동 회로 테스터
본발명은 집적회로를 테스트하는 테스터와 같은 회로를 테스트하는 자동 테스트(automatic test equipment; "ATE")인 테스터에 관한 것이다. 일부 이러한 테스터들은 미국특허 제 5,212,443호 및 제 5,673,275호 등에서 기술된 바와같은 핀당 처리기(processor-per-pin) 구조를 지니는데, 상기 특허들은 본원에 참고로 반영되어 있다.
핀당 처리기(processor-per-pin) 구조에서, 테스터는 국부 시퀀서를 갖는데, 이 시퀀서 각각은 일반적으로 시험중 디바이스(device under test; "DUT")의 핀으로 칭하는 시험중 회로의 단자에 사상(event)을 인가하도록 프로그램 가능하다. 이러한 종류의 테스터에서, 국부 시퀀서 각각은 글로벌 클록(global) 및 기타 글로벌 신호에 관하여 사상을 발생시킨다. 특징적으로, 국부 시퀀서 각각은 서로다른 국부 시퀀서들이 동일한 테스트 기간동안 서로다른 사상을 제공할 수 있도록 개별적으로 프로그램 가능하다.
일반적으로, 사상은 두 사상 유형중 하나이다: 드라이브 사상은 핀을 특정 상태로 구동시키며, 스트로브 사상(테스트 사상으로도 불림)은 핀의 상태를 테스트한다. 예를들면, 하이 테스트(test-for-high) 사상("T1"으로 표기됨)은 핀에 걸린 전압이 하이 상태를 한정(즉, "1"을 한정함)하는 한계값 이상인 지를 나타내는 논리 패스-페일(pass-fail)값을 발생시키는 스트로브 사상이다. 사상의 사상 시간은 사상이 발생하는 시기를 구체화한다. 스트로브 사상에 있어서, 사상은 시간 윈도동안 발생할 수 있으며, 상태가 윈도에서 임의 시간에 발생하는 지를 테스트하거나, 또는 사상은 에지 사상일 수 있으며, 특정 시간에 상태를 테스트한다.
본발명은 회로를 테스트하는 테스터에서, 시험중 회로로부터 파형 데이터를 취득하는 장치 및 방법에 관한 것이다.
도 1은 본발명에 따른 국부 시퀀서의 요소들에 대한 논리 블록 선도.
도 2는 본발명에 따른 취득 사상 발생 회로의 동작을 예시하는 논리 블록 선도.
도 3은 본발명에 관련한 테스터 핀 전자기기의 요소들을 예시하는 논리 블록 선도.
일반적으로, 한 실시태양에서, 본발명은 회로를 테스트하는 테스터에서 시험중 회로로부터 파형 데이터를 취득하는 장치를 특징으로 한다. 본장치는 시험중 회로의 단자에 인가하기 위한 구동 사상 및 스트로브 사상을 공급하도록 동작될 수 있는 사상 발생 회로를 포함한다. 사상 발생 회로는 정규 동작 모드 및 파형 취득 동작 모드를 갖는다. 정규 동작 모드에서, 사상 발생 회로는 테스트 프로그램에 따른 구동 사상 및 스트로브 사상을 공급한다; 파형 취득 동작 모드에서, 사상 발생 회로는 테스트 프로그램에 따른 구동 사상 및 테스트 프로그램에 의해 특정된 스트로브 사상 보다는 오히려 파형 취득용 스트로브 사상을 공급한다.
본발명의 바람직한 실시예들은 하나 이상의 다음과 같은 특징을 포함한다. 본장치는 스트로브 결과 신호를 저장하는 캡쳐 메모리 및 시험중 회로의 단자에 스트로브 사상을 인가하여 스트로브 결과 신호를 발생시키도록 동작가능한 측정 회로를 포함한다. 측정 회로는 사상 발생 회로로부터 스트로브 사상을 수신하도록 연결되고 스트로브 결과 신호를 저장용 캡쳐 메모리로 전송하도록 연결된다. 측정 회로는 오차 상관 회로를 통해 캡쳐 메모리로 스트로브 결과 신호를 전송하도록 연결되는데, 이 회로는 정규 동작 모드에서 스트로브 결과 신호를 테스트 프로그램 벡터와 상관시키며 파형 취득 동작 모드에서 테스트 프로그램 벡터에 상관하지 않고 스트로브 결과 신호를 캡쳐 메모리에 제공한다. 사상 발생 회로는 사상 시간을 각각 갖는 스트로브 사상을 공급하며; 측정 회로는 시험중 회로의 단자에 접속된 핀 전자기기로부터 비교회로 신호를 수신하도록 구성된다. 측정 회로는 사상 시간에 수신된 스트로브 사상을 비교회로 신호에 인가하여 해당 스트로브 결과 신호를 발생시키도록 동작할 수 있다. 파형 취득 보드에서 동작하는 사상 발생 회로는 스트로브 사상에 대한 사상 시간을 결정하도록 프로그램가능 레지스터로부터 취득 오프셋 값을 얻는다. 비교회로 신호는 상위-비교회로-하이 신호 및 하위-비교회로-로우 신호를 포함하며, 수신된 스트로브 사상에 해당하는 스트로브 결과 신호의 값은 상위-비교회로-하이 신호 또는 하위-비교회로-로우 신호의 값이 수신된 스트로브 사상의 사상 유형을 만족하는 지에 의해 결정된다. 신호 상위-비교회로-하이는 시험중 회로의 단자에 걸린 전압이 고임계값 이상인 경우에 핀 전자 회로에 의해 단정되며, 신호 하위-비교회로-로우는 시험중 회로의 단자에 걸린 전압이 저임계값 미만인 경우에 핀 전자 회로에 의해 단정된다. 고임계값과 저임계값은 테스터에 저장된 독립적으로 프로그램가능한 값이다. 고임계값과 저임계값 각각은 시험중 회로의 각 단자에 대하여 독립적으로 프로그램가능하다.
사상 발생 회로는 테스트 프로그램 스트로브 사상 발생기 및 파형 취득 스트로브 사상 발생기를 포함할 수 있는데, 이 각각은 파형 취득 모드 신호에 의해 제어되는 실렉터 회로에 스트로브 사상을 공급하도록 접속된다. 테스트 프로그램 스트로브 사상 발생기는 테스트 프로그램에 의해 특정된 스트로브 사상을 발생시키도록 동작될 수 있으며, 파형 취득 스트로브 사상 발생기는 파형 취득용 스트로브 사상을 발생시키도록 동작될 수 있음으로, 사상 발생 회로는 테스트 프로그램 스트로브 사상 또는 파형 취득 모드 신호의 상태에 따른 파형 취득용 스트로브 사상을 공급한다. 파형 취득용 스트로브 사상은 테스트 프로그램의 테스트 주기 속도와 무관한 최대 속도로 발생된다.
테스터는 시험중 회로의 단자에 인가되는 스트로브 사상 및 드라이브 사상을 포함할 수 있으며, 제 2 사상 발생 회로는 파형 취득 동작 모드를 갖는데, 여기서 제 2 사상 발생 회로는 테스트 프로그램에 의해 특정된 스트로브 사상보다는 오히려 파형 취득용 스트로브 사상을 공급한다.
테스터는 복수개의 시험중 회로의 단자 각각에 대해 재생된 파형 데이터를 취득하는 장치를 포함할 수 있다.
테스터는 시험중 회로의 한 단자에 인가되는 스트로브 사상 및 드라이브 사상을 공급하도록 연결된 복수개의 사상 발생 회로를 포함할 수 있으며, 복수개의 사상 발생 회로 각각은 파형 취득 동작 모드를 갖는데, 여기서 사상 발생 회로는 테스트 프로그램에 의해 특정된 스트로브 사상보다는 오히려 파형 취득용 스트로브 사상을 공급한다. 복수개의 사상 발생 회로는 4개의 사상 발생 회로를 포함할 수 있다. 스트로브 사상을 단자에 공급하는 복수개의 사상 발생 회로는 규칙적으로 반복하는 패턴으로 파형 취득용 스트로브 사상의 흐름을 공급하도록 파형 취득 모드로 서로 동작한다. 스트로브 사상을 단자에 공급하는 복수개의 사상 발생 회로는 교번 사상 유형인 하이 테스트 및 로우 테스트를 갖는 스트로브 사상의 흐름을 공급하도록 파형 취득 모드로 서로 동작한다.
테스터는 핀당 처리기 구조내에 복수개의 국부 시퀀서를 포함할 수 있으며, 국부 시퀀서 각각은 국부 시퀀서에 해당하는 시험중 회로의 단자에 인가되는 스트로브 사상 및 드라이브 사상을 공급하도록 동작가능한 사상 발생 회로를 포함하며, 사상 발생 회로 각각은 파형 취득 동작 모드를 갖는다.
일반적으로, 또다른 실시태양에서, 본발명은 회로로부터 파형 데이터를 취득하도록 프로그램가능 테스터를 이행하는 방법을 제공한다. 상기 방법은 테스터에서 테스트 프로그램을 이행하는 단계를 포함하며, 테스트 프로그램은 시험중 회로의 단자에 인가될 테스트 프로그램 스트로브 사상 및 드라이브 사상을 특정한다. 테스트 프로그램이 이행되는 동안 발생되는 파형 취득 주기동안, 상기 방법은 파형 취득용 파형 취득 스트로브 사상을 발생시키며 제 1 단자용 테스트 프로그램에 의해 특정된 스트로브 사상보다는 오히려 시험중 회로의 제 1 단자에 파형 취득 스트로브 사상을 인가한다. 상기 방법은 파형 취득 스트로브 사상을 제 1 단자에 인가하여 발생한 결과 신호를 제 1 메모리내에 집속하는 단계를 또한 포함하며, 이 결과 신호는 시험중 회로로부터 취득된 파형을 나타낸다.
본발명의 바람직한 실시예들은 하나 이상의 다음의 특징들을 포함한다. 테스트 프로그램은 시험중 회로의 제 2 단자에 인가될 스트로브 사상 및 드라이브 사상을 특정한다; 그리고 상기 방법은 파형 취득용 스트로브 사상을 발생 및 이를 제 1 단자에 인가하는 동안 테스트 프로그램에 의해 특정된 스트로브 사상을 발생 및 이를 제 2 단자에 인가하는 단계, 및 파형 취득용 스트로브 사상으로부터 발생한 결과 신호를 제 1 메모리내에 집속하는 동안 테스트 프로그램 스트로브 사상을 제 2 단자에 인가하여 발생한 결과 신호를 제 2 메모리내에 집속하는 단계를 부가적으로 포함한다. 각각의 파형 취득 스트로브 사상은 소인(sweep) 오프셋 값을 포함하는 값의 합계인 사상 시간을 가지며, 파형 취득 주기동안 발생된 모든 파형 취득 스트로브 사상은 동일한 소인 오프셋 값을 사용하여 계산된 사상 시간에 따라서 발생된다. 상기 방법은 다중 시간마다, 즉 파형 취득 주기동안 파형 취득 스트로브 사상이 발생하는 시간마다, 서로다른 소인 오프셋 값에 따라 테스트 프로그램의 다중 이행과 일치되는 시간에 일어나는 파형 취득 스트로브 사상이 발생하는 시간마다 테스트 프로그램을 이행하는 단계를 부가적으로 포함할 수 있어, 테스트 프로그램의 다중 이행으로부터의 파형 취득 스트로브 사상 결과 신호가 발생되는데, 이는 시험중 회로로부터 취득된 파형을 나타내는 증가된 시간 분해능의 신호를 제공하도록 결합될 수 있다. 각각의 파형 취득 스트로브 사상은 임계값에 대하여 제 1 단자의 상태를 테스트한다.
상기 방법은 다중 시간마다, 즉 파형 취득 주기동안 파형 취득 스트로브 사상이 발생하는 시간마다, 파형 취득 스트로브 사상을 갖는 단자의 상태를 테스트하는데 사용되는 서로다른 임계값에 따라 테스트 프로그램의 다중 이행과 일치되는 시간에 일어나는 파형 취득 스트로브 사상이 발생하는 시간마다 테스트 프로그램을 이행하는 단계를 부가적으로 포함할 수 있어, 테스트 프로그램의 다중 이행으로부터의 파형 취득 스트로브 사상 결과 신호가 발생되는데, 이는 시험중 회로로부터 취득된 파형을 나타내는 증가된 전압 분해능의 신호를 제공하도록 결합될 수 있다.
상기 방법은 다중 시간마다, 즉 파형 취득 주기동안 파형 취득 스트로브 사상이 발생하는 시간마다, 임계값과 소인 오프셋 값의 서로다른 결합에 따라(상기 임계값은 단자의 상태를 테스트하는데 사용되고 상기 소인 오프셋 값은 파형 취득 스트로브 사상의 사상 시간에 포함됨), 테스트 프로그램의 다중 이행과 일치되는 시간에 일어나는 파형 취득 스트로브 사상이 발생하는 시간마다 테스트 프로그램을 이행하는 단계를 부가적으로 포함할 수 있어, 테스트 프로그램의 다중 이행으로부터의 파형 취득 스트로브 사상 결과 신호가 발생되는데, 이는 시험중 회로로부터 취득된 파형을 나타내는 증가된 전압 분해능 및 증가된 시간 분해능의 신호를 제공하도록 결합될 수 있다.
일반적으로, 또다른 실시태양에서, 본발명은 회로를 테스트하는 테스터에서 시험중 회로로부터 파형 데이터를 취득하는 장치를 제공한다. 상기 장치는 시험중 회로의 단자에 인가되는 스트로브 사상을 공급하도록 연결된 취득 사상 발생 회로를 포함한다. 취득 사상 발생 회로는 테스터가 시험중 회로에 인가되는 드라이브 사상을 발생시키는 테스트 프로그램을 이행하는 동안 파형 취득용 스트로브 사상의 흐름을 발생시키도록 동작될 수 있다. 측정 회로는 취득 사상 발생 회로로부터 스트로브 사상의 흐름을 수신하도록 연결되며, 스트림의 스트로브 사상 각각을 시험중 회로의 단자에 인가하고 이 스트로브 사상을 단자에 인가한 결과를 나타내는 결과 신호의 스트림을 발생시키도록 동작될 수 있다. 캡쳐 메모리는 측정 회로에 연결되며 측정 회로에 의해 발생된 결과 신호를 수신 및 저장하도록 동작될 수 있다.
본발명의 바람직한 실시예들은 하나 이상의 다음의 특징들을 포함한다. 취득 사상 발생 회로는 프로그램가능 레지스터로부터 취득 오프셋 값을 얻어 스트로브 사상용 사상 시간을 결정하도록 구성된다. 파형 취득용 스트로브 사상은 테스트 프로그램의 테스트 주기 속도에 무관한 최대 속도로 발생된다. 상기 장치는 시험중 회로의 다수 단자 각각에 대해 재생된다. 테스터는 시험중 회로의 동일 단자에 연결되도록 각각 연결된 복수개의 취득 사상 발생 회로를 포함한다. 복수개의 취득 사상 발생 회로는 파형 취득용 스트로브 사상의 단일 스트림을 시험중 회로의 한 단자에 공급하도록 동작될 수 있다.
본발명의 이점들 중에 하나 이상의 특징은 다음과 같다. 논리 파형 취득은 2상 또는 3상 데이터를 취득하도록 프로그램될 수 있다. 하이 테스트 및 로우 테스트에 대한 서로다른 레벨로 설정된 임계값에 있어서, 3상 파형 데이터는 소스-종단 라인내의 반사가 존재하는 상태에서 드라이버 출력의 표시를 제공한다. 파형은 시험중 디바이스의 핀들중 하나, 몇 개, 또는 모두로부터 동시에 취득될 수 있다. 파형 취득은 테스트 프로그램의 드라이브 사이드(drive side)를 방해하지 않는다. 파형 취득은 테스트 프로그램내의 프로그램 선택 벡터에서 시작될 수 있다. 교정 데이터를 파형 취득 스트로브 사상에 인가하는 것은 사상들을 정확하게 배치되도록 한다. 파형 데이터는 테스트 프로그램 또는 디바이스 설계를 디버깅하는데 사용될 수 있다. 다중 취득 소인이 보다 높은 전압 또는 시간 분해능을 달성하도록 실행되는 경우, 부분적인 결과를 사용자에게 제공할 수 있다. 파형 취득은 시험중 디바이스의 핀에 인가되어, 핀 전자 드라이버가 핀에 인가되는 파형을 얻을 수 있다. 이는, 테스터가 동일한 취득 시간동안에 시험중 디바이스의 단일 핀 또는 다중 핀으로부터 입력 및 출력 신호 모두를 얻어, 디바이스에서 발생하는 완전한 화상을 제공할 수 있다.
본발명의 기타 특징 및 이점들은 다음의 설명과 청구항으로부터 명백해질 것이다.
도 1에 있어서, 회로를 테스트하는 테스터는 본발명에 따른 국부 시퀀서(10)를 지닌다. 상기 테스터는 미국특허 제 5,212,443호에 설명된 바와같은 핀당 처리기 구조를 지니며, 국부 시퀀서는 테스터에 의해 테스트될 디바이스의 핀의 예상 갯수 각각에 동일하다. 테스터가 테스트 프로그램을 실행하는 경우, 국부 시퀀서는 테스트 프로그램에 의해 특정된 사상을 발생시킨다. 국부 시퀀서는 사상을 발생시키도록 다중 사상 시퀀서(100)를 갖는 것이 유리하다. 예시된 국부 시퀀서는 4개의 사상 시퀀서(A, B, C, D)를 지닌다. 각각의 사상 시퀀서는 테스트 프로그램 사상 발생 회로(102)를 포함하는 사상 발생 회로를 지니며 사상 발생 회로(106)를 취득한다. 테스트 프로그램 사상 발생 회로(102)는 테스트 프로그램에 의해 특정된 바와같이 드라이브 사상 및 스트로브 사상을 발생시킨다. 테스트 프로그램 사상 발생 회로(102)는 래치(108)를 통해 드라이브 논리 회로(114)에 기초적 사상 유형 및 사상 시간을 갖는 드라이브 사상을 제공한다. 마찬가지로, 테스트 프로그램 사상 발생 회로(102)는 래치(110)를 통해 응답 논리 회로(116)에 기초적 사상 유형 및 사상 시간을 갖는 스트로브 사상을 제공한다. 스트로브 사상은 응답 논리(116)로 전송되기 전에 지연되어 신호가 시험중 디바이스로 되돌아가는데 필요한 시간을 허용한다.
드라이브 논리(114) 및 응답 논리(116) 각각은 시험중 디바이스(도 3; 304)의 특정 핀(302)에 드라이브 신호를 제공하고 이로부터 응답 신호를 수신한다. 핀 전자기기(132)는 공축 케이블에 의해 국부 시퀀서(10)에 접속되는 것이 일반적이다. 스트로브 측면상에, 핀 전자기기는 두 개의 비교회로(310, 312)로부터 두 개의 신호를 제공한다: ACHI(상위 비교회로 하이)는 핀의 전압 레벨이 미리 프로그램된 하이 임계값(기준 신호(306)에 의해 제공됨) 이상인 경우 단정되며; BCLO(하위 비교회로 로우)는 핀의 전압 레벨이 미리 프로그램된 로우 임계값(기준 신호(308)에 의해 제공됨) 미만인 경우 단정된다. 하이 및 로우 임계값은 동일 또는 다른 값일 수 있으며, 이 값은 서로다른 핀에 대하여 다를 수 있다. 하이 임계값은 로우 임계값 미만일 수 있다.
정상 동작에서, 응답 논리(116)는 핀 전자기기(132)로부터의 비교회로 신호에 스트로브 사상을 인가하여 오차 상관기(118)내의 버킷 회로(120) 및 파이프라인 회로(122)에 패스-페일 결과 신호를 제공한다. 국부 시퀀서(10)는 캡쳐 메모리(128)에 패스-페일 신호를 저장할 수 있다.
국부 시퀀서(10)는 이제부터 설명될 파형 취득 동작 모드를 제공하도록 향상된다. 파형 취득 모드에서, 자동 발생된 스트로브 사상은 테스트 프로그램에 의해 특정된 스트로브 사상을 배제시키는데 사용된다. 취득 제어 신호(112)는 글로벌 제어 신호에 응답하여 파형 취득 모드 신호(AQM)를 단정하고 파형 취득 클록 신호(STZE)를 발생시킨다. AQM이 단정되지 않는 경우, 테스트 프로그램에 특정된 스트로브 사상은 래치(110)를 통해 경로선택된다.
AQM이 단정되는 경우, 실렉터(104)는 취득 사상 발생 회로(106)에 의해 출력된 논리 취득 사상을 선택하고 이를 래치(110)를 통해 응답 논리(116)로 경로선택된다. 예시된 실시예에서, 4개의 사상 시퀀서(A, B, C, D) 각각은 예시된 사상 시퀀서(A)와 실질적으로 동일하며, 각각은 취득 사상 발생 회로(106)를 지닌다. 4개의 취득 사상 발생 회로는 이들이 구별되어야 하는 경우 취득 사상 발생 회로(A, B, C, D)로 칭한다.
취득 사상 발생 회로(106)는 테스트 프로그램의 테스트 속도에 무관한 속도로 파형 취득용 스트로브 사상을 발생시킨다. 가능한 가장 높은 속도로 파형 취득 사상을 발생시키는 것이 유리하다. 사상 시퀀서에 대한 가장 높은 속도가 5 나노초(ns)인 경우, 스트로브 사상은 이들 사이의 시간이 1.25 ns가 되도록 배치된다. 취득 사상 속도가 테스트 프로그램 주기에 무관하기 때문에, 취득 제어 회로(112)는 취득 사상 속도로 실행하도록 취득 클록 신호(STZE)를 발생시킨다. 나중에 설명되는 바와같이, 신호(STZE)는 스트로브 사상에 대한 테스트 주기 경계선을 한정하는데 일반적으로 사용되는 신호(STZ)에 대신하여 사용된다.
예시된 실시예에서, 취득 사상 발생 회로(A, C)는 T0(로우 테스트) 스트로브 사상을 발생시키며, 취득 사상 발생 회로(B, D)는 T1(하이 테스트) 스트로브 사상을 발생시킨다. 파형 취득 모드로 들어가는 국부 시퀀서에 대비하여, 테스터는 파형 취득하는 동안 응답 논리(116)가 스트로브 사상에 응답하여 (윈도 스트로브보다는 오히려) 에지 스트로브를 발생시키는 국부 시퀀서에 대해 에지 모드 플래그를 설정한다. 따라서, 취득 사상 발생 회로(106)에 의해 발생된 스트로브 사상은 (시간 윈도 동안에서보다는 오히려) 사상 시간에서 단자의 상태를 테스트한다.
4개의 모든 사상 시퀀서는 글로벌 시퀀서로부터 발생하는, 2.5 ns의 정상 주기를 갖는 글로벌 클록 신호(CLK)를 수신한다. 취득 사상 발생 회로(106)에 의해 발생된 각각의 사상은 기본 클록(CLK)의 기준 에지로부터 오프셋으로 한정된 사상 시간에서 발생된다. 각각의 취득 사상 발생 회로에 대한 기준 에지는 매 다른 기본 클록 주기마다 한번, 예컨대 5 ns 마다 한번 도래한다. 국부 시퀀서가 파형 취득 모드로 들어가는 경우, 취득 사상 발생 회로(C, D)는 취득 사상 발생 회로(A, B)가 시작한지 1 사이클(예컨대, 2.5 ns)후 기본 클록 신호를 수신하기 시작하며, 따라서 이들의 취득 스트로브 사상은 취득 사상 발생 회로(A, B)의 개시 1 클록(예컨대, 2.5 ns)후 트리거링된다.
발생된 사상 시간에 사용되는 취득 오프셋 값은 기본 클록 주기의 총수 및 분수를 나타내는 정수인데, 이 정수의 하위 8 비트는 분수부를 나타낸다. 2. 56 ns의 주기를 갖는 콜록에 있어서는, 오프셋 값의 가장 작은 유의 비트는 10 피코초(ps)를 나타낸다. 원칙적으로, 취득 오프셋은 도 2에 제시된 바와같이 온-더-플라이 방식으로 계산될 수 있다; 그렇지만, 취득 오프셋을 미리 계산하여 테스트 프로그램이 개시되기 전에 이를 취득 오프셋 레지스터(210)에 저장하는 것이 유리한 것으로 밝혀졌다. 일반적으로 취득 오프셋은 각각의 취득 사상 발생 회로(A-D)에 대하여 서로 다르다. 취득 오프셋은, (i) 취득 사상 발생 회로에 의해 발생된 사상(T0 또는 T1)의 유형의 사상 시퀀서에 대한 교정 상수(202); (ii) 취득 모드가 시작되는 테스트 벡터의 주기 버니어(vernier)값(204); 및 (iii) 사상 시퀀서(A, C)에 대해 0 ns 그리고 사상 시퀀서(B, D)에 대해 1.25 ns로 설정되는 스트로브 스페이싱 값(206)의 합계이다.
교정 상수는 특정 사상 시퀀서 및 이의 디바이스 핀에 대한 전파 지연에 해당하도록 부가되는 오프셋이다.
주기 버니어 값은 모든 사상 시퀀서에 그리고 동일한 테스트 프로그램 테스트 벡터를 갖는 파형 취득을 시작하는 모든 국부 시퀀서에 공통적이다. 미국특허 제 5,212,443호에서 보다 상세히 설명된 바와같이, 테스트 주기(예컨대, 테스트 벡터)에 대한 주기 버니어는 글로벌 클록 신호(CLK)의 에지에 대하여 테스트 주기의 시작을 한정한다. 취득 오프셋 값에 주기 버니어를 포함하는 것은 테스트 프로그램의 특정 테스트 주기 경계선에서 취득이 시작되는 것을 정확하게 동시화시켜, 테스트 프로그램의 반복 실행시, 취득은 테스트 프로그램의 기준 테스트 벡터의 테스트 주기 경계선에 대하여 동시화된다.
취득 오프셋 값은 소인 오프셋 값(208)을 또한 포함하는 것으로 생각될 수 있는데, 오프셋은 높은 분해능으로 파형을 소인하도록 일련의 테스트에 대해 일련의 값으로 설정될 수 있다. 예를들면, 2.56 ns의 기본 클록 주기에 있어서, 사상 시퀀서(A, C)에 대한 0 ns의 스페이싱 값 및 사상 시퀀서(B, D)에 대한 1.28 ns는 스트로브가 0 ns, 1.28 ns, 2.56 ns, 및 3.84 ns(예컨대, 매 1.28 ns 마다 한번)로 발생되도록 한다. 0 ns 내지 1.27 ns 사이의 10 ps 단계에서 증가되는 소인 오프셋 값에 있어서, 테스트 프로그램은 하이 및 로우 임계값이 동일한 값으로 설정되는 경우 10 ps의 시간 분해능을 갖는 파형 데이터를 제공하도록 128 회, 임계값이 서로다른 값으로 설정되는 경우 동일한 분해능에 대해 256 회 이행될 수 있다.
국부 시퀀서내의 4개의 사상 시퀀서가 방금 설명된 바와같이 동작하면서, 사상 시퀀서(A, C)로부터의 취득 스트로브 사상은 핀 전자기기(132)의 로우 비교회로에 의해 발생된 신호(BCLO)를 테스트한다. T0 사상에 응답하여, 논리 "1"은 페일(fail)을 발생시키고 논리 "0"은 패스(pass)를 발생시킨다. 마찬가지로, 사상 시퀀서(B, D)로부터의 취득 스트로브 사상은 핀 전자기기(132)의 하이 비교회로에 의해 발생된 신호(ACHI)를 테스트한다. 논리 "1"은 패스를 발생시키고 논리 "0"은 페일을 발생시킨다. 각 5 ns 취득 주기의 4개의 스트로브 결과는 캡쳐 메모리(128)의 4 연속 비트에 배치된다. 위에서 설명된 바와같이, 1.25 ns 보다 더 미세한 타이밍 분해능이 바람직한 경우, 테스트 프로그램은 몇회 실행될 수 있는데, 각각은 매 5 ns 동안 4개의 데이터 포인트를 제공한다.
언급된 바와같이, 정규 동작 모드에서, 응답 논리 회로(116)로부터의 패스-페일 결과 신호는 오차 상관 회로(118)에 집속된다. 정상적으로 버킷 회로(120)는 응답 논리(116)로부터 패스-페일 신호를 사상 시퀀서로부터 스트로브 사상 정보(패스-페일 신호를 정합시키도록 지연됨)를 수신한다. 이 데이터는 페일 파이프라인(122)에서 결합되며 캡쳐 메모리(128)에 저장될 수 있다. 버킷 회로(120)는 지연된 스트로브 신호에 의해 스트로브 결과로 로딩되며, 이의 목록들은 신호(STZ)에 의해 페일 파이프라인(122)으로 전송된다. 파형 취득 모드에서 동작하지 않는 국부 시퀀서(10)는 이러한 방식으로 동작하여 기타 국부 시퀀서가 파형 취득 모드에서 동작하고 파형 테이터를 캡쳐하는 동안 캡쳐 메모리에 페일 데이터를 캡쳐할 수 있다.
파형 취득 동작 모드에서, 오차 상관기(118)의 버킷 및 파이프라인 회로는 실렉터(124) 및 래치 회로(126)의 동작에 의해 바이패스된다. 신호(AQM)가 단정되는 경우, 실렉터(124)는 래치 회로(126)로부터 캡쳐 메모리(128)로 신호를 경로선택하며 페일 파이프라인(122)으로부터 이 신호를 차단한다. 래치 회로(126)는 4개의 래치, 즉 응답 논리(116)의 출력 각각에 대해 하나를 포함한다. 이 래치 회로는 패스-페일 신호를 수신하고 4개의 모든 사상 시퀀서에 대한 응답 논리(116)로부터 패스-페일 신호를 래칭한다. 이 신호는 실렉터(124)를 통해 경로선택되고 캡쳐 메모리(128)에 저장되는데, 이의 제어 회로(130)는 실렉터(134)를 통해 수신된 취득 모드 클록 신호(STZE)에 의해 클록킹된다. 캡쳐 메모리는 폭이 16 비트이며 각 5 ns 취득 주기의 4개의 패스-페일 결과 비트는 저장되기 전에 제어 회로(130)에 의해 16 비트 워드로 어셈블링된다. 일반적으로, 랩 보호에 의해 캡쳐 메모리(128)는 데이터가 오버라이트되는 것을 방지하도록 설정된다.
설명된 바와같이 16 스트로브 결과가 4x5=20 ns 마다 캡쳐 메모리에 저장되면서, 각각의 연속적인 비트 쌍은 선행자로부터 2.5 ns의 증가로 취해지는 측정을 나타내는 것으로 여겨질 수 있다. 각 쌍의 제 1 비트는 T0 사상의 결과이며; 제 2 비트는 T1 사상의 결과이다. 하이 및 로우 임계값이 50% -- 즉, 핀에서 논리 "0"과 논리 "1" 사이의 중간 -- 로 설정되는 경우, 1.25 ns 시간 분해능을 갖는 논리 파형은 격 비트로 반전시켜 데이터로부터 쉽게 유도될 수 있다. 하이 및 로우 임계값이 하이에 대해 75% 로우에 대해 25%와 같이 서로다른 값으로 설정되는 경우, 일반적으로 3가지 결과가 가능하다. 핀 전압이 25% 미만인 경우, T0는 패스되고 T1은 페일된다. 마찬가지로, 핀 전압이 75% 이상인 경우, T0는 페일되고 T1은 패스된다. 핀 전압이 25%와 75% 사이에 있는 경우, T0 및 T1은 페일된다. 핀 전압이 T0와 T1 스트로브 사이의 임계값중 하나와 교차하지 않는 경우, 앞의 3가지 결과중 하나가 발생한다. 핀 전압이 임계값과 교차하는 경우, 앞의 3가지 결과는 모방될 수 있으며, 네 번째 결과, 즉 스트로브 패싱은 핀 전압이 T0와 T1 사이에서 "0"에서 "1"로 변경되는 경우 발생할 수 있다. 중간으로서 페일-페일 결과와 같이 패스-패스 결과를 처리하고, 로우로서 패스-페일 결과를 처리하며, 하이로서 페일-패스 결과를 처리함으로써 유용한 해석을 성취할 수 있다. 이러한 방식으로, 3상 논리 파형은 한 테스트 프로그램 실행에서 2.5의 시간 분해능으로 취득될 수 있다.
T0 및 T1에 무관하게 설정된 T0 및 T1을 교번시킴으로써, (비록 스트로브 측정이 핀 전자기기에서 이루어지지만) 파형 취득으로부터의 테스트 결과는 디바이스 핀에서 드라이버 파형에 관한 정보를 제공한다. 3상 논리 취득이 동시 양방향 신호전송 테스트 환경에 사용되는 경우 보다 중요한 이점들이 생겨난다. 동시 양방향 신호전송에서, 라인의 각 단부에 있는 드라이버는 신호를 동시에 전송하며, 수신된 신호는 드라이버 신호를 라인상의 신호에서 감산하여 검출된다. 위에서 설명된 바와같이 25%와 75%로 설정된 임계값을 갖는 동시 양방향 신호전송 테스트 환경에서, 비교회로에 기록된 파형은 드라이버 출력이 하이이고 디바이스 출력이 하이인 경우에 하이, 드라이버 출력이 로우이고 디바이스 출력이 하이이거나 또는 드라이버 출력이 하이이고 디바이스 출력이 로우인 경우에 미들, 드라이버 출력이 로우이고 디바이스 출력이 로우인 경우에 로우이다. 두가지 미들의 경우는 드라이버에 대한 테스트 프로그램 데이터를 참조하여 쉽게 구별될 수 있다.
소인 오프셋 값을 변화시키면서 여러번 테스트를 이행시킴으로써, 2상 데이터 또는 3상 데이터에 기초한 각 테스트 실행으로부터의 논리 파형은 쉽게 합체되어 보다 큰 시간 분해능의 파형을 제공한다. 마찬가지로, 임계 레벨은 일련의 테스트동안 변화되어, 보다 큰 전압 분해능의 파형을 제공하도록 합체될 수 있는 파형을 제공할 수 있다. 최종적으로, 소인 오프셋 및 임계값은 일련의 테스트동안 변화되어 보다 큰 전압 및 시간 분해능을 갖응 결합된 최종 파형에 대한 데이터를 제공할 수 있다.
테스터는 하나 이상의 사상 시퀀서(10)가 시험중 디바이스의 한 핀에 연결되도록 구성될 수 있다. 제 2의 비사용된 사상 시퀀서(10) 및 이의 핀 전자기기(132)를 핀에 연결시켜, 제 1 사상 시퀀서 -- 보통 핀에 연결된 시퀀서 -- 는 테스트 프로그램을 실행하고 테스트 프로그램의 드라이버 및 스트로브 사상을 발생시키면서, 제 2 시퀀서는 설명된 바와같이 파형 취득 모드에 놓여 사용자가 단일 핀에 대하여 동시에 테스트 결과 및 파형 데이터 모두를 얻을 수 있다. 취득 모드가 개시되는 경우 각각의 사상 시퀀서(10)가 선택된 벡터에서 정확하게 취득을 시작하기 때문에, 제 2 사상 시퀀서를 핀에 연결하는 기술은 부가적인 사상 시퀀서를 핀에 연결하는 것으로 확장될 수 있으며, 이로써 시간 분해능, 전압 분해능, 또는 단일 테스트 실행 모두는 서로다른 소인 오프셋 값, 서로다른 임계값, 또는 이 모두와 나란히 데이터를 얻음으로써 증가될 수 있다. 게다가, 단일 핀에 연결된 다중 사상 시퀀서에 있어서, 파형 취득의 최대 시간 기간은 일련적으로 사상 시퀀서에서 취득 모드를 개시하여 연장될 수 있다.
기타 실시예들은 다음의 청구항의 범위내에 있다. 예를들면, 취득 스트로브 사상 유형은 모든 취득 스트로브 사상에 대하여 동일할 수 있다. 취득 주기내의 사상 갯수는 4개 이상 또는 미만일 수 있다. 취득 주기는 5 ns 보다 길거나 짧을 수 있다. 이웃한 사상의 분리는 변화될 수 있다. 취득 사상 발생 회로(B, D)에 대한 스페이싱 값은 1.25 ns 미만(또는 취득 주기의 4분의 1 미만)으로 설정되어 3 레벨 파형 데이터를 취득하는 경우 취득 스트로브(A, B) 또는 취득 스트로브(C, D)간의 전이 가능성을 감소시킬 수 있다. 취득 스트로브 사상은 상위-비교회로-하이 및 하위-비교회로-로우 신호를 사상 시간으로 나타내는 결과와 같은 1 비트 이상의 결과 신호를 발생시키는 유형일 수 있다. 캡쳐 메모리는 16 비트 이상 또는 미만의 폭을 지닐 수 있다. 시험중 회로의 단자와 연관된 사상 발생 회로의 갯수는 4개 이상 또는 미만일 수 있다.
본발명에서는, 회로를 테스트하는 테스터에서, 시험중 회로로부터 파형 데이터를 취득하는 장치 및 방법. 테스트 프로그램이 테스터에 의해 실행되는 동안, 파형 취득 스트로브 사상은 시험중 회로의 단자에 인가되도록 발생된다. 측정 회로는 파형 취득 스트로브 사상을 수신하고 각각의 스트로브 사상을 회로의 단자에 인가하며 스트로브 사상을 단자에 인가한 결과를 나타내는 결과 신호를 발생시킨다. 캡쳐 메모리는 측정 회로에 의해 발생된 결과 신호를 수신 및 저장한다.

Claims (33)

  1. 회로를 테스트하는 테스터에서, 시험중 회로로부터 파형 데이터를 취득하는 장치에 있어서,
    시험중 회로의 단자에 인가되는 드라이브 사상 및 스트로브 사상을 공급하도록 동작가능한 사상 발생 회로로서, 정규 동작 모드 및 파형 취득 동작 모드를 지니며, 테스트 프로그램에 따른 드라이브 사상 및 스트로브 사상을 공급하도록 정규 동작 모드에서 동작하며, 테스트 프로그램에 따른 드라이브 사상을 공급하고 테스트 프로그램에 의해 특정된 스트로브 사상보다는 오히려 파형 취득용 스트로브 사상을 공급하도록 파형 취득 동작 모드에서 동작하는 사상 발생 회로
    를 포함하는 장치.
  2. 제 1항에 있어서,
    스트로브 결과 신호를 저장하는 캡쳐 메모리; 및
    시험중 회로의 단자에 스트로브 사상을 인가하여 스트로브 결과 신호를 발생시키도록 동작가능한 측정 회로로서, 사상 발생 회로로부터 스트로브 사상을 수신하도록 연결되고 스트로브 결과 신호를 저장용 캡쳐 메모리로 전송하도록 연결된 측정 회로
    를 부가적으로 포함하는 장치.
  3. 제 2항에 있어서,
    상기 측정 회로는 오차 상관 회로를 통해 캡쳐 메모리로 스트로브 결과 신호를 전송하도록 연결되며,
    상기 오차 상관 회로는 스트로브 결과 신호를 테스트 프로그램 벡터와 상관시키도록 정규 동작 모드에서 동작하며, 테스트 프로그램과의 상관 관계없이 스트로브 결과 신호를 캡쳐 메모리에 제공하도록 파형 취득 모드에서 동작하는 장치.
  4. 제 2항에 있어서,
    상기 사상 발생 회로는 각각 사상 시간을 갖는 스트로브 사상을 공급하며,
    상기 측정 회로는 시험중 회로의 단자에 연결된 핀 전자 회로로부터 비교회로 신호를 수신하도록 구성되며, 수신된 스트로브 사상을 사상 시간에서 비교회로 신호에 인가하여 해당 스트로브 결과 신호를 발생시키도록 동작가능한 장치.
  5. 제 4항에 있어서,
    파형 취득 모드에서 동작하는 사상 발생 회로는 스트로브 사상에 대한 사상 시간을 결정하도록 프로그램가능 레지스터로부터 취득 오프셋 값을 얻는 장치.
  6. 제 4항에 있어서,
    상기 비교회로 신호는 상위-비교회로-하이 신호 및 하위-비교회로-로우 신호를 포함하며,
    상기 수신된 스트로브 사상은 사상 유형을 지니며,
    해당 스트로브 결과 신호의 값은 상위-비교회로-하이 또는 하위-비교회로-로우 신호가 수신된 스트로브 사상의 사상 유형을 만족시키는 지에 의해 결정되는 장치.
  7. 제 6항에 있어서,
    상기 상위-비교회로-하이 신호는 시험중 회로의 단자에서의 전압이 하이 임계값 이상인 경우 핀 전자 회로에 의해 진정값을 갖도록 설정되며,
    상기 하위-비교회로-로우 신호는 시험중 회로의 단자에서의 전압이 로우 임계값 미만인 경우 핀 전자 회로에 의해 진정값을 갖도록 설정되는 장치.
  8. 제 7항에 있어서,
    상기 하이 임계값 및 로우 임계값은 테스터에 저장된 독립적으로 프로그램가능한 값인 장치.
  9. 제 7항에 있어서,
    상기 하이 임계값 및 로우 임계값은 시험중 회로의 각 단자에 대하여 각각 독립적으로 프로그램가능한 장치.
  10. 제 1항에 있어서,
    상기 사상 발생 회로는 파형 취득 모드 신호에 의해 제어되는 실렉터 회로에 스트로브 사상을 공급하도록 각각 연결된 테스트 프로그램 스트로브 사상 발생기 및 파형 취득 스트로브 사상 발생기를 포함하며,
    상기 테스트 프로그램 스트로브 사상 발생기는 테스트 프로그램에 의해 특정된 스트로브 사상을 발생시키도록 동작가능하며,
    상기 파형 취득 스트로브 사상 발생기는 파형 취득용 스트로브 사상을 발생시키도록 동작가능하며,
    이로써 상기 사상 발생 회로는 테스트 프로그램 스트로브 사상 또는 파형 취득 모드 신호의 상태에 따른 파형 취득용 스트로브 사상 중 어느 하나를 공급하는 장치.
  11. 제 1항에 있어서,
    상기 파형 취득용 스트로브 사상은 테스트 프로그램의 테스트 주기 속도에 무관한 최대 속도로 발생되는 장치.
  12. 시험중 회로의 복수개의 단자 각각에 대해 재생된 제 1항의 장치를 포함하는 제 1항의 테스터.
  13. 제 1항에 있어서,
    상기 사상 발생 회로는 시험중 회로의 한 단자에 인가되는 스트로브 사상 및 드라이브 사상을 공급하도록 연결된 복수개의 사상 발생 회로 중 하나이며, 복수개의 사상 발생 회로 각각은 파형 취득 동작 모드를 갖는데, 여기서 사상 발생 회로는 테스트 프로그램에 의해 특정된 스트로브 사상보다는 오히려 파형 취득용 스트로브 사상을 공급하는 장치.
  14. 제 13항에 있어서,
    상기 복수개의 사상 발생 회로는 4개의 사상 발생 회로를 포함하는 장치.
  15. 제 13항에 있어서,
    스트로브 사상을 단자에 공급하는 복수개의 사상 발생 회로는 규칙적 반복 패턴으로 파형 취득용 스트로브 사상의 스트림을 공급하도록 파형 취득 모드에서 함께 동작하는 테스터.
  16. 제 15항에 있어서,
    스트로브 사상을 단자에 공급하는 복수개의 사상 발생 회로는 하이 테스트 및 로우 테스트의 교번 사상 유형을 갖는 스트로브 사상의 스트림을 공급하도록 파형 취득 모드에서 함께 동작하는 테스터.
  17. 제 1항에 있어서,
    핀당 처리기 구조내의 복수개의 국부 시퀀서로서, 국부 시퀀서 각각은 국부 시퀀서에 해당하는 시험중 회로의 단자에 인가되는 스트로브 사상 및 드라이브 사상을 공급하도록 동작가능한 사상 발생 회로를 포함하며, 사상 발생 회로 각각은 파형 취득 동작 모드를 갖는데, 여기서 사상 발생 회로는 테스트 프로그램에 의해 특정된 스트로브 사상보다는 오히려 파형 취득용 스트로브 사상을 공급하는 테스터.
  18. 단자를 지니는 회로로부터 파형 데이터를 취득하도록 프로그램가능 테스터를 실행하는 방법에 있어서,
    시험중 회로에 인가될 드라이브 사상 및 테스트 프로그램 스트로브 사상을 특정하는 테스트 프로그램을 테스터에서 실행하는 단계;
    테스트 프로그램이 실행되는 동안 발생하는 파형 취득 주기동안, 파형 취득용 파형 취득 스트로브 사상을 발생시켜 제 1 단자용 테스트 프로그램에 의해 특정된 스트로브 사상보다는 오히려 시험중 회로의 제 1 단자에 파형 취득 스트로브 사상을 인가하는 단계; 및
    파형 취득 스트로브 사상을 제 1 단자에 인가하여 발생한, 시험중 회로로부터 취득된 파형을 나나태는 결과 신호를 제 1 메모리내에 집속하는 단계
    를 포함하는 방법.
  19. 제 18항에 있어서,
    상기 테스트 프로그램이 시험중 회로의 제 2 단자에 인가될 드라이브 사상 및 스트로브 사상을 부가적으로 특정하는 방법으로서,
    파형 취득용 스트로브 사상을 발생 및 이를 제 1 단자에 인가하는 동안 테스트 프로그램에 의해 특정된 스트로브 사상을 발생 및 이를 제 2 단자에 인가하는 단계; 및
    파형 취득용 스트로브 사상으로부터 발생한 결과 신호를 제 1 메모리에 집속하는 동안 테스트 프로그램 스트로브 사상을 제 2 단자에 인가하여 발생한 결과 신호를 제 2 메모리에 집속하는 단계
    를 포함하는 방법.
  20. 제 18항에 있어서,
    각각의 파형 취득 스트로브 사상은 소인(sweep) 오프셋 값을 포함하는 값의 합계인 사상 시간을 가지며, 파형 취득 주기동안 발생된 모든 파형 취득 스트로브 사상은 동일한 소인 오프셋 값을 사용하여 계산된 사상 시간에 따라서 발생되는 방법.
  21. 제 20항에 있어서,
    다중 시간마다, 즉 파형 취득 주기동안 파형 취득 스트로브 사상이 발생하는 시간마다, 서로다른 소인 오프셋 값에 따라 테스트 프로그램의 다중 이행과 일치되는 시간에 일어나는 파형 취득 스트로브 사상이 발생하는 시간마다 테스트 프로그램을 이행하는 단계로서, 테스트 프로그램의 다중 이행으로부터의 파형 취득 스트로브 사상 결과 신호가 발생되는데, 이는 시험중 회로로부터 취득된 파형을 나타내는 증가된 시간 분해능의 신호를 제공하도록 결합될 수 있는 단계를 부가적으로 포함하는 방법.
  22. 제 18항에 있어서,
    각각의 파형 취득 스트로브 사상은 임계값에 대하여 제 1 단자의 상태를 테스트하는 방법.
  23. 제 22항에 있어서,
    다중 시간마다, 즉 파형 취득 주기동안 파형 취득 스트로브 사상이 발생하는 시간마다, 파형 취득 스트로브 사상을 갖는 단자의 상태를 테스트하는데 사용되는 서로다른 임계값에 따라 테스트 프로그램의 다중 이행과 일치되는 시간에 일어나는 파형 취득 스트로브 사상이 발생하는 시간마다 테스트 프로그램을 이행하는 단계로서, 테스트 프로그램의 다중 이행으로부터의 파형 취득 스트로브 사상 결과 신호가 발생되는데, 이는 시험중 회로로부터 취득된 파형을 나타내는 증가된 전압 분해능의 신호를 제공하도록 결합될 수 있는 단계를 부가적으로 포함하는 방법.
  24. 제 22항에 있어서,
    다중 시간마다, 즉 파형 취득 주기동안 파형 취득 스트로브 사상이 발생하는 시간마다, 임계값과 소인 오프셋 값의 서로다른 결합에 따라(상기 임계값은 단자의 상태를 테스트하는데 사용되고 상기 소인 오프셋 값은 파형 취득 스트로브 사상의 사상 시간에 포함됨), 테스트 프로그램의 다중 이행과 일치되는 시간에 일어나는 파형 취득 스트로브 사상이 발생하는 시간마다 테스트 프로그램을 이행하는 단계로서, 테스트 프로그램의 다중 이행으로부터의 파형 취득 스트로브 사상 결과 신호가 발생되는데, 이는 시험중 회로로부터 취득된 파형을 나타내는 증가된 전압 분해능 및 증가된 시간 분해능의 신호를 제공하도록 결합될 수 있는 방법을 부가적으로 포함하는 방법.
  25. 제 22항에 있어서,
    상기 파형 취득 스트로브 사상은 하이 테스트 사상 및 로우 테스트 사상을 포함하며,
    상기 임계값은 하이 임계값 및 로우 임계값을 포함하는데, 상기 하이 임계값은 로우 임계값과 다르고, 상기 하이 테스트 사상은 하이 임계값에 대하여 단자를 테스트하도록 동작되고 상기 로우 테스트 사상은 로우 임계값에 대하여 단자를 테스트하도록 동작되어, 하이 테스트 사상이 하이, 미들, 또는 로우의 파형값을 측정하도록 로우 테스트 사상과 결합하는 방법.
  26. 회로를 테스트하는 테스터에서, 시험중 회로로부터 파형 데이터를 취득하는 장치에 있어서,
    시험중 회로의 단자에 인가되는 스트로브 사상을 공급하도록 연결된 취득 사상 발생 회로로서, 테스터가 시험중 회로에 인가되는 드라이브 사상을 발생시키는 테스트 프로그램을 실행하는 동안 파형 취득용 스트로브 사상의 스트림을 발생시키도록 동작가능한 취득 사상 발생 회로;
    취득 사상 발생 회로로부터 스트로브 사상의 스트림을 수신하도록 연결되고, 스트림의 각 스트로브 사상을 시험중 회로의 단자에 인가하여 스트로브 사상을 단자에 인가한 결과를 나타내는 결과 신호의 스트림을 발생시키도록 동작가능한 측정 회로; 및
    상기 측정 회로에 연결되고 측정 회로에 의해 발생된 결과 신호를 수신 및 저장하도록 동작가능한 캡쳐 메모리
    를 포함하는 장치.
  27. 제 26항에 있어서,
    상기 취득 사상 발생 회로는 각각 사상 시간을 갖는 스트로브 사상을 공급하며,
    상기 측정 회로는 시험중 회로의 단자에 접속된 핀 전자 회로로부터 비교회로 신호를 수신하도록 구성되며, 수신된 스트로브 사상을 사상 시간에서 비교회로 신호에 인가하여 해당 스트로브 결과 신호를 발생시키도록 동작가능한 장치.
  28. 제 27항에 있어서,
    상기 취득 사상 발생 회로는 스트로브 사상에 대한 사상 시간을 결정하도록 프로그램가능 레지스터로부터 취득 오프셋 값을 얻도록 구성되는 장치.
  29. 제 27항에 있어서,
    상기 비교회로 신호는 상위-비교회로-하이 신호 및 하위-비교회로-로우 신호를 포함하며,
    상기 수신된 스트로브 사상은 사상 유형을 지니며,
    해당 스트로브 결과 신호의 값은 비교회로 신호가 수신된 스트로브 사상의 사상 유형을 만족시키는 지에 의해 결정되는 장치.
  30. 제 29항에 있어서,
    상기 상위-비교회로-하이 신호는 시험중 회로의 단자의 전압이 하이 임계값 이상인 경우 핀 전자 회로에 의해 진정값을 갖도록 설정되며,
    상기 하위-비교회로-로우 신호는 시험중 회로의 단자의 전압이 로우 임계값 미만인 경우 핀 전자 회로에 의해 진정값을 갖도록 설정되며,
    상기 하이 임계값 및 로우 임계값은 테스터에 저장된 독립적으로 프로그램가능한 값인 장치.
  31. 제26항에 있어서,
    상기 파형 취득용 스트로브 사상은 테스트 프로그램의 테스트 주기 속도에 무관한 최대 속도로 발생되는 장치.
  32. 제 26항에 있어서,
    시험중 회로의 동일한 단자에 연결되도록 각각 연결된 복수개의 취득 사상 발생 회로를 포함하는 장치.
  33. 제 33항에 있어서,
    상기 복수개의 취득 사상 발생 회로는 파형 취득용 스트로브 사상의 단일 스트림을 시험중 회로의 한 단자에 공급하도록 동작가능한 테스터.
KR1019980050368A 1997-11-24 1998-11-24 파형 취득 동작 모드를 지니는 자동 회로 테스터 KR19990045518A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/977,649 1997-11-24
US08/977,649 US6128754A (en) 1997-11-24 1997-11-24 Tester having event generation circuit for acquiring waveform by supplying strobe events for waveform acquisition rather than using strobe events specified by the test program

Publications (1)

Publication Number Publication Date
KR19990045518A true KR19990045518A (ko) 1999-06-25

Family

ID=25525367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050368A KR19990045518A (ko) 1997-11-24 1998-11-24 파형 취득 동작 모드를 지니는 자동 회로 테스터

Country Status (6)

Country Link
US (1) US6128754A (ko)
EP (1) EP0918227B1 (ko)
JP (1) JPH11223657A (ko)
KR (1) KR19990045518A (ko)
DE (1) DE69829729D1 (ko)
TW (1) TW407210B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6460068B1 (en) * 1998-05-01 2002-10-01 International Business Machines Corporation Fractal process scheduler for testing applications in a distributed processing system
US6535831B1 (en) * 2000-07-14 2003-03-18 3Com Corporation Method for sourcing three level data from a two level tester pin faster than the maximum rate of a tester
US7171510B2 (en) * 2000-12-28 2007-01-30 Intel Corporation On-chip observability buffer to observer bus traffic
AU2002255823A1 (en) * 2001-03-19 2002-10-03 Nptest, Inc. Test system formatters
US7765443B1 (en) * 2001-03-19 2010-07-27 Credence Systems Corporation Test systems and methods for integrated circuit devices
AU2002245706A1 (en) * 2001-03-20 2002-10-03 Nptest, Inc Test system algorithmic program generators
US6895536B2 (en) * 2001-10-01 2005-05-17 Tektronix, Inc. Testable up down counter for use in a logic analyzer
TWI284743B (en) * 2002-07-13 2007-08-01 Advantest Corp Event pipeline and summing method and apparatus for event based test system
US20040187049A1 (en) * 2003-02-27 2004-09-23 Nptest, Inc. Very small pin count IC tester
US20050222789A1 (en) * 2004-03-31 2005-10-06 West Burnell G Automatic test system
US20050289398A1 (en) * 2004-06-24 2005-12-29 Tiw Lee F Testing method and system including processing of simulation data and test patterns
US20060047463A1 (en) * 2004-08-24 2006-03-02 Sivaram A T Bit synchronization for high-speed serial device testing
US20060129350A1 (en) * 2004-12-14 2006-06-15 West Burnell G Biphase vernier time code generator
DE102004062073B4 (de) * 2004-12-23 2015-08-13 Continental Automotive Gmbh Verfahren und Vorrichtung zur Kompensation von Prelleffekten in einem piezogesteuerten Einspritzsystem einer Verbrennungskraftmaschine
US7203877B2 (en) * 2005-01-04 2007-04-10 Lsi Logic Corporation Failure analysis and testing of semi-conductor devices using intelligent software on automated test equipment (ATE)
US7296195B2 (en) * 2005-05-02 2007-11-13 Credence Systems Corporation Bit synchronization for high-speed serial device testing
US7761751B1 (en) 2006-05-12 2010-07-20 Credence Systems Corporation Test and diagnosis of semiconductors
US8539278B2 (en) * 2010-10-29 2013-09-17 Infineon Technologies Ag Methods and systems for measuring I/O signals
US9690727B2 (en) * 2014-10-31 2017-06-27 Atmel Corporation System internal latency measurements in realtime applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Ｉｃテスタ
US4678345A (en) * 1986-05-01 1987-07-07 Tektronix, Inc. Equivalent time pseudorandom sampling system
US4723158A (en) * 1986-05-14 1988-02-02 Zenith Electronics Corporation Method and apparatus for performing scan line diagnostic testing in a video monitor during a last-line overscan of a normal display raster
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
WO1994002861A1 (en) * 1992-07-27 1994-02-03 Credence Systems Corporation Apparatus for automatic testing of complex devices
US5544175A (en) * 1994-03-15 1996-08-06 Hewlett-Packard Company Method and apparatus for the capturing and characterization of high-speed digital information
US5673275A (en) * 1995-09-12 1997-09-30 Schlumberger Technology, Inc. Accelerated mode tester timing
US5673272A (en) * 1996-02-13 1997-09-30 Teradyne, Inc. Apparatus and method for performing digital signal processing in an electronic circuit tester

Also Published As

Publication number Publication date
EP0918227B1 (en) 2005-04-13
EP0918227A3 (en) 1999-07-07
JPH11223657A (ja) 1999-08-17
TW407210B (en) 2000-10-01
US6128754A (en) 2000-10-03
DE69829729D1 (de) 2005-05-19
EP0918227A2 (en) 1999-05-26

Similar Documents

Publication Publication Date Title
KR19990045518A (ko) 파형 취득 동작 모드를 지니는 자동 회로 테스터
US6760873B1 (en) Built-in self test for speed and timing margin for a source synchronous IO interface
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
US7890822B2 (en) Tester input/output sharing
US6369601B1 (en) Method of measuring a propagation delay time through a transmission path in a semiconductor integrated circuit testing apparatus and semiconductor integrated circuit testing apparatus using the same
US7934134B2 (en) Method and apparatus for performing logic built-in self-testing of an integrated circuit
KR100736680B1 (ko) 반도체 소자 테스트 장치의 캘리브레이션 방법
US7840858B2 (en) Detection apparatus and test apparatus
US7580806B2 (en) Apparatus and method for compensating clock period elongation during scan testing in an integrated circuit (IC)
JP4417955B2 (ja) 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法
CN101646954B (zh) 测试装置及电子器件
US5107205A (en) Semiconductor device tester with a test waveform monitoring circuit
US5996099A (en) Method and apparatus for automatically testing electronic components in parallel utilizing different timing signals for each electronic component
US6049900A (en) Automatic parallel electronic component testing method and equipment
JPH02287174A (ja) パルス発生回路
US6976199B2 (en) AC LSSD/LBIST test coverage enhancement
US7206985B2 (en) Method and apparatus for calibrating a test system for an integrated semiconductor circuit
US11500017B1 (en) Testing memory elements using an internal testing interface
US7482827B2 (en) Integrated circuit with testable clock circuits
KR100336907B1 (ko) 메모리 시험장치
JP4156105B2 (ja) Ｉｃ試験装置
KR20070067110A (ko) 파형 정형 회로 및 이 파형 정형 회로를 구비한 반도체시험 장치
US5572669A (en) Bus cycle signature system
West At-speed structural test
JPH0980118A (ja) Ｉｃテスタ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid