CN101646954B - 测试装置及电子器件 - Google Patents

测试装置及电子器件 Download PDF

Info

Publication number
CN101646954B
CN101646954B CN2008800101984A CN200880010198A CN101646954B CN 101646954 B CN101646954 B CN 101646954B CN 2008800101984 A CN2008800101984 A CN 2008800101984A CN 200880010198 A CN200880010198 A CN 200880010198A CN 101646954 B CN101646954 B CN 101646954B
Authority
CN
China
Prior art keywords
input
circuit
external interface
interface circuit
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800101984A
Other languages
English (en)
Other versions
CN101646954A (zh
Inventor
渡边大辅
冈安俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101646954A publication Critical patent/CN101646954A/zh
Application granted granted Critical
Publication of CN101646954B publication Critical patent/CN101646954B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种测试装置，是测试具有外部接口电路的被测试器件的测试装置，所述外部接口电路在该器件内部的内部电路和该器件外部之间进行信号传输，所述测试装置包括：接口控制部，使在所述外部接口电路中折回输出所述测试图形；接口判断部，根据所述外部接口电路折回输出的所述测试图形，判定所述外部接口电路的好坏。

Description

测试装置及电子器件
技术领域
本发明涉及测试装置及电子器件。本发明尤其涉及具有高速动作的接口电路的电子器件，以及对该电子器件进行测试的测试装置。本申请与下列日本申请有关。对于允许以文献的参照方式编入的指定国，下述申请记载的内容编入本申请中，作为本申请的一部分。
1.日本专利申请2007-089691    申请日2007年03月29日
背景技术
对于对半导体电路等器件的测试问题，考虑使用频率与电子器件的实际动作速度相对应的测试信号进行测试。在这种情况下，电子器件测试装置将频率与电子器件的实际动作速度相对应的测试图输入到电子器件，并以与该信号的频率对应的速度检测电子器件的输出信号的逻辑值图形，再将该逻辑值图形与期望值图形进行逻辑比较。
对于上述测试装置，可考虑具有图形发生器、时序发生器、波形形成器、驱动仪、比较器和逻辑比较器的测试装置(参照专利文献1)。图形发生器生成测试图应具有的逻辑值图形。时序发生器生成逻辑值图形的时序信息。波形形成器及驱动器根据逻辑值图形及时序信息生成输入到电子器件中的测试信号。
时序发生器生成规定测试图的位传输速率的时序信号。波形形成器，按照图形发生器生成逻辑值图形，生成以该位传输速率逻辑值跃迁的测试图。驱动器输出对应波形形成器生成的测试图的各逻辑值的电压。对于图形发生器，通过采用算法图形发生器(ALPG)，可生成具有任意逻辑值图形的测试图。
电子器件的接口电路接收来自测试装置的测试信号。接口电路对电子器件内部电路输入测试信号，将内部电路的输出信号输出到测试装置。
测试装置的比较仪，检测从接口电路接收的输出信号的逻辑值图形。逻辑比较器对比较仪检测出的逻辑值图形和所规定的期望值图形是否一致进行测试。以此，可判断电子器件的接口电路及内部电路是否正常动作。
专利文献1：特开2001-222897号公报。
近年来，电子器件的高速化显著。在以实际动作速度来测试高速动作的电子器件时，可考虑采用高速动作的图形发生器。，测试在GHz频带上实际工作的电子器件时，采用在GHz频带上工作的图形发生器。但是，很难让现有的测试装置中设置的算法图形发生器等的图形发生器在像GHz频带那样的高频率范围工作。
同时，还可以考虑准备多个图形发生器，通过使各个图形发生器的输出多路化，生成高频的测试图。但是这将使测试装置的电路规模增大。
因此，本发明一个方面目的在于提供一种能够解决上述问题的测试装置及电子器件。该目的由权利要求书中的独立权项记载的特征组合而实现。另外从属权利要求规定了本发明的优选的具体例。
发明内容
为了解决上述问题，本发明的第1实施方式中提供一种测试装置，是测试具有外部接口电路的被测试器件的测试装置，外部接口电路在该器件内部的内部电路和该器件外部之间进行信号传输，测试装置包括：图形发生部，向所述外部接口电路输入用于测试所述外部接口电路的测试图形；接口控制部，使在所述外部接口电路中折回输出所述测试图形；接口判断部，根据所述外部接口电路折回输出的所述测试图形，判定所述外部接口电路的好坏。
在本发明的第2方式中，提供具有内部电路和包括多个输入输出管脚，在器件外部及内部电路之间进行信号传输的外部接口电路，以及切换各个输入输出管脚与内部电路或其他的输入输出管脚的任一个连接的切换部的电子器件。
另外，上述发明概要并未列举出本发明的全部必要特征，这些特点群的辅助结合也够成本发明。
发明效果
根据本发明，能用低成本的装置测试高速动作的被测试器件的外部接口电路。同时，因为在测试外部接口电路时，使内部电路和外部接口电路分开，所以能与内部电路等的测试的同时进行外部接口电路的测试。，通过使用内置的自测电路测试内部电路，可同时进行外部接口电路及内部电路的测试，因此能够缩短测试时间。
附图说明
图1是表示本发明的一个实施形态涉及的测试装置100结构的一个例子的示意图。
图2是表示测试装置100动作的一个例子的示意图。
图3是表示接口测试部110及外部接口电路210构成的一个例子的示意图。
图4是表示与多个输入输出管脚202对应设置的多个输入输出电路120构成的一个例子的示意图。
图5是图形发生部114及接口判断部118构成的一个例子的示意图。
图5(a)，是表示图形发生部114构成的一例示意图，
图5(b)，表示接口判断部118构成的一例示意图。
图6是电源测试部150构成的一个例子的示意图。
附图标记说明
100测试装置
110接口测试部
112接口控制部
114图形发生部
116时序发生部
118接口判断部
120输入输出电路
122驱动器
124比较仪
126开关
128移位寄存器
130扫描测试部
132加法部
134移位寄存器
136加法部
138一致检测部
140BIST测试部
150电源测试部
152电源判断部
154电力测量部
160电源供给部
170结果处理部
200被测试器件
202输入输出管脚
204扫描管脚
206BIST管脚
208电源管脚
209控制管脚
210接口电路
212缓冲存储器
214切换部
216开关
220内部接口电路
230内部电路
240内置自测电路
250电源部
具体实施方式
下面通过发明的具体实施方式说明本发明的一个侧面，不过，下面的实施方式并不限定本发明的权利要求范围，并且实施形态中所说明的特征的组合的全部并不都是本发明的必要解决手段。
图1是表示本发明的一实施方式涉及的测试装置100构成的一例示意图。本例的测试装置100用于测试半导体电路等被测试器件200。测试装置100通过将被测试器件200的外部接口电路210与内部电路230分开进行测试，而生成能测试外部接口电路210的简易的测试图形。同时，内部电路230的测试是利用设置在被测试器件200内部的内置自测电路240进行测试的。所以，即使测试装置100不生成具有复杂的逻辑值图形的测试图形，也可以测试高速动作的被测试器件200。因此，能以低成本提供测试装置100。
被测试器件200具有：外部接口电路210、内部接口电路220、内部电路230、内置自测电路(BIST)240和电源部250。另外，图1中与外部接口电路210分开表示输入输出管脚202、扫描管脚204、BIST管脚206以及电源管脚208，不过，输入输出管脚202、扫描管脚204、BIST管脚206以及电源管脚208也可以包含在外部接口电路210中。
外部接口电路210，设置在被测试器件200的内部接口电路220和器件外部之间进行信号传输。外部接口电路210将输入输出管脚202从外部接收的信号经由内部接口电路220输入到内部电路230。或外部接口电路210通过内部接口电路220接收内部电路230的输出信号，并从输入输出管脚202向外部输出。
内部电路230，可以是按照输入的信号动作的数字电路、模拟电路或是这些电路混合的电路。内部电路230可以将与内部接口电路220输出的信号对应的信号输入到内部接口电路220。同时，内部电路230可以具有存储从内部接口电路220所输入的数据信号的存储器电路。在这种情况下，内部电路230可以按照读出指令，对内部接口电路220输出已存储的数据。
内部接口电路220在外部接口电路210及内部电路230间进行信号传输。在内部电路230具有存储单元时，内部接口电路220从外部接口电路210接收关于写入数据的命令、应该写入的数据以及应该写入的地址，并在内部电路230中的该地址写入该数据。另外，从外部接口电路210接收关于读出数据的命令和应该读出数据的地址，读出内部电路230的相应地址存储的数据，输出给外部接口电路210。
内部接口电路220在将多个输入输出管脚202与内部电路230之间连接的各个传送线路上可以分别具有触发器。触发器保持传送线路传输信号的逻辑值。这些触发器与连接输入输出管脚202及内部电路230的传送线路以不同的扫描路径串联连接。扫描路径与扫描管脚204连接。
内置自测电路240测试内部电路230。内置自测电路240按照由BIST管脚206给予的控制信号测试内部电路230。内置自测电路240生成具有预定的逻辑值图形的测试信号，并供给内部电路230。另外，内置自测电路240比较内部电路230输出的信号的逻辑值图形和预定的期望值图形，来判定内部电路230的好坏。
同时，内置自测电路240可以在内部电路230存储单元存储规定的逻辑值，读出该存储单元存储的逻辑值。这时，内置自测电路240可以根据写入的逻辑值和读出的逻辑值是否相符，判定内部电路230的好坏。同时，内置自测电路240可以将内部电路230的好坏判断结果，通过BIST管脚206通知给外部。
同时，内置自测电路240功能不受上述功能所限定。内置自测电路240也可以是通常使用的所谓BIST(Built In Self Test)电路。
电源部250借助电源管脚208从外部接收电源电力。电源部250，可以对外部接口电路210、内部接口电路220、内部电路230和内置自测电路240分配该电源电力。
测试装置100具有接口测试部110、BIST测试部140、扫描测试部130、电源测试部150、电源供给部160和结果处理部170。接口测试部110测试外部接口电路210。
接口测试部110，将具有规定的逻辑值图形的测试图形输入到输入输出管脚。同时，接口测试部110可以使该测试图形折回输出到外部接口电路210，并接收从输入输出管脚202折回输出的测试图形。接口测试部110根据接收的测试图形的逻辑值图形与所规定的期望值图形是否相符来判断外部接口电路210的好坏。
而且接口测试部110可以生成与被测试器件200实际动作频率大体上同样的频率的测试图形。接口测试部110可以生成具有GHz频带的频率的测试图形。这样，接口测试部110可以生成高频率的测试图形，所以优选能够高速动作的。
在这里，因为接口测试部110不测试内部电路230，所以即使不生成具有多样的逻辑值图形的测试图形也可以。接口测试部110可以生成后述的虚拟随机图形作为测试图形。这种情况下，接口测试部110可以由能生成任意图形的算法图形发生器生成高频测试图形。这样，能测试更高速动作的被测试器件200的外部接口电路210。
再者，在测试外部接口电路210时，优选接口测试部110使外部接口电路210和内部接口电路220之间的连接断开。通过这种处理，能够在进行外部接口电路210测试的同时，同时进行内部接口电路220或内部电路230的测试。
扫描测试部130将规定的逻辑值图形依次输入到与内部接口电路220的扫描路径连接的触发器，进行扫描测试。扫描路径两端与2个扫描管脚204连接，扫描测试部130可以根据从其中一个扫描管脚204输入规定的逻辑值图形后再从另一个扫描管脚204输出的逻辑值图形，判定扫描路径的好坏。
BIST测试部140通过经由BIST管脚206控制内置自测电路240，来测试内部电路230。BIST测试部140将向内置自测电路240供给用于测试内部电路230的控制信号。内置自测电路240按照该控制信号，对内部电路230进行预定的测量或测试，将测量结果或测试结果通知BIST测试部140。
电源供给部160向被测试器件200供给电源电力。电源供给部160既可以向被测试器件200供给恒定电压的电源电力，也可以供给恒定电流的电源电力。
电源测试部150根据对被测试器件200供给的电源电力的变动判定被测试器件200的好坏。电源测试部150可以按照内置自测电路240在使内部电路230动作的状态下的电源电力的变动，判定被测试器件200的好坏。同时，如果电源供给部160供给固定电压的电源电力，电源测试部150可以检测电源电力的电流变动。如果电源供给部160供给固定电流的电源电力，电源测试部150可以检测出电源电力的电压变动。同时，电源测试部150也可以检测出内部电路230处于静止状态时的电源电力的变动。
结果处理部170按照接口测试部110、扫描测试部130、BIST测试部140和电源测试部150的判断结果，判定被测试器件200的好坏。结果处理部170在未检测出接口测试部110、扫描测试部130、BIST测试部140和电源测试部150中任一个不良时，可以判定被测试器件200为合格品。同时，测试装置100在不进行接口测试部110、扫描测试部130、BIST测试部140和电源测试部150中的任意一个或多个测试的情况下，结果处理部170可以按照在接口测试部110、扫描测试部130、BIST测试部140和电源测试部150中的用于测试的测试部的判断结果，判定被测试器件200的好坏。
通过以上说明，本例的测试装置100，能以低成本测试高速动作的被测试器件200的外部接口电路210。同时，能同时进行外部接口电路210的测试和其他的测试。
图2是表示测试装置100动作的一例示意图。如上面所说明的那样，测试装置100可以同时进行多个测试项目。测试装置100可将接口测试(IF测试)与BIST测试等以外的测试并进。同时，可以将电源测试(DC测试)和BIST测试并进。同时，如图2所示，测试装置100可以依次进行电源测试(DC测试)及接口测试(IF测试)，在进行电源测试及接口测试的同时，可以顺序进行BIST测试及扫描测试。与依次进行上述测试相比，通过这样的动作能使这些测试项目的测试时间减半。
图3是接口测试部110及外部接口电路210构成的一列示意图。外部接口电路210具有多个输入输出管脚202、控制管脚209、多个缓冲存储器212和切换部214。多个缓冲存储器212与多个输入输出管脚202一一对应设置，并设置在对应的输入输出管脚202和内部接口电路220之间。
各个缓冲存储器212可存储从对应的输入输出管脚202所输入的数据，输出到内部接口电路220。并可以在存储从内部接口电路220所输入的数据后，输出到对应的输入输出管脚202。同时，外部接口电路210还可以具有用于替代缓冲存储器212，对在输入输出管脚202和内部接口电路220之间传输的信号的波形进行整形的缓冲器。
切换部214，设置在输入输出管脚202及内部电路230之间。本例的切换部214设置在缓冲存储器212及内部接口电路220之间。切换部214对将各自的输入输出管脚202连接到内部电路230、还是连接到其他的输入输出管脚202进行切换。
在切换部214从外部测试装置100接收到要测试外部接口电路210的通知(切换控制信号)时，可以在被测试器件200内部连接从测试装置100接收测试图形的输入输出管脚202-1和对测试装置100折回输出测试图形的输入输出管脚202-2。同时，切换部214在被测试器件200实际动作的时候，可以在内部电路230中连接各个输入输出管脚202。
本例的切换部214将与各自的输入输出管脚202对应的缓冲存储器212切换到与内部接口电路220连接，或经由其他缓冲存储器212连接到其他的输入输出管脚202。切换部214可与多个输入输出管脚202一一对应设置多个开关216。
各个开关216将对应的缓冲存储器212连接内部接口电路220或连接到其他的缓冲存储器212进行切换。同时，切换部214也可以设置在输入输出管脚202及缓冲存储器212之间。这种情况下，各个开关216对是将对应的输入输出管脚202连接到缓冲存储器212、还是连接到其他的输入输出管脚202进行切换。
接口测试部110具有接口控制部112和输入输出电路120。输入输出电路120具有图形发生部114、时序发生部116和接口判断部118。
在测试外部接口电路210时，接口控制部112借助于控制管脚209控制切换部214，使在外部接口电路210及内部接口电路220间传送信号的连接路径断开。同时，接口控制部112在被测试器件200内部使从图形发生部114输入测试图形的输入输出管脚202-1和将测试图形折回输出的输入输出管脚202-2连接。接口控制部112，可以将控制切换部214的切换控制信号，经由控制管脚209提供给切换部214。
接口控制部112控制切换部214各自的开关216，以使多个输入输出管脚202里面的一半的输入输出管脚202-1和另外一半输入输出管脚202-2，借助于开关216一一对应连接。同时，接口控制部112也可以控制切换部214，使与输入输出管脚202-1对应的缓冲存储器212存储的数据从输入输出管脚202-2输出。
图形发生部114对各自的输入输出管脚202-1输入用于测试外部接口电路210的测试图形。通过接口控制部112以上述方式控制切换部214，外部接口电路210将输入的测试图形折回，从各个输入输出管脚202-2输出。即，接口控制部112使测试装置100输入到外部接口电路210的测试图形，回送至测试装置100。
图形发生部114，可以生成能通过简易处理生成的测试图形，例如虚拟随机图形的测试图形，或具有一定周期脉冲的测试图形等。这样，图形发生部114得以生成高频率的测试图形。以此，可对高速动作的被测试器件200外部接口电路210进行测试。
接口判断部118，按照外部接口电路210从输入输出管脚202-2折回输出的测试图形，判定外部接口电路210的好坏。接口判断部118可以对应所给予的时序信号检测出外部接口电路210输出的信号的逻辑值。并且，可以根据所检测出的逻辑值图形和预定的期望值图形是否相符，判定外部接口电路210的好坏。
时序发生部116将时序信号分别供给图形发生部114及接口判断部118。时序发生部116可以对时序发生部116供给规定测试图形的逻辑值变迁时序的时序信号。另外，时序发生部116，可以对接口判断部118供给位于外部接口电路210输出的信号的各数据位的时间方向上的开口的接近中央的时序信号。
同时，时序发生部116可以对供给到图形发生部114的时序信号施加抖动。此时因为对图形发生部114输出的测试图形施加了抖动，所以能够进行外部接口电路210的抖动测试。
时序发生部116，可以让时序信号上施加的抖动的振幅慢慢变化。并且，接口判断部118，可以判定所施加的每个抖动的振幅，外部接口电路210输出的信号的逻辑值图形和期望值图形是否相符。据此，可以判断外部接口电路210的耐抖动性。
另外，接口判断部118可以测量外部接口电路210输出的信号中包含的抖动的振幅。这种情况下，时序发生部116可以在外部接口电路210输出的信号的每个周期生成相位不相同的多个时序信号。并且，可以在信号的各周期中，根据检测逻辑值的变迁的时序信号的相位偏差，算出外部接口电路210输出的抖动的振幅。测试装置100可以根据对供给到图形发生部114的时序信号所外加的抖动振幅和接口判断部118测量的抖动振幅之比，算出外部接口电路210抖动增益。
同时，图形发生部114也可以生成逻辑值固定为H或L的测试图形。测试装置100可按照外部接口电路210输入的信号的信号电平和外部接口电路210输出的信号的信号电平，算出在外部接口电路210的信号电平的损失。
同时，在图3中示出了对多个输入输出管脚202的共同的输入输出电路120，不过，接口测试部110，可以与多个输入输出管脚202一一对应地具有多个输入输出电路120。这种情况下，与应该输入测试图形的输入输出管脚202-1对应的输入输出电路120的图形发生部114，向对应的输入输出管脚202-1输入测试图形。同时，与折回输出测试图形的输入输出管脚202-2对应的输入输出电路120的接口判断部118，测量从对应的输入输出管脚202-2输出的信号。
图4是表示与多个输入输出管脚202对应设置的多个输入输出电路120构成的一列示意图。另外，在图4中，分别给出一个与输入输出管脚202-1对应的输入输出电路120-1和与输入输出管脚202-2对应的输入输出电路120-2，不过，接口测试部110，可以与多个输入输出管脚202-1对应具有多个输入输出电路120-1、与多个输入输出管脚202-2对应具有多个输入输出电路120-2。
同时，本例中的输入输出电路120-1及120-2，除包括在图3中已说明的输入输出电路120的构成之外又增加了驱动器122、比较仪124和开关126。驱动器122形成与图形发生部114输出的测试图形的信号对应的信号，供给输入输出管脚202。例如将测试图形的逻辑值为H时应该输出的电压和逻辑值为L时应该输出的电压给予驱动器122，并输出与测试图形的逻辑值图形对应的电压波形。
比较仪124，接收输入输出管脚202输出的信号，向接口判断部118供给将接收到的信号的信号电平和预定的参照电平进行比较的比较结果。比较仪124，可以在所接收的信号的电平比参照电平大的情况下输出逻辑值H，在接收的信号电平小于等于参照电平时，输出逻辑值L。接口判断部118，通过与时序发生部116所供给的时序信号对应取得从比较仪124接收的比较结果，从而取得输入输出管脚202输出的信号的逻辑值图形，与期望值图形进行比较。
开关126对输入输出管脚202是否连接比较仪124输入端进行切换。本例的开关126设置在驱动器122及连接输入输出管脚202的配线和比较仪124输入端之间，并对比较仪124输入端是否与该配线连接进行切换。
如果输入输出电路120被连接在应该输入测试图形的输入输出管脚202-1上，则开关126使比较仪124和输入输出管脚202-1分开，使驱动器122输出的信号供给到输入输出管脚202-1。同时，如果输入输出电路120连接应该折回输出测试图形的输入输出管脚202-2，则开关126使比较仪124连接输入输出管脚202-2，使输入输出管脚202-2输出的信号供给到比较仪124。
本例中，输入输出电路120-1的开关126使比较仪124从输入输出管脚202-1分开。同时，输入输出电路120-1的图形发生部114输出测试图形。
输入输出电路120-2的开关126使比较仪124连接输入输出管脚202-2。输入输出电路120-2的驱动器122不输出测试图形，比较仪124测量从输入输出管脚202-2折回输出的测试图形。
图5是表示图形发生部114及接口判断部118构成的一例示意图。其中图5(a)是表示图形发生部114构成的一例示意图，图5(b)是表示接口判断部118构成的一例示意图。
图形发生部114，具有移位寄存器128及加法部132，生成虚拟随机图形作为测试图形。移位寄存器128具有串联连接的多个寄存器。对各个寄存器分路供给时序发生部116生成的时序信号。各寄存器根据所给予的时序信号读入并存储前段寄存器输出的逻辑值，并输出所存储的逻辑值。
加法部132将多个寄存器输出的逻辑值加在一起，并输入到初段的寄存器中。本例的加法部132是将最终段的寄存器输出的逻辑值和其前段的寄存器输出的逻辑值加在一起，输入到初段寄存器中。在这里，所谓在加法部132的加法运算可以是求逻辑和的处理。根据这样的构成，图形发生部114能够生成与各个寄存器存储的初始值，以及加法部132将哪个寄存器输出的逻辑值相加对应的虚拟随机图形。
再者，至少一个寄存器存储的逻辑值H作为初始值，且至少一个寄存器中存储的逻辑值L作为初始值。同时，加法部132可以把三个以上的寄存器输出的逻辑值的逻辑和输入到初段的寄存器中。
同时，图形发生部114可以进一步具有初始设置部，与应生成的虚拟随机图形对应设定存储在各个寄存器内的初始值。另外，图形发生部114还可以包括选择部，按照应该生成的虚拟随机图形，对各个寄存器的输出是否对加法部132输入进行切换。图形发生部114还可以具有按照应该生成的虚拟随机图形控制移位寄存器128的段数的段数控制部。段数控制部，通过选择对驱动器122输入任一个寄存器的输出，来调整移位寄存器128的段数。在此情况下，对于加法部132，最好不连接设置在驱动器122连接的寄存器后段的寄存器。
根据这样的构成，图形发生部114能根据简易的构成生成多种类的虚拟随机图形。同时，因为不需要复杂的演算，所以图形发生部114能生成高频率的测试图形。
接口判断部118判定图形发生部114输出的测试图形和外部接口电路210折回输出的逻辑值图形是否相符。在本例中的接口判断部118用于判定比较仪124所检测出的逻辑值图形与图形发生部114生成的虚拟随机图形是否相符。
图形发生部114生成的测试图形是根据移位寄存器128及加法部132的构成和移位寄存器128的各个寄存器所存储的初始值而确定的。本例的接口判断部118，包括与图形发生部114具有的移位寄存器128及加法部132同样构成的电路，因此，可再现图形发生部114已生成的测试图形，并与比较仪124所检测出的逻辑值图形进行比较。
接口判断部118具有移位寄存器134、加法部136和一致检测部138。移位寄存器134及加法部136与图形发生部114的移位寄存器128及加法部132的构成可以相同。即移位寄存器134可以具有与移位寄存器128同样段数的寄存器。但，比较仪124输出的逻辑值依次输入到移位寄存器134初段的寄存器。同时，可以对移位寄存器134的各个寄存器，供给与提供给移位寄存器128的各个寄存器中的时钟信号具有同样周期的时钟信号。
同时，加法部136可以与在移位寄存器128中和加法部132连接的寄存器对应的、在移位寄存器134中的寄存器连接。但在接口判断部118的加法部136的演算结果并未输入到在移位寄存器134初段的寄存器，而是输入到一致检测部138中。
一致检测部138检测从加法部136接收的逻辑值和输入到移位寄存器134初段的寄存器的逻辑值是否相符。一致检测部138可以是异或电路。
如果比较仪124输出的逻辑值依次输入到移位寄存器134，移位寄存器134的各个寄存器存储的初始值全部被清除时，加法部136输出的逻辑值表示其次应该输入到移位寄存器134的逻辑值。也就是，如果在移位寄存器134的各个寄存器存储的初始值全部被清除之后，已经输入移位寄存器134的逻辑值图形与图形发生部114生成的虚拟随机图形一致，则加法部136输出的逻辑值与图形发生部114生成的虚拟随机图形中的下一个逻辑值一致。
因此，通过比较输入到移位寄存器134的逻辑值和加法部136输出的逻辑值，可以判断外部接口电路210是否正常动作，即可以判断外部接口电路210是否折回输出与输入的测试图形同样的逻辑值图形。
根据上述构成，在使用虚拟随机图形作为测试图形时，能够容易地生成期望值图形。另外，因为使用与图形发生部114同样的构成而生成期望值图形，所以能够以与图形发生部114同等的动作速度生成期望值图形。同时，因为输入移位寄存器134中的逻辑值和加法部136输出的逻辑值同步，因而能够不考虑外部接口电路210的传送延迟量等因素来比较逻辑值图形。
当对接口判断部118分路输入图形发生部114输出的测试图形、并作为期望值图形采用该测试图形时，按照在外部接口电路210等的传送延迟量而使期望值图形的相位移位来比较逻辑值图形。与此相对，在本例的接口判断部118中，按照已经输入的逻辑值图形，生成下一个应该输入的逻辑值(期望值)，从而得以与输入的逻辑值图形同步生成期望值图形。因此，能够不考虑传送延迟量等因素来比较逻辑值图形和期望值图形。
图6是电源测试部150构成的一例示意图。电源测试部150具有电源判断部152及电力测量部154。电力测量部154测量从电源供给部160供给到被测试器件200的电源电力。电源供给部160与内部电路230的测试同时向被测试器件200供给电源电力。如上所述，优选电力测量部154既可测量电源电压，也可以测量供电电流。
电源判断部152根据电力测量部154测量的电源电力，判定被测试器件200的好坏。电源判断部152可以根据电力测量部154测量出的电源电压或者供电电流是否在预先规定的范围内变化，而判定被测试器件200的好坏。
电源测试部150可以与内部电路230的测试或扫描测试同时进行上述测试。同时，也可以与外部接口电路210的测试同时进行。
如上述说明，测试装置100，可以利用低成本的装置测试高速动作的被测试器件200的外部接口电路210。同时，在测试外部接口电路210时，使外部接口电路210与内部电路230等分开，因此能与内部电路230等的测试并行进行外部接口电路210的测试。，通过使用内置自测电路240测试内部电路230，从而得以同时进行外部接口电路210及内部电路230的测试。因此，可以缩短测试时间。
以上用实施方式说明了本发明，不过，本发明的权利要求范围不受上述实施形态记载的范围所限定。本领域的技术人员明白，可以对上述实施形态进行多种多样的变更或改良，且根据本申请的权利要求范围的记载可明确，进行所述的变更和改良后的形态也包含在本发明的范围内。

Claims (10)

1.一种测试装置，是测试具有外部接口电路的被测试器件的测试装置，所述外部接口电路在该器件内部的内部电路和该器件外部之间进行信号传输，所述测试装置包括：
图形发生部，向所述外部接口电路输入用于测试所述外部接口电路的测试图形；
接口控制部，使在所述外部接口电路中折回输出所述测试图形；
接口判断部，根据所述外部接口电路折回输出的所述测试图形，判定所述外部接口电路的好坏；
其中，
A：所述内部电路包括一个按照输入信号动作的模拟电路，一个按照输入信号动作的数字电路，或一个存储输入信号的存储电路；
B：所述外部接口电路具有多个输入输出管脚，以及
在测试所述外部接口电路时，所述接口控制部使在所述外部接口电路和所述内部电路之间传送信号的连接路径断开，并使从所述图形发生部输入所述测试图形的所述输入输出管脚和应该折回输出所述测试图形的所述输入输出管脚在所述被测试器件的外部接口电路的内部连接，使外部接口电路将测试装置输入到外部接口电路的测试图形回送至测试装置；
所述被测试器件还具有测试所述内部电路的内置自测电路。
2.根据权利要求1记载的测试装置，其中，
所述测试装置还具有：
BIST测试部，其控制所述内置自测电路、测试所述内部电路；
结果处理部，在没有检测出所述内部电路及所述外部接口电路的任何不良的情况下，判定所述被测试器件为合格品。
3.根据权利要求2记载的测试装置，其中，
所述BIST测试部与所述外部接口电路的测试并行测试所述内部电路。
4.根据权利要求1记载的测试装置，还包括：
电源供给部，与所述内部电路的测试并行向所述内部电路供给电源电力；
电力测量部，测量从所述电源供给部供给到所述被测试器件的所述电源电力；
电源判断部，根据所述电力测量部测量的所述电源电力，判定所述被测试器件的好坏。
5.根据权利要求1记载的测试装置，其中：
所述图形发生部生成虚拟随机图形，作为所述测试图形；
所述接口判断部判断所述图形发生部已输出的所述虚拟随机图形与所述外部接口电路折回输出的逻辑值图形是否一致。
6.根据权利要求1记载的测试装置，其中：
所述外部接口电路具有多个缓冲存储器，与所述多个输入输出管脚一一对应设置，存储从外部输入到对应的所述输入输出管脚的数据；
在测试所述外部接口电路时，所述接口控制部使输入所述测试图形的所述输入输出管脚对应的所述缓冲存储器存储的数据，经由应该折回输出所述测试图形的所述输入输出管脚输出。
7.根据权利要求1记载的测试装置，其中：
所述外部接口电路还具有切换部，对将各个所述输入输出管脚连接到所述内部电路或其他所述输入输出管脚中的任一个上进行切换；
所述接口控制部，在测试所述外部接口电路时，向所述切换部输入切换控制信号，使从所述图形发生部输入所述测试图形的所述输入输出管脚和应该折回输出所述测试图形的所述输入输出管脚连接。
8.一种电子器件，包括：
内部电路；
外部接口电路，其具有多个输入输出管脚，在器件外部及所述内部电路之间进行信号的传输；
切换部，对将各个所述输入输出管脚连接在所述内部电路或其他所述输入输出管脚中的任一个上进行切换；
其中，
A：所述内部电路包括一个按照输入信号动作的模拟电路，一个按照输入信号动作的数字电路，或一个存储输入信号的存储电路；
C：所述切换部在从外部测试装置接收到要对所述外部接口电路进行测试的通知时，使在所述外部接口电路和所述内部电路之间传送信号的连接路径断开，并在电子器件的外部接口电路的内部连接应该从所述测试装置接收测试图形的所述输入输出管脚与应该向所述测试装置折回输出所述测试图形的所述输入输出管脚，将测试装置输入的测试图形回送至测试装置；
所述电子器件还包括测试所述内部电路的内置自测电路。
9.根据权利要8记载的电子器件，其中：
所述切换部，在对所述内部电路及所述外部接口电路并行进行测试时，使所述外部接口电路和所述内部电路断开。
10.根据权利要8记载的电子器件，其中所述内部电路具有用于存储输入数据的存储单元。
CN2008800101984A 2007-03-29 2008-03-21 测试装置及电子器件 Expired - Fee Related CN101646954B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007089691 2007-03-29
JP089691/2007 2007-03-29
PCT/JP2008/055321 WO2008123156A1 (ja) 2007-03-29 2008-03-21 試験装置及び電子デバイス

Publications (2)

Publication Number Publication Date
CN101646954A CN101646954A (zh) 2010-02-10
CN101646954B true CN101646954B (zh) 2013-07-24

Family

ID=39830653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800101984A Expired - Fee Related CN101646954B (zh) 2007-03-29 2008-03-21 测试装置及电子器件

Country Status (7)

Country Link
US (1) US8299810B2 (zh)
JP (1) JP5186485B2 (zh)
KR (1) KR20090111324A (zh)
CN (1) CN101646954B (zh)
DE (1) DE112008000937T5 (zh)
TW (1) TWI378461B (zh)
WO (1) WO2008123156A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012013446A (ja) * 2010-06-29 2012-01-19 Advantest Corp ピンエレクトロニクス回路およびそれを用いた試験装置
JP2012185036A (ja) * 2011-03-04 2012-09-27 Advantest Corp 試験装置
WO2013060361A1 (en) * 2011-10-25 2013-05-02 Advantest (Singapore) Pte. Ltd. Automatic test equipment
KR101482940B1 (ko) * 2013-09-24 2015-01-14 주식회사 아이에이 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법
JP6478562B2 (ja) * 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
US10132860B2 (en) * 2016-10-28 2018-11-20 Nxp Usa, Inc. Systems and methods for testing package assemblies
KR102099355B1 (ko) * 2018-11-26 2020-04-10 현대오트론 주식회사 집적회로 진단 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182881A (zh) * 1996-10-03 1998-05-27 冲电气工业株式会社 集成电路
CN1599869A (zh) * 2001-12-04 2005-03-23 独立行政法人科学技术振兴机构 具有高速输入输出装置的半导体集成电路装置的试验方法及试验装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671817B2 (ja) * 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法
JP2001222897A (ja) 2000-02-04 2001-08-17 Advantest Corp 半導体試験装置
JP2002357642A (ja) * 2001-06-04 2002-12-13 Hitachi Ltd スキャン機能付きセル、半導体集積回路のテスト回路及びテスト方法
US6917215B2 (en) * 2002-08-30 2005-07-12 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and memory test method
JP3544203B2 (ja) * 2002-08-30 2004-07-21 沖電気工業株式会社 テスト回路、そのテスト回路を内蔵した半導体集積回路装置、及びそのテスト方法
US7034562B2 (en) * 2004-05-19 2006-04-25 Advantest Corporation Oscillation detecting apparatus and test apparatus
JP4871559B2 (ja) 2005-09-27 2012-02-08 コヴィディエン・アクチェンゲゼルシャフト 冷却ｒｆアブレーションニードル
US7546504B2 (en) * 2006-08-11 2009-06-09 International Business Machines Corporation System and method for advanced logic built-in self test with selection of scan channels
US7679391B2 (en) * 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182881A (zh) * 1996-10-03 1998-05-27 冲电气工业株式会社 集成电路
CN1599869A (zh) * 2001-12-04 2005-03-23 独立行政法人科学技术振兴机构 具有高速输入输出装置的半导体集成电路装置的试验方法及试验装置

Also Published As

Publication number Publication date
US8299810B2 (en) 2012-10-30
CN101646954A (zh) 2010-02-10
TW200901212A (en) 2009-01-01
KR20090111324A (ko) 2009-10-26
WO2008123156A1 (ja) 2008-10-16
JP5186485B2 (ja) 2013-04-17
TWI378461B (en) 2012-12-01
JPWO2008123156A1 (ja) 2010-07-15
US20100026329A1 (en) 2010-02-04
DE112008000937T5 (de) 2010-02-11

Similar Documents

Publication Publication Date Title
CN101646954B (zh) 测试装置及电子器件
US6996032B2 (en) BIST circuit for measuring path delay in an IC
KR100589084B1 (ko) 분산 동기화 및 제어를 가지는 모듈식 집적 회로 테스터
US5951705A (en) Integrated circuit tester having pattern generator controlled data bus
JPH04218785A (ja) Ｉｃ試験装置
KR100916762B1 (ko) 반도체 디바이스 테스트 시스템
US6128754A (en) Tester having event generation circuit for acquiring waveform by supplying strobe events for waveform acquisition rather than using strobe events specified by the test program
KR100736680B1 (ko) 반도체 소자 테스트 장치의 캘리브레이션 방법
JPH1010179A (ja) 遅延素子試験装置および試験機能を有する集積回路
US6253360B1 (en) Timing generator
JP5066076B2 (ja) 試験装置及びパフォーマンスボード
JPH04102082A (ja) Ｉｃテスタ
US6751566B2 (en) Sampling digitizer, method for sampling digitizing, and semiconductor integrated circuit test device with sampling digitizer
EP1015900A1 (en) Integrated circuit tester having multiple period generators
EP1653239B1 (en) Test apparatus with waveform formatter
JP2001281304A (ja) 半導体装置およびそのテスト方式
WO2005026758A1 (ja) 試験装置
US6064242A (en) I/O pin electronics circuit having a pair of drivers
KR102179063B1 (ko) 신호 라인 길이를 산정하는 SoC 테스트 장치
US6870384B1 (en) Test instrument with multiple analog modules
JPH1164454A (ja) 半導体試験装置用同時測定制御回路
US20030115519A1 (en) Parallel testing system for semiconductor memory devices
US8451030B2 (en) Output device and test apparatus
JP2004361111A (ja) 半導体試験装置および半導体集積回路の試験方法
JP2962552B2 (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130724

Termination date: 20140321