TWI378461B - Test apparatus and electronic device - Google Patents

Description

27650pin 修正日期101年7月2〇日 舄第97111564號中文說明書無劃線修正本 六、發明說明： 【發明所屬之技術領域】 本發暇制試裝置以及f子元件。本發 、是關於具備冑軸仙介面電路的好元件、以及 ^子元件進行測試_試裝置。本巾職與下述日本專^ 案有關。對於允許以文獻參照的方式併人的指定國， 〜照記載於下述申請針的内容而併人到本巾請案中 為本申請案的一部分。 1.曰本專利特願2007-089691申請曰2〇〇7年〇3 29日 卞w月 【先前技術】 作為對半導體電路等的元件進行測試的項目，考慮 、用，率與1子元件的實際動作速度相對應的測試信號^行 ’貝J忒。在此情形時，電子元件的測試裝置將頻率與電子元 件的實際動作速度相對應的測試圖案輸入至電子元件，並 t，該信號的頻率相對應的速度而檢測出電子元件的輪出 仏號的邏輯值圖案，再將該邏輯值圖案與期待值圖案進行 邏輯比較。 考慮以具備圖案產生器、時序產生器、波形成形器、 驅動斋（driver)、比較器（c〇mparator)以及邏輯比較器的 測試I置作為上述測試裝置（例如，參照專利文獻。圖 案產生器生成測試圖案應具有的邏輯值圖案。時序產生器 $成邏輯值圖案的時序資訊。波形成形器及驅動器根據邏 輯值圖案及時序資訊而生成輸人至電子元件的測試信號。 27650pifl 修正日期丨〇1年7月20曰 爲第97111564號中文說明書無劃線修正本 例如，時序產生器生成對測試圖案的位元率㈤ 進行規定㈣序信號。波形絲時_案 的邏輯值圖案，以該位元率而生成邏輯值變化的= 值相對應的電壓。圖案產生器可使:的各邊輯 „ 卞及王亞J便用例如運异法圖案產生 裔（a gomhrrnc pattern generator，ALpG )而 的邏輯值圖案的測試圖案。 X/、有任思 八電子元件的介面電路接收來自測試震置的測試錄。 ”面電路將職信號輸人至電子元件的㈣電路= 部電路的輸出錢輸出至賴裝置。 、、内 f試裳置的比較器檢測從介面電路 ㈤待值圖案疋否—致進行檢測。藉此， 冤子7〇件的介面電路及内部電路是否正常地動作。 [專利文獻1]日本專利特開2001-222897號公報 β 年來，電子元件的高速化發展顯著。在以實際動# 速動作的電子元件時，考慮使用高迷= 進；;測例如，在對GHZ鮮上實際動躺電子元件 丁 Μ甙時，使用在GHz頻帶上動作的圖案產生器。麸 等圖置於習知的測試裝置中的運算法圖案產生Ϊ 未座生為在GHz頻帶之類的高頻帶上動作。 ㈣考慮如下方案：準備多個随產生器，使各個 試圖荦^的輸出多元化（mUldpleX)，以此生成高頻的測 然而在此情形時，測試裝置的電路規模會增大。 27650pifl 修正日期101年7月20日 爲第97111564號中文說明書無劃線修正本 【發明内容】 因此’本發明的—個方面的目的在於提供—種解決上 = 及電子元件。該目的是藉由將申請專 1辄圍的獨立項中所記載的特徵加以組合而實現的。又， 依附項規定了本發明的更加有利的具體例。 詩為j解决上述問題’本發明的第1形態提供一種測試 、’ ί被測試it件進行測試，該被測試 ^的㈣電路與元件外部之間進行信號傳輸的外^介面 介面判定部。其^上过_制部以及 , 、 上述圖案產生部將用以測試外部介面 ==輸:至外部介面電路，上述介面控制部使 部介面雷㈣^ U顧騎，上述介面判定部根據外 ^面電路返回輸出的測試圖案，來狀外部介面電路的 路it!的第2的形態提供一種電子元件，包括内部電 具=輸入輪出接腳，並在元件外部二 :===部對將各個輸入輸出接‘内 次者/、他輸人輸出接腳的任—者進行切換。 者，上述發明的概要並未列舉出本發明所右 根據本發明，可利用 成^明。 被測試元件的外部介面電路。又，在對==動作的 測試時，佬外邱人二； 卜面電路進行 卜。面電路與内部電路等分開，故可與内邙 27650pifl 修正日期101年7月20日 爲第97111564號中文說明書無劃線修正丨 電路等的測朗時進行外部介面電路的職ϋ如使用 内置自測（selftest)電路來測試内部電路，藉此可 二外部介面電路及内部電路的測試，因而可縮短測試時 【實施方式】 Μ卜 只他形恶术說明本發明的一個方 面，但以下實施職_限定巾請糊範圍的發明，且 =形態中說明的特徵的所有組合並非限定為發明的解決手 段所必須。 圖1是表示本發明的—個實施形態的測試裝置⑽的 構成之-例的示意圖。本例中的測試裝置漏對 路等的被測試元件細進行測試。測試裝置觸將被測試 =件·的外部介面電路210與内部電路230分開進行測 ，猎此生成可測試外部介面電路21()的簡易的測試圖 案。又，内部電路23◦的測試是利用設置於被測試元件200 内部的内置自測電路240進行測試。藉此，測試裝置则 即使不生成具有複雜的邏輯值圖案的測試圖案，亦可 被職元件2GG。因此，可低成本地提供測試 被測試元件200具備：外部介面電路21〇、内部介面 ^路跡㈣電路跡内置自測（腹，祕&祕τ⑻ 1378461 27650pifl 修正日期101年7月20日 爲第97111564號中文說明書無劃線修正本 介面電路210中。 外部介面電路210設置於被測試元件200的内部介面 電路220與元件外部之間，進行信號傳輸。例如，外部介 面電路210將輸入輸出接腳202從外部接收到的信號經由 内部介面電路220而輸入至内部電路230。又，外部介面 電路210經由内部介面電路220而接收内部電路230的輪 出信號，並從輸入輸出接腳202輸出到外部。 内部電路230例如是根據所輸入的信號而動作的數位 電路、類比電路、或者混合存在上述電路的電路。内部電 路230將從内部介面電路220輸入的信號所對應的信號輪 出至内部介面電路220。又，内部電路230亦可具有儲存 從内部介面電路220輸入的資料信號的記憶體電路。在此

If形時，内部電路230根據讀出命令，將所儲存的資料輸 出至内部介面電路220。 内部介面電路220在外部介面電路21〇及内部電兵 230。之間進行信號傳輸。例如，當内部電路23G具有記七 體單元時，内部介面電路22〇從外部介面電路21〇接收言 入資料的命令、欲寫人的資料、以及欲寫人的位址，並弟 該資料寫入到内部電路230的相應位址。又，内部介 路2—20從外部介面電路21〇接收讀出資料的命令以及欲驾 出貧料的位址，並讀出記憶於内部電路23 的資料」縣織㈣出至外部介面電路21(^應位址中 ㈣面電路220在將多個輸入輸出接腳202與内部 之間相連接的各個傳輸線路上分別具有正反器 8 1378461 27650pif| 修正日期1〇丨年7月2〇日 爲第97111564號中文說明書無 料在傳輸翁上傳輸的錢的邏輯 知描路徑與掃描接腳204連接著。 連接 =置自测電路⑽測試内部電路23q。例如，自 = 贿接腳2G6提供的控制信號來測試 置自測電路240生成具有預定的邏輯值 ^的測式信號，並將此測試信號供給至内部電路23〇。 值圖案電ΪΓ輸出的信號的邏輯 路咖的良否雜圖案進饤崎，以此來判定内部電 電路置自測電路將蚊的邏輯值儲存於内部 輯值。此時5己Ξ體單元’並讀出該記憶體單元所儲存的邏 的邏輯值:否2自：電路240根據寫入的邏輯值與讀出 疋否致，來判定内部電路230的良否。又，肉 =:240將内部電路23°的良否判定結果經由B二 接腳206而通知給外部。 能。:i白2自測電路240的功能並非限定於上述功 、立測電路240是通常使用的所謂BIST電路。 力。250經由電源接腳208而從外部接收電源電 內邱入25〇將该電源電力分配給外部介面電路210、 ί路220、内部電路230以及内置自測電路240。 14〇、播置ω〇具備：介面測試部110、BIST測試部 财田測試部130、電源測試部15〇、電源供給部16〇 9 1378461 27650pifl 修正日期101年7月20曰 爲第97111564號中文說明書無劃線修正本 以及結果處理部no。介面測試部110對外部介面電路210 進行測試。 例如’介面測試部110將具有規定的邏輯值圖案的測 試圖案輸入至輸入輸出接腳。又，介面測試部11〇使該測 試圖案返回輸出至外部介面電路210，並接收從輸入輸出 接腳202返回輸出的測試圖案。介面測試部11 〇根據接收 到的測試圖案的邏輯值圖案與規定的期待值圖案是否一 致，來判定外部介面電路210的良否。 而且，介面測試部110可生成頻率與被測試元件2〇〇 的實際動作頻率大致相同的測試圖案。例如，介面測試部 110可生成具有GHz頻帶的頻率的測試圖案。根據以上所 述，介面測試部110生成高頻率的測試圖案，故較佳為可 進行南速動作。 此處’介面測試部110不測試内部電路23〇，故亦可 不生成具有多種邏輯值圖案的測試圖案。例如 成下述的魏機輯pseud(mndQmpattenJ， 機圖案Γ測試圖案。在此情形時，介面測試 邛110例如可從生成任意圖案的運算 頻率的測試圖案。因此，可對以更高 j生益生“ 件勘的外部介面電路210進行^速度動作的被測試元 再者，在對外部介面電路210進行測 介面測試部1H)使外部介面電路2 八二;’ 之間的連接分開。借由該處理，可與外電路220 測試同時進行内部介面電路220或者内面電路別的 及考内部電路230的測試。 1378461 2765〇ρίΠ 爲第97111564號中文說明書 修正曰期10丨年7月20日 純測成部no將規定的邏輯 於内部介面電路220的掃描路徑 反=輸入至連接 掃描測試。例如’掃描路徑的兩端^;令，=此進行 204，掃描測試部130根據從其中的=個知描接腳 規定的邏輯侧咖-‘==== 圖案，來判铸祕㈣以。㈣綱輸㈣避輯值 BIST測試部140經由咖接腳2 電路’藉此對内部電路23G進行測^内= ==對内部電路230進行測試的控制信號供給J 置自測電路240。内置自測電路24〇根據該控制信號，對 内部電路230進行預定的測定或測試，並將測定結果或者 測試結果通知給BIST測試部14〇。 電源供給部160對被測試元件2〇〇供給電源電力。例 如，電源供給部160可對被測試元件2〇〇供給固定電壓的 電源電力，且亦可供給固定電流的電源電力。 電源測試部150根據供給至被測試元件2〇〇的電源電 力的變動，來判定被測試元件2〇〇的良否。例如，電源測 試部150可根據内置自測電路24〇使内部電路23〇動作的 狀態下的電源電力的變動，來判定被測試元件2〇〇的良 否。又，當電源供給部16〇供給固定電壓的電源電力時， 電源測試部150檢測電源電力的電流變動。又，當電源供 給部160供給固定電流的電源電力時，電源測試部15〇檢 測電源電力的電壓變動。而且，電源測試部15〇亦可檢測 内部電路230處於靜止狀態時的電源電力的變動。 1378461 27650pifl 爲第97111564號中文說明書無劃線修正本 修正曰期1〇1年7月2〇日 結果處理部17〇根據介面測試 130、BIST測試部14〇以及電源。、&描測試部 來判定被測試元件_良否片定Γ’ 未檢測出介面測試部110、掃描測 田。理。P 170 140、以及電源測試部15〇中的任、」。130、BIST測試部

:t =良品。又’當測試|置:二 斌部110、掃描測試部13〇、BI 丁；丨® N 試部15。中的任意—個或者複數個的;：〇 :=: =1=部n〇、掃描測試部 二，的測試部的判定 如上所說明，根據本例的測試 測試高速動作的被測試元件20。的外二=本地 可將=電路蝴測試與其他又’ 上所述，3=1=的動作之-例的示意圖。如 剌η同時進砂_試項目。例如， 可將介面測試(IF測試)與⑽T測試等其 試同時=且可將電源測試（DC測試）與BIST測 彳2例如圖2所不，測試裝置⑽可依次進 行電源測試及介職（IF戦），並且在進 触料行以戰項目時相比， 圖3是表示介面測試部110及外部介面電路210的構 12 1378461 27650pifl 修正日期101年7月20日 爲第97111564號中文說明書無劃線修正本 成之-例的禾意圖。外部介面電路训具有多個輸入輸出 接腳202、控制接腳209、多個緩衝記憶體⑽如㈣町） 212以及切換部214。多個緩衝記憶體212是與多個輸入輸 ^接腳202 -對-地對應設置，並設置於對應的輸入輸出 接腳202與内部介面電路220之間。 各個缓衝記憶體212可儲存從對應的輸入輸出接聊 202輸入的資料’並將該#料輪出至内部介面電路22〇 ,且 可儲存從内部介面電路22〇輸入的資料，並將該資料輪出 至對應的輸人輸出接腳202。又，外部介面電路21〇亦可 具有緩衝器（buffer)以取代緩衝記憶體212,該緩衝 在輸入輸出接腳202與内部介面電路22〇之間傳 的波形進行整形。 切換部214設置在輸入輸出接腳2〇2與内部電路2孙 之間。本例的切換部214設置在緩衝記憶體212血内 面電路220之間。切換部214在將各個輸入輸出接腳2〇2 連接於内部電路23〇或者連接於其他輸入輸出接腳2〇 間進行切換。 例如，當切換部214從外部的測試裴置1〇〇接收到 外部介面電路210進行測試的通知（例如切換控制信號） 時，可將下述接腳在被測試元件2〇〇的内部相連接，亦 從測試裝置1 〇〇欲接收測試圖案的輸入輸出接腳2〇2_i盘 將測試圖案欲返回輸出至測試裝置⑽的輸人輸出接腳 202-2。又’切換部214在被測試元件2〇〇實際動作時可 將各個輸入輸出接腳202連接於内部電路230。 13 27650pifl 修正日期101年7月20日 爲第97111564號中文說明書無劃線修正本 本例的切換部214在將各個輸入輸出接腳2〇2所對應 的緩衝記憶體212連接於内部介面電路22〇、或者經由^ ，緩衝3己憶體212而連接於其他輸入輸出接腳2〇2之間進 行刀換切換部214可與多個輸入輸出接腳2〇2 一對—地 對應具有多個開關（switch) 216。 各個開關216在將對應的緩衝記憶體212連接於 面電路220或者連接於其他緩衝記憶體212之間進行切 Ϊ二=換部214亦可設置在輸入輸出接腳逝與緩衝 ^㈣之間。在此情形時’各個開關216在將對應的 接腳202連接於緩衝記憶體212或者連接於其他 輸入輸出接腳202之間進行切換。 =面^試部11〇具有介面控制部112以及輸入輸出電 輸入輸出電路12〇具有圖案產生部114、時序產生 。戸Π6以及介面判定部us。 外部介面電路210進行測試時，介面控制部112 j控制接腳209而對切換部214進行控制，使在外部介 内部介面電路22〇之間傳輸信號的連接路徑 1"面控制部112使下述接腳在被測試元件耀 輪人&屮目接接亦即’從圖案產生部114輸入測試圖案的 2G2_1與將測試圖案欲返回輸出的輸入輸出 」面控制部112可將對切換部214進行控制 刀、控制㈣經由控制接腳209而供給至切換部叫。 :，介面控制部112對切換部214的各個開關216 進仃控制’以使多個輪人輸出接腳加中的半數的輸入輸 1378461 27650pifl 修正日期1〇1年7月2〇日 爲第97111564號中文說明書無劃線修正本 出接腳202-1與另外半數的輸入輸出接腳202-2經由開關 216而一對一地連接。又，介面控制部112亦可對切換邱 214進行控制，以使與輸入輸出接腳202-1相對應的緩衝 記憶體212 _所儲存的資料從輸入輸出接腳2〇2 2輸出。 圖案產生部114將對外部介面電路21〇進行測試的測 試圖案輸入至各個輸入輸出接腳202-1。介面控制部112 以上述方式來控制切換部214 ’藉此，外部介面電路21〇 使所輸入的測試圖案返回，並從各個輸入輸出接腳2〇2_2 輪出。亦即，介面控制部112使從測試裝置1〇〇輸入至外 部介面電路210中的測試圖案回送（1〇〇pback)至測試裝 圖案產生部114可生成能夠經簡易的處理而生成的測 試圖案，例如偽隨機圖案的測試圖案、或者在固定週期具 有脈波（pulse)的測試圖案等。藉此，圖案產生部HA可 生成高頻率的測試圖案。因此，可對高速動作的被測試元 件200的外部介面電路210進行測試。 介面判定部118根據外部介面電路2丨〇從輸入 腳勝2返回輸出關案，來狀外部介面電路21〇 ，良否。例如，介面判定部118可根據所提供的時序作號 來檢測外部介面電路21〇輸出的信號的邏輯值，並且^ 據所檢測出的邏輯值圖案與預定的期待值圖案是否一致， 來判定外部介面電路210的良否。 時序產生部116將時序信號分別供給至圖案產生 及介面判定部118。例如，時序產生部ιΐ6將對測試圖 15 1378461 27650pifl 修正日期101年7月2〇曰 爲第97111564號中文說明書無劃線修正本 案的邏輯值變化的時序進行規定的時序信號供給至時序產 生部116。而且，時序產生部116將外部介面電路21〇輪 出的信號的各資料位元的時間方向上的開口的大致中央= 位的時序信號’供給至介面判定部118。 又，時序產生部116亦可對供給至圖案產生部114的 時序信號施加抖動（jitter)。在此情形時，由於對圖案產生 施加抖動，故可進行外部介面電路 奸時序產生部116可使施加至時序信號的抖動的 的二2來：二118對於所施加的抖動 與期待電 路210的抖動承受力。 到疋外邛；丨面電 出的面判定部118亦可測定外部介面電路210輪 =;τ同相位的多個時 =來it值的變化進行檢測的時序信號= 試裝置100根據供輸出的抖動的振幅。測 加的抖動振幅與介面判定部二的時序信號上所施 來計算外部介面電路210的抖動的抖動振幅之比，

又，圖案產生邙n4^ (jitter gain) 〇 的測試_。測試裝°^生成邏輯仙定為Η或者L 、置可根據輪入至外部介面電路21〇 1378461 27650pifl 修正曰期101年7月20曰 爲第97111564號中文說明書無劃線修正本 的信號的信號位準與外部介面電路210輪出的信號的信號 位準，來計算外部介面電路21〇的信號位準的損失^。 又，圖3中表示出相對於多個輸入輪出接腳2〇2共通 的輸入輸出電路12〇，介面測試部uo可與多個輸入ς 接腳202 -對-地對應具有多個輸入輸出電路⑽。^此 情形時，欲輸入測試圖案的輸入輸出接腳2〇2_ 輸入輸出電路120的圖案產生部114將測試圖宰輸入2對 ;==广又，與返回輸心^ 輸出接7 2必2相對應的輸人輸出電路120的介面判定 部輸入輸出接腳2〇2-2輪出的信號。 γ入“ ί路輪人輸出接腳202對應設置的多個 ：?成之一例的示意圖。再者，於圖4 輸出電路12。小:及與:::出:腳脈1相對應的輸入 輸出電路120-2 ’介面測；二〇 相對應的輸入 2犯對應具有多個輸 夕個輸入輸出接腳 入輸出接腳202-2對靡電 〇-1 ’並且可與多個輸 又，本例的輪輸入輸出電路跡 中說明的輸人輸”路 糾及12G_2除了具有圖3 122、比較器124以及門 的構成以外’還具有驅動器 生部114輸出的測試圖"126。驅動器形成與圖案產 出接腳202。例如對驅^目對應的信號，並供給至輸入輸 值為Η時欲輸出的電壓與1丨―22供給表示測試圖案的邏輯 輸出的電壓，並輪出與不測試圖案的邏輯值為L時欲 /、’、’’案的邏輯值圖案相對應的電 1378461 27650pifl 修正日期101年7月20曰 爲第97111564號中文說明書無劃線修正本 壓波形。 比較益124接收輸入輸出接腳2〇2輸出的信號，並將 接收到的4號的彳§號位準與預定的參照位準進行比較，且 將所得的比較結果供給至介面判定部。例如，當接收 到的彳§號的位準大於參照位準時，比較器124輸出邏輯值 Η，當接收到的信號的位準在參照位準以下時，比較器124 輸出邏輯值L。介面判定部118根據時序產生部116所供 給的時序信號而取得從比較器124接收到的比較結果，藉 此取得輸入輸出接腳202輸出的信號的邏輯值圖案，並與 期待值圖案進行比較。 開關126對比較器124的輸入端是否連接於輸入輸出 接腳202進行切換。本例的開關ι26設置在連接驅動器122 及輸入輸出接腳202的配線與比較器124的輸入端之間， 並且對比較器124的輸入端是否連接於該配線進行切換。 當輸入輸出電路120連接於欲輸入測試圖案的輸入輸 出接腳202-1時，開關126使比較器124與輸入輸出接腳 202-1分開’使驅動器122輸出的信號供給至輸入輸出接 腳202-1。又，當輸入輸出電路12〇連接於欲返回輸出測 試圖案的輸入輸出接腳202-2時，開關126將比較器124 連接於輸入輸出接腳202-2,以使輸入輸出接腳202-2輸出 的信號供給至比較器124。 本例中’輸入輸出電路12〇-1的開關126使比較器124 與輸入輸出接腳202-1分開。又，輸入輸出電路120-1的 圖案產生部114輸出測試圖案。 1564號中文說明書無劃線修正本 修正日期101年7月20日 輸入輸出電路120-2的開關126使比較器124連接於 輸入輸出接腳202-2。輸入輸出電路120-2的驅動器122 不輸出測試圖案，比較器124測定從輸入輸出接腳2〇2 2 返回輸出的測試圖案。 圖5是表示圖案產生部114及介面判定部118的構成 之一例的示意圖。其中，圖5 (a)是表示圖案產生部114 的構成之一例的示思圖，圖5 (b)是表示介面判定部ns 的構成之一例的示意圖。 圖案產生部114具有移位暫存器（8砸register) 128 以及加法部132，該圖案產生部114生成偽隨機圖案，並 將該偽隨機圖案作為測試圖案。移位暫存器128具有串聯 連接的多個暫存器（register)。各個暫存器被分支供給時 序產生部U6所生成的時序信號。各個暫存器根據所供給 的時序信號而取人並儲存前段的暫存器輪出的邏輯值，再 輪出上述所儲存的邏輯值。 法部132將多個暫存器輸出的邏輯值相加，並將該 二二的暫存$中。本例的加法部132是將最終 出的邏輯值與其前段的暫存器輸出的邏輯值 132 φ/雜果輸人到贼的暫存器巾。此處，加法部 圖案法運算可以是麵輯和的處理。根據該構成， 始值與哪上32將各個暫存器儲存的初 隨機圖案 的邏輯值相加，而生成相應的偽 再者，至少一個暫存器中儲存邏輯值Η作為初始值， I37846l 27650pifl 修正曰期1〇1年7月20日 97111564號中文說明書無劃線修 ，至少-個暫存器#儲存邏輯值L作為初始值。又，加法 =132可將二個以上㈣存^輸出的邏 至初段的暫存器中。 、弭和鞠入 •茱屋生部114更具有初始設定部，根 的偽隨機圖料設定儲存在各轉存財的初始值。又， =案產生部1U還具有選擇部，根據欲生成 而對各個暫存器的輪出是否輸入至加法部132進;;=案 2，圖案產生部m更具有段數控制部，根據欲生成的偽 思機圖案而控鄉位暫存ϋ 128的段數。例如，段數於制 部藉由選擇將哪—個暫存器的輸出輸人至驅動H 122Γ來 调整移位暫存器128的段數。在輯科，較料，加法 部132上並不連接著在較連接於驅動器122的暫 段上所設置的暫存器。 ° & 根據該構成’圖案產生部114可藉由簡易的構成而生 成複數種偽隨機圖案。又，因為無需複雜的運算，所以圖 案產生部114可生成高頻率的測試圖案。 面 介面判定部118判定圖案產生部114已輸出的測試圖 案與外部介面電路210欲返回輸出的邏輯值圖案是否一 致。本例中的介面判定部118判定比較器124所檢測出的 邏輯值圖案與圖案產生部114所生成的偽隨機圖 致。 〃 圖案產生部114生成的測試圖案是根據移位暫存器 128及加法部132的構成以及移位暫存器128的各個暫存 器所儲存的初始值而決定。本例的介面判定部U8包括與 /M61 27650pifl 修正日期10丨年7月20日 mm 971U564 2 Η4所具有的移位暫存器128以及加法部132 5試圖目:爯的電路藉此’使圖案產生部Μ所生成的 二1二'、，並且與比較S 124所檢測的邏輯值圖案進 仃比較。 及‘;ί =部118具有移位暫存11 134、加法部136、以 13δ。移位暫存器】34及加法部136與圖案 產生。Ρ 114的移位暫存$、+ 亦即，移位暫存哭及加法部132的構成相同。 暫存器。但是，移。位暫存暫存器128相同段數的 入有比較写124⑽Ϊ存 赠的暫存器中依次輸 :季乂益124所輸出的邏輯值。又，在移 暫存有與提供給移位暫存器128的各個 11 、、& S號具有相同週期的時脈信號。 加法部136與移位暫存器134中的暫存ϋ連接荖 该暫存器與在移位暫存 ㈣$連接考’ 〇 ^I132 =未被輸入至移位暫存器 被輸入至一致檢測部138中。 。中而疋 人至 1。邮致㈣部 在將比較器124輪出的邏輯值依 二中，以使移位暫存器134的各個暫“=暫存器 值破全部清除時，加法部136輸出的邏輯:表 21 1378461 27650pifl 爲第97111564號中文說明書無劃線修正本 修正曰期101年7月20臼 輪入至移位暫存器134中的邏輯值。亦即，在移位暫存器 134的各個暫存器所儲存的初始值被全部清除之後，若已 輪入至移位暫存器134中的邏輯值圖案與圖案產生部114 所生成的偽隨機圖案一致，則加法部136輸出的邏輯值與 圖案產生部114生成的偽隨機圖案中的下一個邏輯值一 致。 因此，可藉由將輸入至移位暫存器134中的邏輯值與 加法部136輸出的邏輯值進行比較，來判定外部介面電^ γο是否在正常地動作。亦即，可判定外部介面電路21〇 是否返回輸出與所輸入的測試圖案相同的邏輯值圖案。 —根據上述構成，在將偽隨機圖案用作測試圖案時，可 :易生成期待值圖案。又，因為使用與圖案產生部ιΐ4相 同的構成而生成期待值圖案，所以能夠以與圖案產生部 114同等的動作速度來生成期待值圖案。又，由於輸入至 + 4暫存器134中的邏輯值與加法部136輸出的邏輯值同 ν，故可不考慮外部介面電路210的傳輸延遲量等因辛而 將邏輯值瞧進行比較。 ^ 八例如，在將圖案產生部114輸出的測試圖案分支輸入 至w面判定部118，並將該測試圖案用作期待值圖案時， 根據外部介面電路210等的傳輸延遲量而使期待值圖案的 =位移位，以此來比較邏輯值圖案。相對於此，本例中的 介:判定部118是根據既已輸入的邏輯值圖案而生成下一 =欲輸入的邏輯值（期待值），因而可與輸入的邏輯值圖案 同步生成期待值圖案。因此，可不考慮傳輸延遲量等因素 22 1378461 27650pifl 爲第97111564號中3t說明書無劃^^# 修1E日期1G1年7月2〇日 而將邏輯值圖案與期待值圖案進行比較。 圖6是表示電源測試部15〇的構成之一 電源測試部150具有電源判定部152 =示意圖。 154。電力測定部154測定從電源供給部μ a力;則疋部 兀件扇的電源電力。電源供給部160與内=至被測試 測試同時向被測試元件200供給電源電力^電路230的 如上所述，:測定電源電塵，且亦可測定電\電1定部154 ，判定部152根據電力測定部154剛定出= 力來判定被測試元件200的良否。例如，雷^的電源電 根據電力測定部154測定出的電源電壓或者*、，疋部152 定範圍内衫變化，來判定被測試元件_ t電流在預 、將電源測試部150的上述測試與内部電路 或者^測朗時進行。又，亦可將電源測，測試 述測试與外部介面電路21〇的測試同時進行。 的上 如上所說明，根據測試裝置1〇〇，可利 置來測試高速動作的被測試元件的·人的裝 210 °又’當測試外部介面電路21〇日夺 路 210與内部雷敗a VBa , 之外。P介面電路 試同時與内部電路23g等的測 胡時進订外部介面電路21G的測試。例如，使用内署/ =路240來測試㈣電路23() ’藉此可同時進行外部介 間電路210及内部電路23〇的測試。因此，可縮短測試時 =是使用實施形態說明了本發明，但本發明的技術 巳圍並非限定於上述實施織中記载的範®。本領域技術 23 丄J/〇斗0丄 2765〇pifl 修正日期101年7月20日 爲第97111564號中文說鴨細線修正本 、、貝明確瞭解，可對上述實施形態施行多種變更或改良， 並且根據申請專利範圍的記載可明確瞭解，施行上述變更 或改良後的形態亦屬於本發明的技術範圍。 【圖式簡單說明】 圖1是表示本發明的一個實施形態的測試裝置1〇〇的 構成之一例的示意圖。 圖2是表示測試裝置1〇〇的動作之一例的示意圖。 圖3是表示介面測試部u〇以及外部介面電路210的 構成之一例的示意圖。 圖4是表示與多個輸入輸出接腳202對應設置的多個 輸入輸出電路120的構成之一例的示意圖。 圖5是表示圖案產生部114及介面判定部118的構成 之一例的示意圖。其中，圖5 (a)是表示圖案產生部114 的構成之一例的示意圖，圖5 (b)是表示介面判定部118 的構成之一例的示意圖。 圖6是表示電源測試部150的構成之一例的示意圖。 【主要元件符號說明】 :測試裝置 110 :介面測試部 112 :介面控制部 114 :圖案產生部 116 :時序產生部 118 :介面判定部 120、120-1、120-2 :輸入輸出電路 24 1378461 27650pifl 修正日期101年7月20曰 爲第97111564號中文說明書無劃線修正本 122 :驅動器 124 :比較器 126、216 :開關 128、134 :移位暫存器 130 :掃描測試部 132、136 :加法部 138 : —致檢測部 140 : BIST測試部 150 :電源測試部 152 :電源判定部 154 :電力測定部 160 :電源供給部 170 :結果處理部 200 :被測試元件 202、202-1、202-2 :輸入輸出接腳 204 :掃描接腳 206 : BIST 接腳 208 :電源接腳 209 :控制接腳 210 :外部介面電路 212 :緩衝記憶體 214 :切換部 220 :内部介面電路 230 :内部電路 25 1378461 27650pifl 爲第97111564號中文說明書無劃線修正本修正日期101年7月20日 240 :内置自測電路 250 :電源部 26

Claims (1)

1. /O-fOl 27650pjfi 修正日期101年7月20日 爲第97m564號中文說明書無 七、申請專利範圍： 1.種測。式裝置，經由輸入輸出接腳 =述輸入輸出接腳對上述被測試元 心上述参m元件位在上勒m裝置的外部且 = =被測=件内部的内部電路與上述被測試树外部之門 m的外部介面電 案輸部=:試上述外部介面電路的測試圖 圖案制部’使上述外部介面電路返回輸出上述測試 ”面判卩’根據上述外 測試圖案，來判定上述外部介面電路輸出的上迷 外部圍第1項所述之賴裝置，其中上述 電路進行測試時::!=接腳’在對上述外部介面 入上述測試圖】的上^ ^制。戸使從上述圖案產生部輸 =輸出的上述輪人輸 3·如申請專利範圍第i 述内置罐路，並對上 果處理。卩’在未檢測出上述畴電路及上述外部介 27 27650pifl 爲第97111564獅文翻魏劃線修正本 修正日期丨〇丨年7月2〇日 面電路尹的任-者為不良時，一 4·如申請專利範圍第3項所述之：元:為良品。 内置自測測試部是與上述外部介路 =裝置，射上述 述内部電路的測試。 電路的測試同時進行上 5.如申請專利範圍第4項所述 上述外部介面電路進行測試時，上述1 =置’其中在對 外部介面電路與上述_㈣ ^^控制部使在上述 開。 傳輪尨號的連接路徑分 6.如申請專利範圍第j項 電力與，部電路的 試元源ΐ力定從=電源供給部供給至上述制 電源判定部，根據上述 電力，來判定上述被測試元稍測定的上述電源 圖案1項所述之測試裝置，其中上述 述測試圖案，上述介面J 圖案作為上 的上述偽隨機圖案與上述外^路=生部已輸出 圖案是否一致。 卜。卩”面電路返回輸出的邏輯值 8·如申請專利範圍第2 部輪人至對應的上述輸入心接置在 28 1378461 27650pifl 修正日期101年7月20 爲第97111564號中文說明書無劃線修正# ==行：試時，上述介面控制部使輸入上述測試圖 接腳所對應的上述緩衝記憶財儲存的 :出經由魏回輸出上述測試圖案的上述輸人輸出接腳 外：面=:二項===:上述 部，者其他 換部?上述=二Γ控制部將切換控制信號輸入至上述切 、二制^號是在對上料部介面電路進行測 上述圖案產生部輪入上述測試圖案的上述‘A 相連接。n欲返回輸出上述测試圖案的上述輸入輸出接腳 ίο.一種電子元件，包括： 内部電路； 電子路，其具有多個輸入輸出接腳，並在上述 述内部電路之間進行信號傳輸； 述外部二=間=供以―在上述内部電路與上 夠試的通知時到欲對上述外部介面電路進行 且不包括上述内部ί路 ===介面電路 29 27650pifl 修正日期1〇丨年7月20曰 爲第97111564號中文說明書 輪出至上述測試裝置的上述輸人輸出接腳 c:在上述外部介面電路中相連接。 對上述内述之電子元件，更包括 電路《及上科^^^置自啦路，在對上述内部 .使上述外部介面電二=:進行測試時，上述切換部 十12.”請二第：:=。 述内部電路具有記憶所輪入物其中上 30 1378461 27650pifl 修正日期101年7月20日 爲第97111564號中文說明書無劃線修正本 四、 指定代表圖： (一) 本案指定代表圖為：圖1。 (二) 本代表圖之元件符號簡單說明： 100 :測試裝置 110 :介面測試部 130 :掃描測試部 140 : BIST測試部 150 :電源測試部 160 :電源供給部 170 :結果處理部 200 :被測試元件 202 :輸入輸出接腳 204 :掃描接腳 206 : BIST 接腳 208 :電源接腳 210 :外部介面電路 220 :内部介面電路 230 :内部電路 240 :内置自測電路 250 :電源部 五、 本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 無 3