TWI401451B

TWI401451B - Output device and test device

Info

Publication number: TWI401451B
Application number: TW099118425A
Authority: TW
Inventors: Hiroyuki Nagai
Original assignee: Advantest Corp
Priority date: 2009-06-30
Filing date: 2010-06-07
Publication date: 2013-07-11
Also published as: JP5232729B2; DE102010025708A1; JP2011013040A; TW201113538A; US20100327917A1; KR20110001888A; US8451030B2

Description

輸出裝置及試驗裝置

本發明係關於用以輸出信號之輸出裝置及用以試驗被試驗元件之試驗裝置。

試驗裝置，係將裝置本體與被試驗元件之間，藉由電感成分(L成分)和電容成分(C成分)較少的接近理想的傳送路徑加以連接。藉此，試驗裝置能使在傳送路徑中施加至信號上的雜訊變小。又，也知道一種試驗裝置，其將已施加雜訊之試驗信號，給予至被試驗元件。(專利文獻1、2)

專利文獻1：日本特開第2004-12225號公報

專利文獻2：日本特開第2004-309154號公報

然而，在元件的實際使用環境中，因為要在印刷電路板(PCB)等上所形成的傳送路徑上傳播信號，所以施加在傳送路徑上的雜訊，比試驗環境中的更大。因此，即使是藉由試驗裝置而被判斷為良品之元件，亦有在實際的使用環境中卻被判斷為不良之場合。

為了解決上述問題，在本發明的第一態樣中，提供一種輸出裝置及試驗裝置，該輸出裝置具備：主要驅動器，其輸出已被輸入的輸入信號所對應之輸出信號；雜訊用驅動器，其輸出含有雜訊波形之雜訊信號；以及合成部，其輸出將前述輸出信號和前述雜訊信號加以合成後的合成信號。進而，前述雜訊用驅動器，係在沒有被施加致能信號之場合，將輸出端作成高阻抗，而在有被施加致能信號之場合，則對應於被給予的控制信號的變化，來改變所輸出的雜訊信號的電壓位準。該輸出裝置更具備控制部，該控制部控制前述控制信號的變化時序和前述致能信號的切換時序，並使前述雜訊用驅動器，輸出含有雜訊波形之雜訊信號，該雜訊波形，係前述輸出信號在預定的傳送路徑上傳播的場合中所產生的雜訊波形。

另外，上述的發明概要，並非將本發明的必要特徵全部列舉者，又，這些特徵群的子組合，也能作為發明。

以下，雖然透過發明的實施形態來說明本發明，但是以下實施形態並非用以限定關於發明的申請專利範圍，又並非所有的在實施形態中說明的特徵的組合都是發明所必要的解決手段。

第1圖係表示關於本實施形態的輸出裝置10的構成。關於本實施形態的輸出裝置10，係輸出合成信號，該合成信號，係將已被輸入的輸入信號所對應的輸出信號與含有雜訊波形的雜訊信號，加以合成而得到。

輸出裝置10，作為一例，係用作試驗裝置內的信號輸出部。此場合，輸出裝置10，係將合成信號作為試驗信號而加以輸出，該合成信號，係將已被給予的試驗圖案所對應的輸出信號與含有雜訊波形的雜訊信號，加以合成而得到。又，此場合，雜訊波形，也能是雜訊所對應的波形，該雜訊，係使試驗圖案所對應的輸出信號，通過在實際使用被試驗元件之環境下的傳送路徑之場合中所產生的雜訊。另外，針對試驗裝置所適用的構成的一例，而在後述的第9圖中，說明輸出裝置10。

輸出裝置10，係具備：主要驅動器22、雜訊用驅動器24、第一輸出電阻26-1、第二輸出電阻26-2、第一信號線28-1、第二信號線28-2、合成部30、及控制部32。。

主要驅動器22，係被給予用以表示邏輯值之輸入信號，並將被給予的輸入信號所對應的輸出信號加以輸出。作為一例，主要驅動器22，在被給予用以表示低邏輯(L邏輯)之輸入信號的場合，將對應於L邏輯的電壓位準之輸出信號加以輸出。又，作為一例，主要驅動器22，在被給予用以表示高邏輯(H邏輯)之輸入信號的場合，則輸出對應於H邏輯的電壓位準之輸出信號。

雜訊用驅動器24，係對應於控制部32的控制，而輸出含有雜訊波形之雜訊信號。具體來說，雜訊用驅動器24，係輸出含有雜訊波形之雜訊信號，該雜訊波形，係對應於由控制部32所給予的控制信號和致能信號(enable signal) 之雜訊波形。

雜訊用驅動器24，在沒有被施加致能信號之場合，將輸出端作成高阻抗。又，雜訊用驅動器24，在有被施加致能信號之場合，則對應於被給予的控制信號的變化，來改變所輸出的雜訊信號的電壓位準。

亦即，雜訊用驅動器24，在有被施加致能信號且被給予從L邏輯變化至H邏輯之控制信號的場合，則使雜訊信號的電壓位準，從對應於L邏輯之電壓位準變化至對應於H邏輯之電壓位準。又，雜訊用驅動器24，在有被施加致能信號且被給予從H邏輯變化至L邏輯之控制信號的場合，則使雜訊信號的電壓位準，從對應於H邏輯之電壓位準變化至對應於L邏輯之電壓位準。

第一輸出電阻26-1，其一端係連接至主要驅動器22的輸出端。第一信號線28-1，其一端係連接至第一輸出電阻26-1中的沒有連接至主要驅動器22之另一端。第一信號線28-1的沒有連接至第一輸出電阻26-1之另一端，係連接至合成部30。這樣串聯連接的第一輸出電阻26-1和第一信號線28-1，係能將由主要驅動器22所輸出的輸出信號，朝向合成部30進行傳播。

第二輸出電阻26-2，其一端係連接至雜訊用驅動器24的輸出端。第二信號線28-2，其一端係連接至第二輸出電阻26-2中的沒有連接至雜訊用驅動器24之另一端。第二信號線28-2的沒有連接至第二輸出電阻26-2之另一端，係連接至合成部30。這樣串聯連接的第二輸出電阻26-2和第二信號線28-2，係能將由雜訊用驅動器24所輸出的雜訊信號，朝向合成部30進行傳播。

合成部30，係接收由主要驅動器22所輸出的輸出信號和由雜訊用驅動器24所輸出的雜訊信號，並生成將輸出信號與雜訊信號加以合成後的合成信號。合成部30，作為一例，係輸出將輸出信號與雜訊信號加以合計而成的合成信號。然後，合成部30，係將由輸出信號與雜訊信號合成而成的合成信號，從輸出端子12輸出。

合成部30，作為一例，也能是將用以傳播來自主要驅動器22的輸出信號之信號線與用以傳播來自雜訊用驅動器24的雜訊信號之信號線，加以結線而合成一條信號線之構成。又，合成部30，作為一例，也能是將用以傳播來自主要驅動器22的輸出信號之信號線與用以傳播來自雜訊用驅動器24的雜訊信號之信號線，經由個別的電阻而連接之構成。此場合，合成部30，作為一例，係以從輸出端子12側來看之時的電阻值會成為終端電阻值(例如，50Ω、75Ω等)之方式，來設定各個電阻值。

又，合成部30，也能是不經由輸出電阻26和信號線28，而直接從主要驅動器22和雜訊用驅動器24接收輸出信號和雜訊信號之構成。此場合，輸出裝置10，係在合成部30的輸出端與輸出裝置10的輸出端子12之間，具備串聯連接的輸出電阻26和信號線28。

控制部32，係對應於主要驅動器22所被給予的輸入信號的邏輯值的變化時序，來控制給予至雜訊用驅動器24的控制信號的邏輯值的變化時序和致能信號的施加/非施加的切換時序。而且，控制部32，係從雜訊用驅動器24，輸出含有雜訊波形之雜訊信號。

控制部32，作為一例，係使雜訊用驅動器24，輸出含有雜訊波形之雜訊信號，該雜訊波形，係對應於使從主要驅動器22輸出的輸出信號，通過在實際使用被試驗元件之環境下的傳送路徑之場合中所產生的雜訊。控制部32，作為一例，係以產生雜訊波形之方式，針對控制信號的變化時序和致能信號的切換時序進行控制，該雜訊波形係對應於測定或模擬這樣的雜訊而得的結果。

第2圖係表示在本實施形態的輸出裝置10中所生成的各個信號的一例。主要驅動器22，如第2(A)圖所示，係接收邏輯值在已被指定的時序進行變化之輸入信號。

主要驅動器22，如第2(B)圖所示，係在被給予由L邏輯變化至H邏輯的波形之輸入信號的場合，將輸出信號，由L邏輯所對應的電壓位準，變化至H邏輯所對應的電壓位準。又，主要驅動器22，如第2(B)圖所示，係在被給予由H邏輯變化至L邏輯的波形之輸入信號的場合，將輸出信號，由H邏輯所對應的電壓位準，變化至L邏輯所對應的電壓位準。

控制部32，如第2(C)圖所示，係在相對於輸入信號的變化時序是延遲了或前進了預先設定的時間量之時序，而在預先設定的方向，輸出其邏輯是變化的控制信號。控制部32，如第2(D)圖所示，在相對於輸入信號的變化時序是延遲了或前進了預先設定的時間量之時序，將致能信號切換成預先設定的狀態。

雜訊用驅動器24，如第2(E)圖所示，係輸出含有雜訊波形之雜訊信號，該雜訊波形，係對應於控制信號的變化時序和變化方向、以及致能信號的切換時序和切換方向。雜訊用驅動器24，作為一例，係以對應於控制信號的變化時序和變化方向、以及致能信號的切換時序和切換方向之關係的方式，來產生峰值位準是變化的三角波狀的雜訊波形。

合成部30，如第2(F)圖所示，係輸出將例如第2(B)圖的輸出信號與例如第2(E)圖的雜訊信號加以合計而成的合成信號。另外，如第(E)圖所示的雜訊信號的縱軸方向(位準方向)的範圍，係放大而記載。

第3圖係在將從L邏輯變化至H邏輯之控制信號給予至雜訊用驅動器24，且將致能信號從施加狀態(致能狀態)切換成非施加狀態(高阻抗狀態)之場合，用以表示控制信號的變化時序與致能信號的切換時序之每個時間差的雜訊波形的一例。例如，控制部32，如第3(A)圖所示，係將從L邏輯變化至H邏輯之控制信號給予至雜訊用驅動器24。

在此場合，如第3(B)圖所示，控制部32，係在從控制信號的變化開始時序(t11)經過微小時間之後的時序(t12)(時刻t12係至少要在控制信號到達H邏輯位準之前)，將致能信號，從施加狀態切換成非施加狀態。藉此，雜訊用驅動器24，如第3(C)圖所示，係能輸出含有三角波的雜訊波形之雜訊信號，該三角波的雜訊波形，係從時刻t11至時刻t12為止是增加位準，且從時刻t12至到達L邏輯位準為止是減少位準。

又，如第3(D)圖所示，控制部32，係在從控制信號的變化開始時序(t11)而在時刻t12之後的時序(t13)(時刻t13係至少要在控制信號到達H邏輯位準之前)，將致能信號，從施加狀態切換成非施加狀態。藉此，雜訊用驅動器24，如第3(E)圖所示，係能輸出含有三角波的雜訊波形之雜訊信號，該三角波的雜訊波形，係從時刻t11至時刻t13為止是增加位準，且從時刻t13至到達L邏輯的位準為止是減少位準。此場合，雜訊用驅動器24，係產生峰值位準比第3(C)圖的場合更大之三角波。

又，如第3(F)圖所示，控制部32，係在控制信號到達H邏輯位準之時序(t14)，將致能信號，從施加狀態切換成非施加狀態。藉此，雜訊用驅動器24，如第3(G)圖所示，係能輸出含有三角波的雜訊波形之雜訊信號，該三角波的雜訊波形，係從時刻t11至到達時刻t14為止是增加位準，且從時刻t14至到達L邏輯位準為止是減少位準。

第4圖係在將從H邏輯變化至L邏輯之控制信號給予至雜訊用驅動器24，且將致能信號從非施加狀態(高阻抗狀態)切換成施加狀態(致能狀態)之場合，用以表示控制信號的變化時序與致能信號的切換時序之每個時間差的雜訊波形的一例。例如，控制部32，如第4(A)圖所示，係將從H邏輯變化至L邏輯之控制信號給予至雜訊用驅動器24。

在此場合，如第4(B)圖所示，控制部32，係在比控制信號的變化結束時序(t30)稍微提前的時序(t29)，將致能信號，從非施加狀態切換成施加狀態。藉此，雜訊用驅動器24，如第4(C)圖所示，係能輸出含有三角波的雜訊波形之雜訊信號，該三角波的雜訊波形，係從時刻t29至時刻t29與時刻30的中間時刻為止是增加位準，且從該中間時刻至到達L邏輯位準為止是減少位準。

又，如第4(D)圖所示，控制部32，係在控制信號的變化結束時序(t30)之前的比時刻t29更前的時序(t28)，將致能信號，從非施加狀態切換成施加狀態。藉此，雜訊用驅動器24，如第4(E)圖所示，係能輸出含有三角波的雜訊波形之雜訊信號，該三角波的雜訊波形，係從時刻t28至時刻t28與時刻t30的中間時刻為止是增加位準，且從該中間時刻至到達L邏輯位準為止是減少位準。此場合，雜訊用驅動器24，係產生峰值位準比第4(C)圖的場合更大之三角波。

又，如第4(F)圖所示，控制部32，係在時序(t27)，該時序(t27)是在從控制信號的變化結束時序(t30)，提前2倍的從控制信號的H邏輯位準到達L邏輯位準的變化期間而成之時序(至少是比時刻t28更早的時刻)，將致能信號，從非施加狀態切換成施加狀態。藉此，雜訊用驅動器24，如第4(G)圖所示，係能輸出含有三角波的雜訊波形之雜訊信號，該三角波的雜訊波形，係從時刻t27至到達H邏輯位準為止是增加位準，且到達H邏輯位準之後至到達L邏輯位準為止是減少位準。

以上的控制部32，係針對控制信號的變化時序和變化方向、以及致能信號的切換時序和切換方向，加以控制，而能控制由雜訊用驅動器24所產生的雜訊波形。控制部32，作為一例，係針對控制信號的變化時序和變化方向、以及致能信號的切換時序和切換方向，加以控制，而能控制三角波狀的雜訊波形的峰值位準。

第5圖係表示通過被試驗元件的實際使用環境的傳送路徑後之矩形波形的輸出信號的一例。第6圖係表示將含有振鈴雜訊(ringing noise)所對應的雜訊波形和不匹配反射(mismatching reflection)所對應的雜訊波形之雜訊信號、以及輸出信號，加以合成後的合成信號的一例。

如第5圖所示，作為在傳送路徑上所產生的雜訊，例如有振鈴雜訊。振鈴雜訊，係由於傳送路徑中的電感成分(L成分)及電容成分(C成分)而產生。控制部32，作為一例，係使雜訊用驅動器24，輸出含有雜訊波形之雜訊信號，該雜訊波形，係對應於由主要驅動器22所輸出的輸出信號在預定的傳送路徑上進行傳播之場合中所產生的振鈴雜訊。

控制部32，作為一例，係在從輸入信號的變化時序延遲了預先設定的時間量之時序，產生峰值位準已預先設定的三角波的雜訊波形。藉此，控制部32，能將對應於振鈴雜訊之雜訊信號，合成至輸出信號。另外，控制部32，作為一例，也能基於使主要驅動器22所輸出的輸出信號在實際使用環境下的傳送路徑上進行傳播之場合中所產生的振鈴雜訊的實測或模擬的結果，來設定與輸入信號的變化時序相對的雜訊的產生時機和峰值位準。

又，如第5圖所示，作為在傳送路徑中所產生的雜訊，例如有不匹配反射(由於不匹配而產生的反射)。該不匹配反射，係由於在傳送路徑中的連接器等上傳播信號而產生。控制部32，作為一例，係使雜訊用驅動器24，輸出含有雜訊波形之雜訊信號，該雜訊波形，係對應於輸出信號在預定的傳送路徑上進行傳播之場合中所產生的不匹配反射。

控制部32，作為一例，係在從輸入信號的脈衝的產生時序延遲了預先設定的時間量之時序，產生峰值位準已預先設定的三角波的雜訊波形。藉此，控制部32，能將對應於不匹配反射之雜訊信號，合成至輸出信號。另外，控制部32，作為一例，也能基於由主要驅動器22所輸出的輸出信號在實際使用環境下的傳送路徑上進行傳播之場合中所產生的不匹配反射的實測或模擬的結果，來設定與輸入信號的產生時序相對的雜訊的產生時機和峰值位準。

又，作為在傳送路徑中所產生的雜訊，例如有串擾。該串擾，係由於從鄰近的傳送路徑上漏洩出來的信號而產生。控制部32，作為一例，係使雜訊用驅動器24，輸出含有雜訊波形之雜訊信號，該雜訊波形，係對應於輸出信號在預定的傳送路徑上進行傳播之場合中所產生的串擾。

控制部32，作為一例，係在從應該於鄰近的傳送路徑上進行傳送的輸入信號的脈衝產生時序延遲了預設的時間之時序，產生峰值位準已預先設定的三角波。藉此，控制部32，能將對應於串擾之雜訊信號，合成至輸出信號。

如上述，如依照關於本實施形態之輸出裝置10，則能對於輸出信號，來合成雜訊波形，該輸出信號，係對應於輸入信號之輸出信號。進而，如依照關於本實施形態之輸出裝置10，則能藉由致能信號來控制雜訊用驅動器24並生成所指定的雜訊波形，因此能生成比由被給予至主要驅動器22之輸入信號的邏輯圖案所實現的最小時間幅度的波形，具有更短的時間幅度之雜訊波形。

第7圖係表示關於本實施形態的變化例之輸出裝置10的構成。本變化例之輸出裝置10，因為其採用的構成和機能，係與已參照第1圖至第6圖來進行說明的關於本實施形態之輸出裝置10大約相同，所以對與關於本實施形態之輸出裝置10所具備的部件大約相同的構成和機能之部件，標上同樣的符號，並省略除了以下的相異點以外的說明。

關於變化例之輸出裝置10，更具備校正部42、表格儲存部44、及電源部46。校正部42，係針對控制信號的變化時序與致能信號的切換時序之每個組合，測定藉由雜訊用驅動器24所產生的雜訊波形(例如，三角波狀的雜訊波形的峰值位準和延遲時間)。

表格儲存部44，係針對每個雜訊波形(例如，三角波狀的雜訊波形的峰值位準和延遲時間)，記憶用以產生該波形之控制信號的變化時序和致能信號的切換時序。表格儲存部44，作為一例，也能記憶由校正部42所測定的測定結果。

電源部46，係將電源電壓給予至雜訊用驅動器24。控制部32，係控制由電源部46所產生的電源電壓，以改變從雜訊用驅動器24輸出的雜訊信號的電壓。

控制部32，係接收用以表示輸出信號在預定的傳送路徑(例如，被試驗元件的實際使用環境的傳送路徑)上進行傳播之場合中所產生的雜訊波形之波形資料。控制部32，作為一例，係接收在預定的傳送路徑上所產生的雜訊波形的實測或模擬的波形資料。

控制部32，係對應從外部接收的波形資料，而特定雜訊波形。控制部32，作為一例，係對應從外部接收的波形資料，而特定三角波形的雜訊波形的峰值位準、及從輸出信號的變化點直至峰值為止的延遲量。

控制部32，係從表格儲存部44，選擇用以產生已特定的雜訊波形之控制信號的變化時序和致能信號的切換時序。而且，主要驅動器22，係基於給予至主要驅動器22之輸入信號的邏輯值的變化時序和變化方向、以及已選擇的變化時序和切換時序，來生成控制信號和致能信號。這樣，控制部32，係能從雜訊用驅動器24，輸出在預定的傳送路徑上產生的雜訊波形。

又，控制部32，也能對應於由主要驅動器22所輸出的輸出信號在預定的傳送路徑上進行傳播之場合中所產生的雜訊波形的位準，而改變由雜訊用驅動器24所輸出的雜訊信號的電壓位準。這樣，控制部32，也能從雜訊用驅動器24，輸出在預定的傳送路徑上產生的雜訊波形。

又，輸出裝置10，也能是一種構成，其具備複數個雜訊用驅動器24。藉此，輸出裝置10，係能將複數個雜訊用驅動器24所產生的複數個雜訊波形加以合成，因而能產生更複雜的雜訊波形。

又，輸出裝置10，也能是一種構成，其具備各自產生不同的雜訊波形之複數個雜訊用驅動器24。控制部32，作為一例，也能具備用以產生峰值在正側的三角波之雜訊用驅動器24、及用以產生峰值在負側的三角波之雜訊用驅動器24。藉此，輸出裝置10，例如，係能將相應於輸入信號的變化方向之不同極性的雜訊波形，合成至輸出信號中。

又，控制部32，也能是一種構造，其將電容器等連接至輸入端。藉此，控制部32，係能將雜訊用驅動器24所產生的波形更加以微分或積分等之後的波形，作為雜訊波形而產生。

第8圖係表示關於變化例之輸出裝置10中所生成的各個信號的一例。輸出裝置10，作為一例，也能具備第一雜訊用驅動器24和第二雜訊用驅動器24。

第一雜訊用驅動器24，係如第8圖的(A)至(C)所示，在致能信號為非施加狀態且已被給予L邏輯的控制信號之場合，則輸出負的電壓(例如，-0.5V)的雜訊信號。又，第一雜訊用驅動器24，在已被給予H邏輯的控制信號之場合，則輸出0以上的電壓(例如，2V)的雜訊信號。

而且，控制部32，在控制信號為H邏輯之期間，係將給予至第一雜訊用驅動器24之致能信號，設為施加狀態。藉此，第一雜訊用驅動器24，係能輸出矩形波的雜訊信號，該矩形波，係能交互切換負的電壓(例如，-0.5V)和0以上的電壓(例如，2V)之矩形波。

第二雜訊用驅動器24，係如第8圖的(D)至(F)所示，在致能信號為非施加狀態且已被給予L邏輯的控制信號之場合，輸出負的電壓(例如，-0.5V)的雜訊信號。又，第二雜訊用驅動器24，在已被給予H邏輯的控制信號之場合，則輸出0以上的電壓(例如，0V)的雜訊信號。

而且，控制部32，在控制信號為H邏輯之期間，係將給予至第二雜訊用驅動器24之致能信號，設為施加狀態。藉此，第二雜訊用驅動器24，係能輸出矩形波的雜訊信號，該矩形波，係能交互切換負的電壓(例如，-0.5V)及正的電壓(例如，0V)之矩形波。

此處，控制部32，對於第一雜訊用驅動器24和第二雜訊用驅動器24，係給予互相的相位是錯開180°的相位(即，反轉)的控制信號。藉此，關於本變化例之輸出裝置10，如第8圖的(G)所示，係能在控制信號的切換時序，生成雜訊信號，該雜訊信號係合成具有峰值在負側的三角波而成之雜訊波形。

第9圖係表示關於本實施形態之試驗裝置100的構成及被試驗元件(DUT)200。試驗裝置100，係具備已參照第1圖至第8圖來進行說明的輸出裝置10所具備的部件。針對與輸出裝置10內所具備的部件具有大約相同的構成及機能之部件，係在第9圖中標上相同的符號，並省略相異點之外的說明。

試驗裝置100，係用以試驗被試驗元件也就是DUT200。試驗裝置100，係具備本體部102、及效能板104。本體部102，係將信號供給至DUT200，並從DUT200取得信號。

效能板104，係承載DUT200。效能板104，係經由信號線28而與本體部102相連接。

本體部102，係具有：圖案產生器110、時序產生器112、第一波形產生部114-1、第二波形產生部114-2、主要驅動器22、雜訊用驅動器24、第一輸出電阻26-1、第二輸出電阻26-2、位準比較器118、比較部120、及判定部122。

圖案產生器110，係產生邏輯圖案，該邏輯圖案，係指定從該本體部102產生的信號的波形和產生時序。進而，圖案產生器110，係產生期待圖案，該期待圖案，係指定該本體部102要輸入信號的期待值和取得信號之取得時序。圖案產生器110，係將邏輯圖案，供給至第一波形產生部114-1和第二波形產生部114-2。又，圖案產生器110，係將期待圖案的期待值，供給至判定部122，並將期待圖案的取得時序，供給至比較部120。

時序產生器112，係產生時序信號，該時序信號，係用以指定該本體部102要輸出信號之時序。又，時序產生器112，係產生選通信號，該選通信號，係用以指定該本體部102要輸入信號的值之時序。時序產生器112，係將時序信號，供給至第一波形產生部114-1和第二波形產生部114-2，並將選通信號，供給至比較部120。

第一波形產生部114-1和第二波形產生部114-2，係以對應於圖案產生器110所指定的產生時序之延遲量的份量，來延遲已被給予的時序信號。第一波形產生部114-1，係在已延遲的時序信號的時序，產生由圖案產生器110所指定的波形的輸入信號。第一波形產生部114-1，係將已產生的輸入信號，供給至主要驅動器22。

第二波形產生部114-2，係在已延遲的時序信號的時序，產生由圖案產生器110所指定的波形的控制信號。第二波形產生部114-2，係將已產生的控制信號和致能信號，供給至雜訊用驅動器24。

主要驅動器22，係將對應於由第一波形產生部114-1所給予的輸入信號之電壓位準的輸出信號，經由第一輸出電阻26-1和第一信號線28-1，供給至效能板104。雜訊用驅動器24，係將具有對應於由第二波形產生部114-2所給予的控制信號和致能信號而成形的雜訊波形之雜訊信號，經由第二輸出電阻26-2和第二信號線28-2，供給至效能板104。

位準比較器，係經由第三信號線28-3，而自DUT200的對應端子來輸入信號，並生成邏輯信號，其表示對應於已輸入的信號的電壓位準之邏輯值。然後，位準比較器118，係將已生成的邏輯信號，給予至比較部120。

比較部120，係將由時序產生器112所供給的選通信號，以對應於由圖案產生器110所指定的取得時序之延遲量的份量，加以延遲。然後，比較部120，係在已延遲的選通信號的時序，取得由位準比較器118所輸出的邏輯信號的邏輯值。比較部120，係將已取得的邏輯值，供給至判定部122。

判定部122，係比較藉由比較部120所取得的邏輯值，是否與藉由圖案產生器110所指定的期待值一致。比較部120，係將比較結果，供給至外部的控制裝置。又，判定部122，也能將比較結果，寫入記憶體等。

又，在本實施形態中，效能板104，係具有合成部30。合成部30，係將由主要驅動器22所輸出的輸出信號和由雜訊用驅動器24所輸出的雜訊信號，加以合計並生成合成信號。然後，合成部30，係將合成信號，作為試驗信號並供給至DUT200的預定的端子。

在這樣的試驗裝置100中，主要驅動器22、雜訊用驅動器24、第一輸出電阻26-1、第二輸出電阻26-2、第一信號線28-1、第二信號線28-2、及合成部30，係作為輸出裝置10所具備的構成要素而發揮機能。又，第二波形產生部114-2，係作為輸出裝置10所具備的控制部32而發揮機能。這樣的試驗裝置試驗裝置100，係能將合成指定的雜訊波形而成的試驗信號，供給至DUT200。

以上，雖然使用實施形態來說明本發明，但是本發明的技術範圍並不受限於上述實施形態所記載的範圍。業者係明白能將各種變更或改良施加至上述實施形態中。從申請專利範圍的記載能明白，施加有這樣的變更或改良之形態也能包含在本發明的技術範圍中。

在申請專利範圍、說明書、及圖式中所示的裝置、系統、程式、以及方法中的動作、程序、步驟、及階段等各個處理的實行順序，只要不特別明示「更前」、「以前」等，或沒有將前面處理的輸出用在後面處理，則應該留意係能以任意順序加以實現。關於在申請專利範圍、說明書、及圖式中的動作流程，即使在方便上係使用「首先」、「接著」等來進行說明，但是並不意味必須以這個順序來實施。

10．．．輸出裝置

12．．．輸出端子

22．．．主要驅動器

24．．．雜訊用驅動器

26．．．輸出電阻

28．．．信號線

30．．．合成部

32．．．控制部

42．．．校正部

44．．．表格儲存部

46．．．電源部

100．．．試驗裝置

102．．．本體部

104．．．效能板

110．．．圖案產生器

112．．．時序產生器

114．．．波形產生部

118．．．位準比較器

120．．．比較部

122．．．判定部

200．．．被試驗元件(DUT)

第1圖係表示關於本實施形態的試驗裝置10的構成。

第2圖係表示關於本實施形態的試驗裝置10中所生成的各個信號的一例。

第3圖係在本實施形態中，於將從L邏輯變化至H邏輯之控制信號給予至雜訊用驅動器24，且將致能信號從施加狀態切換成非施加狀態之場合，用以表示控制信號的變化時序與致能信號的切換時序之每個時間差的雜訊波形的一例。

第4圖係在本實施形態中，於將從H邏輯變化至L邏輯之控制信號給予至雜訊用驅動器24，且將致能信號從非施加狀態切換成施加狀態之場合，用以表示控制信號的變化時序與致能信號的切換時序之每個時間差的雜訊波形的一例。

第5圖係表示通過被試驗元件的實際使用環境的傳送路徑後之矩形波形的輸出信號的一例。

第6圖係表示將含有振鈴雜訊所對應的雜訊波形和不匹配反射所對應的雜訊波形之雜訊信號、以及輸出信號，加以合成後的合成信號的一例。

第7圖係表示關於本實施形態的變化例的輸出裝置10的構成。

第8圖係表示在關於變化例的輸出裝置10中所生成的各個信號的一例。

第9圖係表示關於本實施形態之試驗裝置100的構成及被試驗元件(DUT)200。

10．．．輸出裝置

12．．．輸出端子

22．．．主要驅動器

24．．．雜訊用驅動器

26-1．．．輸出電阻

26-2．．．輸出電阻

28-1．．．信號線

28-2．．．信號線

30．．．合成部

32．．．控制部

Claims

一種輸出裝置，其具備：主要驅動器，其輸出已被輸入的輸入信號所對應之輸出信號；雜訊用驅動器，其輸出含有雜訊波形之雜訊信號；合成部，其輸出將前述輸出信號和前述雜訊信號加以合成後的合成信號；以及控制部，係接收用以表示前述輸出信號在預定的傳送路徑上進行傳播的場合中所產生的雜訊波形之波形資料，並對應已接收的前述波形資料，而特定前述雜訊波形。
如申請專利範圍第1項所述之輸出裝置，其中：前述雜訊用驅動器，係在沒有被施加致能信號之場合，將輸出端作成高阻抗，而在有被施加致能信號之場合，則對應於被給予的控制信號的變化，來改變所輸出的前述雜訊信號的電壓位準；該控制部，控制前述控制信號的變化時序和前述致能信號的切換時序，並使前述雜訊用驅動器，輸出含有雜訊波形之雜訊信號，該雜訊波形，係前述輸出信號在預定的傳送路徑上傳播的場合中所產生的雜訊波形。
如申請專利範圍第2項所述之輸出裝置，其中：前述控制部，係使前述雜訊用驅動器，輸出含有雜訊波形之前述雜訊信號，該雜訊波形，係前述輸出信號在預定的傳送路徑上傳播的場合中所產生的對應於振鈴雜訊之雜訊波形。
如申請專利範圍第2項所述之輸出裝置，其中：前述控制部，係使前述雜訊用驅動器，輸出含有雜訊波形之前述雜訊信號，該雜訊波形，係前述輸出信號在預定的傳送路徑上傳播的場合中所產生的對應於不匹配反射之雜訊波形。
如申請專利範圍第2項所述之輸出裝置，其中：前述控制部，係對應於前述輸出信號在預定的傳送路徑上進行傳播的場合中所產生的雜訊的位準，而改變由前述雜訊用驅動器所輸出的前述雜訊信號的電壓位準。
一種試驗裝置，係用以試驗被試驗元件之試驗裝置，其具備：如申請專利範圍第1至5項中的任一項所述之輸出裝置，用以將試驗信號供給至前述被試驗元件。
一種輸出裝置，其具備：主要驅動器，其輸出已被輸入的輸入信號所對應之輸出信號；雜訊用驅動器，其輸出含有雜訊波形之雜訊信號；合成部，其輸出將前述輸出信號和前述雜訊信號加以合成後的合成信號；表格儲存部，其針對每個前述雜訊波形，記憶用以使該雜訊波形產生之前述控制信號的變化時序和前述致能信號的切換時序；以及控制部，係對應於從外部所特定的雜訊波形，而由前述表格儲存部，來選擇前述變化時序和前述切換時序，並生成已選擇的前述變化時序和前述切換時序所對應之前述控制信號和前述致能信號。
一種試驗裝置，係用以試驗被試驗元件之試驗裝置，其具備：如申請專利範圍第7項所述之輸出裝置，用以將試驗信號供給至前述被試驗元件。