JP5232729B2 - 出力装置および試験装置 - Google Patents

出力装置および試験装置 Download PDF

Info

Publication number
JP5232729B2
JP5232729B2 JP2009156183A JP2009156183A JP5232729B2 JP 5232729 B2 JP5232729 B2 JP 5232729B2 JP 2009156183 A JP2009156183 A JP 2009156183A JP 2009156183 A JP2009156183 A JP 2009156183A JP 5232729 B2 JP5232729 B2 JP 5232729B2
Authority
JP
Japan
Prior art keywords
noise
signal
output
driver
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009156183A
Other languages
English (en)
Other versions
JP2011013040A (ja
Inventor
弘幸 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2009156183A priority Critical patent/JP5232729B2/ja
Priority to TW099118425A priority patent/TWI401451B/zh
Priority to US12/796,584 priority patent/US8451030B2/en
Priority to KR1020100054350A priority patent/KR20110001888A/ko
Priority to DE102010025708A priority patent/DE102010025708A1/de
Publication of JP2011013040A publication Critical patent/JP2011013040A/ja
Application granted granted Critical
Publication of JP5232729B2 publication Critical patent/JP5232729B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、信号を出力する出力装置および被試験デバイスを試験する試験装置に関する。
試験装置は、装置本体と被試験デバイスとの間を、L成分およびC成分の少ない理想的に近い伝送路により接続する。これにより、試験装置は、伝送路において信号に加わるノイズを小さくすることができる。また、ノイズを印加した試験信号を被試験デバイスに与える試験装置も知られている(特許文献1、2)。
特開2004−12225号公報 特開2004−309153号公報
ところで、デバイスの実際の使用環境では、プリント基板等に形成された伝送路に信号を伝播させるので、伝送路において信号に加わるノイズが試験環境より大きい。従って、試験装置により良品と判断されたデバイスであっても、実際の使用環境において使用すると不良と判断される場合があった。
上記課題を解決するために、本発明の第1の態様においては、与えられた入力信号に応じた出力信号を出力するメインドライバと、ノイズ波形を含むノイズ信号を出力するノイズ用ドライバであって、イネーブル信号が印加されていない場合、出力端をハイインピーダンスとし、イネーブル信号が印加されている場合、与えられる制御信号の変化に応じて出力する前記ノイズ信号の電圧レベルを変化させるノイズ用ドライバと、前記制御信号の変化タイミングおよび前記イネーブル信号の切替タイミングを制御して、前記出力信号が所定の伝送路を伝播した場合において発生するノイズ波形を含む前記ノイズ信号を前記ノイズ用ドライバから出力させる制御部と、前記出力信号および前記ノイズ信号を合成した合成信号を出力する合成部と、を備える出力装置、および、試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る出力装置10の構成を示す。 本実施形態に係る出力装置10において生成される各信号の一例を示す。 本実施形態において、L論理からH論理へ変化する制御信号をノイズ用ドライバ24に与え、且つ、イネーブル信号を印加状態から非印加状態に切り替える場合における、制御信号の変化タイミングとイネーブル信号の切替タイミングとの時間差毎のノイズ波形の一例を示す。 本実施形態において、H論理からL論理へ変化する制御信号をノイズ用ドライバ24に与え、且つ、イネーブル信号を非印加状態から印加状態に切り替える場合における、制御信号の変化タイミングとイネーブル信号の切替タイミングとの時間差毎のノイズ波形の一例を示す。 被試験デバイスの実使用環境の伝送路を通過した矩形波形の出力信号の一例を示す。 リンギングノイズに応じたノイズ波形および不整合反射に応じたノイズ波形を含むノイズ信号と、出力信号とを合成した合成信号の一例を示す。 本実施形態の変形例に係る出力装置10の構成を示す。 変形例に係る出力装置10において生成される各信号の一例を示す。 本実施形態に係る試験装置100の構成をDUT200とともに示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る出力装置10の構成を示す。本実施形態に係る出力装置10は、与えられた入力信号に応じた出力信号とノイズ波形を含むノイズ信号とを合成した合成信号を出力する。
出力装置10は、一例として、試験装置内の信号出力部として用いられる。この場合、出力装置10は、与えられた試験パターンに応じた出力信号と、ノイズ波形を含むノイズ信号とを合成した合成信号を、試験信号として出力する。また、この場合、ノイズ波形は、被試験デバイスが実際に使用される環境の伝送路に、試験パターンに応じた出力信号を通過させた場合に発生するノイズに応じた波形であってよい。なお、出力装置10を、試験装置に適用した構成の一例については、後述の図9において説明する。
出力装置10は、メインドライバ22と、ノイズ用ドライバ24と、第1の出力抵抗26−1と、第2の出力抵抗26−2と、第1の信号線28−1と、第2の信号線28−2と、合成部30と、制御部32とを備える。
メインドライバ22は、論理値を表す入力信号が与えられ、与えられた入力信号に応じた出力信号を出力する。メインドライバ22は、一例として、L論理を表す入力信号が与えられた場合には、L論理に対応する電圧レベルの出力信号を出力する。また、メインドライバ22は、一例として、H論理を表す制御信号が与えられた場合には、H論理に対応する電圧レベルの出力信号を出力する。
ノイズ用ドライバ24は、制御部32による制御に応じて、ノイズ波形を含むノイズ信号を出力する。具体的には、ノイズ用ドライバ24は、制御部32から与えられた制御信号およびイネーブル信号に応じたノイズ波形を含むノイズ信号を出力する。
ノイズ用ドライバ24は、イネーブル信号が印加されていない場合、出力端をハイインピーダンスとする。また、ノイズ用ドライバ24は、イネーブル信号が印加されている場合、与えられる制御信号の変化に応じて、出力するノイズ信号の電圧レベルを変化させる。
即ち、ノイズ用ドライバ24は、イネーブル信号が印加され且つL論理からH論理へ変化する制御信号が与えられた場合には、出力信号の電圧レベルを、L論理に対応する電圧レベルからH論理に対応する電圧レベルに変化させる。また、ノイズ用ドライバ24は、イネーブル信号が印加され且つH論理からL論理へ変化する制御信号が与えられた場合には、出力信号の電圧レベルを、H論理に対応する電圧レベルからL論理に対応する電圧レベルに変化させる。
第1の出力抵抗26−1は、一端が、メインドライバ22の出力端に接続される。第1の信号線28−1は、一端が、第1の出力抵抗26−1におけるメインドライバ22が接続されていない他端に接続される。第1の信号線28−1は、第1の出力抵抗26−1が接続されていない他端が、合成部30に接続される。このように直列に接続された第1の出力抵抗26−1および第1の信号線28−1は、メインドライバ22から出力された出力信号を合成部30へと伝播することができる。
第2の出力抵抗26−2は、一端が、ノイズ用ドライバ24の出力端に接続される。第2の信号線28−2は、一端が、第2の出力抵抗26−2におけるノイズ用ドライバ24が接続されていない他端に接続される。第2の信号線28−2は、第2の出力抵抗26−2が接続されていない他端が、合成部30に接続される。このように直列に接続された第2の出力抵抗26−2および第2の信号線28−2は、ノイズ用ドライバ24から出力されたノイズ信号を合成部30へと伝播することができる。
合成部30は、メインドライバ22から出力された出力信号およびノイズ用ドライバ24から出力されたノイズ信号を受け取り、出力信号とノイズ信号とを合成した合成信号を生成する。合成部30は、一例として、出力信号とノイズ信号とを加算した合成信号を出力する。そして、合成部30は、出力信号およびノイズ信号を合成した合成信号を出力端子12から出力する。
合成部30は、一例として、メインドライバ22からの出力信号を伝播する信号線と、ノイズ用ドライバ24からのノイズ信号を伝播する信号線とを結線して1本の信号線に合成する構成であってよい。また、合成部30は、一例として、メインドライバ22からの出力信号を伝播する信号線と、ノイズ用ドライバ24からのノイズ信号を伝播する信号線とを、それぞれ抵抗を介して接続する構成であってもよい。この場合、合成部30は、一例として、出力端子12側から見たときの抵抗値が終端抵抗値(例えば、50Ω、75Ω等)となるように各抵抗値が設定される。
また、合成部30は、出力信号およびノイズ信号を、メインドライバ22およびノイズ用ドライバ24から出力抵抗26および信号線28を介さずに直接受け取る構成であってもよい。この場合、出力装置10は、合成部30の出力端と、当該出力装置10の出力端子12との間に、直列接続された出力抵抗26および信号線28を備える。
制御部32は、メインドライバ22に与えられる入力信号の論理値の変化タイミングに応じて、ノイズ用ドライバ24に与える制御信号の論理値の変化タイミング、および、イネーブル信号の印加/非印加の切替タイミングを制御する。そして、制御部32はノイズ波形を含むノイズ信号をノイズ用ドライバ24から出力させる。
制御部32は、一例として、被試験デバイスが実際に使用される環境の伝送路に、メインドライバ22から出力される出力信号を通過させた場合に発生するノイズに応じたノイズ波形を含むノイズ信号を、制御部32から出力させる。制御部32は、一例として、このようなノイズを測定またはシミュレーションした結果に応じたノイズ波形を発生させるように、制御信号の変化タイミングおよびイネーブル信号の切替タイミングを制御する。
図2は、本実施形態に係る出力装置10において生成される各信号の一例を示す。メインドライバ22は、図2(A)に示されるような、指定されたタイミングで論理値が変化する入力信号を受け取る。
メインドライバ22は、例えば図2(B)に示されるように、L論理からH論理へ変化する波形の入力信号が与えられた場合には、出力信号を、L論理に対応する電圧レベルからH論理に対応する電圧レベルに変化させる。また、メインドライバ22は、例えば図2(B)に示されるように、H論理からL論理へ変化する波形の入力信号が与えられた場合には、出力信号を、H論理に対応する電圧レベルからL論理に対応する電圧レベルに変化させる。
制御部32は、例えば図2(C)に示されるように、入力信号の変化タイミングに対して予め設定された時間分遅延または進んだタイミングにおいて、予め設定された方向に論理が変化する制御信号を出力する。制御部32は、例えば図2(D)に示されるように、入力信号の変化タイミングに対して予め設定された時間分遅延または進んだタイミングにおいて、イネーブル信号を予め設定された状態に切替させる。
ノイズ用ドライバ24は、例えば図2(E)に示されるような、制御信号の変化タイミングおよび変化方向、並びに、イネーブル信号の切替タイミングおよび切替方向に応じたノイズ波形を含むノイズ信号を出力する。ノイズ用ドライバ24は、一例として、制御信号の変化タイミングおよび変化方向、並びに、イネーブル信号の切替タイミングおよび切替方向の関係に応じてピークレベルが変化する三角波状のノイズ波形を発生する。
合成部30は、図2(F)に示されるように、例えば図2(B)の出力信号と、例えば図2(E)のノイズ信号とを加算した合成信号を出力する。なお、図2(E)に示されるノイズ信号の縦方向(レベル方向)のレンジは拡大して記載している。
図3は、L論理からH論理へ変化する制御信号をノイズ用ドライバ24に与え、且つ、イネーブル信号を印加状態(イネーブル状態)から非印加状態(ハイインピーダンス状態)に切り替える場合における、制御信号の変化タイミングとイネーブル信号の切替タイミングとの時間差毎のノイズ波形の一例を示す。例えば、制御部32は、図3(A)に示されるように、L論理からH論理へ変化する制御信号をノイズ用ドライバ24に与える。
この場合において、図3(B)に示されるように、制御部32は、制御信号の変化開始タイミング(t11)から微小時間経過した後のタイミング(t12)において(時刻t12は少なくともノイズ信号がH論理レベルに達するより前)、イネーブル信号を印加状態から非印加状態に切り替える。これにより、ノイズ用ドライバ24は、図3(C)に示されるように、時刻t11から時刻t12までレベルが増加し、時刻t12からL論理レベルに達するまでレベルが減少する三角波のノイズ波形を含むノイズ信号を出力することができる。
また、図3(D)に示されるように、制御部32は、制御信号の変化開始タイミング(t11)から時刻t12より後のタイミング(t13)において(時刻t13は少なくともノイズ信号がH論理レベルに達するより前)、イネーブル信号を印加状態から非印加状態に切り替える。これにより、ノイズ用ドライバ24は、図3(E)に示されるように、時刻t11から時刻t13までレベルが増加し、時刻t13からL論理レベルに達するまでレベルが減少する三角波のノイズ波形を含むノイズ信号を出力することができる。この場合、ノイズ用ドライバ24は、ピークレベルが図3(C)の場合より大きい三角波を発生する。
また、図3(F)に示されるように、制御部32は、ノイズ信号がH論理レベルに達するタイミング(t14)において、イネーブル信号を印加状態から非印加状態に切り替える。これにより、ノイズ用ドライバ24は、図3(G)に示されるように、時刻t11からH論理レベルに達するまでレベルが増加し、時刻t14からL論理レベルまでレベルが減少する三角波のノイズ波形を含むノイズ信号を出力することができる。
図4は、H論理からL論理へ変化する制御信号をノイズ用ドライバ24に与え、且つ、イネーブル信号を非印加状態(ハイインピーダンス状態)から印加状態(イネーブル状態)に切り替える場合における、制御信号の変化タイミングとイネーブル信号の切替タイミングとの時間差毎のノイズ波形の一例を示す。例えば、制御部32は、図4(A)に示されるように、H論理からL論理へ変化する制御信号をノイズ用ドライバ24に与える。
この場合において、図4(B)に示されるように、制御部32は、制御信号の変化終了タイミング(t30)から微小時間前のタイミング(t29)において、イネーブル信号を非印加状態から印加状態に切り替える。これにより、ノイズ用ドライバ24は、図4(C)に示されるように、時刻t29から、時刻t29と時刻t30との中間時刻までレベルが増加し、当該中間時刻からL論理レベルに達するまでレベルが減少する三角波のノイズ波形を含むノイズ信号を出力することができる。
また、図4(D)に示されるように、制御部32は、制御信号の変化終了タイミング(t30)から時刻t29より前のタイミング(t28)において、イネーブル信号を非印加状態から印加状態に切り替える。これにより、ノイズ用ドライバ24は、図4(E)に示されるように、時刻t28から、時刻t28と時刻t30との中間時刻までレベルが増加し、当該中間時刻からL論理レベルに達するまでレベルが減少する三角波のノイズ波形を含むノイズ信号を出力することができる。この場合、ノイズ用ドライバ24は、ピークレベルが図4(C)の場合より大きい三角波を発生させることができる。
また、図4(F)に示されるように、制御部32は、制御信号の変化終了タイミング(t30)から、制御信号のH論理レベルからL論理レベルへの変化期間の2倍の時間前のタイミング(t27)において(少なくとも時刻t28よりも前のタイミング)、イネーブル信号を非印加状態から印加状態に切り替える。これにより、ノイズ用ドライバ24は、図4(G)に示されるように、時刻t27からH論理レベルに達するまでレベルが増加し、H論理レベルに達した後にL論理レベルまでレベルが減少する三角波のノイズ波形を含むノイズ信号を出力することができる。
以上のように制御部32は、制御信号の変化タイミングおよび変化方向、並びに、イネーブル信号の切替タイミングおよび切替方向を制御して、ノイズ用ドライバ24から発生されるノイズ波形を制御することができる。制御部32は、一例として、制御信号の変化タイミングおよび変化方向、並びに、イネーブル信号の切替タイミングおよび切替方向を制御して、三角波状のノイズ波形のピークレベルを制御することができる。
図5は、被試験デバイスの実使用環境の伝送路を通過した矩形波形の出力信号の一例を示す。図6は、リンギングノイズに応じたノイズ波形および不整合反射に応じたノイズ波形を含むノイズ信号と、出力信号とを合成した合成信号の一例を示す。
図5に示されるように、伝送路において発生するノイズとして、例えば、リンギングノイズがある。リンギングノイズは、伝送路中のL成分およびC成分により発生される。制御部32は、一例として、メインドライバ22から出力される出力信号が所定の伝送路を伝播した場合に発生するリンギングノイズに応じたノイズ波形を含むノイズ信号を、ノイズ用ドライバ24から出力させる。
制御部32は、一例として、入力信号の変化タイミングから予め設定された時間分遅延したタイミングにおいて、予め設定されたピークレベルの三角波のノイズ波形を発生させる。これにより、制御部32は、リンギングノイズに応じたノイズ波形を出力信号に合成することができる。なお、制御部32は、一例として、実際に使用される環境の伝送路をメインドライバ22から出力された出力信号が伝播した場合に発生するリンギングノイズを実測またはシミュレーションした結果に基づき、入力信号の変化タイミングに対する、ノイズの発生タイミングおよびピークレベルを設定してもよい。
また、図5に示されるように、伝送路において発生するノイズとして、例えば、不整合反射がある。不整合反射は、伝送路中のコネクタ等を信号が伝播することにより発生される。制御部32は、一例として、出力信号が所定の伝送路を伝播した場合に発生する不整合反射に応じたノイズ波形を含むノイズ信号を、ノイズ用ドライバ24から出力させてもよい。
制御部32は、一例として、入力信号のパルスの発生タイミングから予め設定された時間分遅延したタイミングにおいて、予め設定されたピークレベルの三角波のノイズ波形を発生させる。これにより、制御部32は、不整合反射に応じたノイズ波形を出力信号に合成することができる。なお、制御部32は、一例として、実際に使用される環境の伝送路をメインドライバ22から出力された出力信号が伝播した場合に発生する不整合反射を実測またはシミュレーションした結果に基づき、入力信号のパルスの発生タイミングに対するノイズの発生タイミングおよびピークレベルを設定してもよい。
また、伝送路において発生するノイズとして、例えば、クロストークがある。クロストークは、隣接する伝送路から信号が漏洩することにより発生される。制御部32は、一例として、出力信号が所定の伝送路を伝播した場合に発生するクロストークに応じたノイズ波形を含むノイズ信号をノイズ用ドライバ24から出力させてよい。
制御部32は、一例として、隣接する伝送路に伝送するべき入力信号のパルス発生タイミングから所定時間遅延したタイミングで、予め設定されたピークレベルの三角波を発生させる。これにより、制御部32は、クロストークに応じたノイズ波形を出力信号に合成することができる。
以上のように、本実施形態に係る出力装置10によれば、入力信号に応じた出力信号に対して、ノイズ波形を合成することができる。さらに、本実施形態に係る出力装置10によれば、イネーブル信号によりノイズ用ドライバ24を制御して指定されたノイズ波形を生成するので、メインドライバ22に与えられる入力信号の論理パターンにより実現される最小時間幅の波形よりも、短い時間幅のノイズ波形を生成することができる。
図7は、本実施形態の変形例に係る出力装置10の構成を示す。本変形例に係る出力装置10は、図1から図6を参照して説明した本実施形態に係る出力装置10と略同一の構成および機能を採るので、本実施形態に係る出力装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
変形例に係る出力装置10は、キャリブレーション部42と、テーブル格納部44と、電源部46とを更に備える。キャリブレーション部42は、制御信号の変化タイミングおよびイネーブル信号の切替タイミングの組合せ毎に、ノイズ用ドライバ24により発生されるノイズ波形(例えば三角波状のノイズ波形のピークレベルおよび遅延時間)を測定する。
テーブル格納部44は、ノイズ波形(例えば三角波状のノイズ波形のピークレベルおよび遅延時間)毎に、当該波形を発生させるための制御信号の変化タイミングおよびイネーブル信号の切替タイミングを記憶する。テーブル格納部44は、一例として、キャリブレーション部42により測定された測定結果を記憶してよい。
電源部46は、ノイズ用ドライバ24に電源電圧を与える。制御部32は、電源部46から発生する電源電圧を制御して、ノイズ用ドライバ24から出力するノイズ信号の電圧レベルを変化させる。
制御部32は、出力信号が所定の伝送路(例えば、被試験デバイスの実使用環境の伝送路)を伝播した場合において発生するノイズ波形を表す波形データを受け取る。制御部32は、一例として、所定の伝送路において発生するノイズ波形を実測またはシミュレーションした波形データを受け取る。
制御部32は、外部から受け取った波形データに応じてノイズ波形を特定する。制御部32は、一例として、外部から受け取った波形データに応じて、三角波状のノイズ波形のピークレベル、および、出力信号の変化点からピークまでの遅延量を特定する。
制御部32は、特定したノイズ波形を発生させるための制御信号の変化タイミングおよびイネーブル信号の切替タイミングをテーブル格納部44から選択する。そして、制御部32は、メインドライバ22に与える入力信号の論理値の変化タイミングおよび変化方向および選択した変化タイミングおよび切替タイミングに基づいて、制御信号およびイネーブル信号を生成する。このようにして、制御部32は、所定の伝送路において発生するノイズ波形を、ノイズ用ドライバ24から出力させることができる。
また、制御部32は、メインドライバ22から出力される出力信号が所定の伝送路を伝播した場合において発生するノイズ波形のレベルに応じて、ノイズ用ドライバ24から出力されるノイズ信号の電圧レベルを変化させてもよい。このようにしても、制御部32は、所定の伝送路において発生するノイズ波形をノイズ用ドライバ24から出力させることができる。
また、出力装置10は、複数のノイズ用ドライバ24を備える構成であってもよい。これにより、出力装置10は、複数のノイズ用ドライバ24から発生された複数のノイズ波形を合成することができるので、より複雑なノイズ波形を発生することができる。
また、出力装置10は、それぞれが異なるノイズ波形を発生する複数のノイズ用ドライバ24を備える構成であってもよい。制御部32は、一例として、正側にピークを有する三角波を発生するノイズ用ドライバ24と、負側にピークを有する三角波を発生するノイズ用ドライバ24とを備えてもよい。これにより、出力装置10は、例えば、入力信号の変化方向に応じて異なる極性のノイズ波形を、出力信号に合成することができる。
また、制御部32は、出力端にコンデンサ等が接続される構成であってもよい。これにより、制御部32は、ノイズ用ドライバ24により発生される波形を更に微分または積分等した波形をノイズ波形として発生することができる。
図8は、変形例に係る出力装置10において生成される各信号の一例を示す。出力装置10は、一例として、第1のノイズ用ドライバ24および第2のノイズ用ドライバ24を備えてもよい。
第1のノイズ用ドライバ24は、図8の(A)から(C)に示されるように、イネーブル信号が非印加状態およびL論理の制御信号が与えられた場合において、負の電圧(例えば、−0.5V)のノイズ信号を出力する。また、第1のノイズ用ドライバ24は、H論理の制御信号が与えられた場合において、0以上の電圧(例えば、2V)のノイズ信号を出力する。
そして、制御部32は、制御信号がH論理の期間において、第1のノイズ用ドライバ24に与えるイネーブル信号を印加状態とする。これにより、第1のノイズ用ドライバ24は、負の電圧(例えば、−0.5V)および0以上の電圧(例えば2V)を交互に切り替える矩形波のノイズ信号を出力することができる。
第2のノイズ用ドライバ24は、図8の(D)から(F)に示されるように、イネーブル信号が非印加状態およびL論理の制御信号が与えられた場合において、負の電圧(例えば、−0.5V)のノイズ信号を出力する。また、第2のノイズ用ドライバ24は、H論理の制御信号が与えられた場合において、0以上の電圧(例えば、0V)のノイズ信号を出力する。
そして、制御部32は、制御信号がH論理の期間において、第2のノイズ用ドライバ24に与えるイネーブル信号を印加状態とする。これにより、第2のノイズ用ドライバ24は、負の電圧(例えば、−0.5V)および正の電圧(例えば0V)を交互に切り替える矩形波のノイズ信号を出力することができる。
ここで、制御部32は、第1のノイズ用ドライバ24および第2のノイズ用ドライバ24に対して、互いに位相が180°位相がずれた(即ち、反転した)制御信号を与える。これにより、本変形例に係る出力装置10は、図8の(G)に示されるように、制御信号の切り替えタイミングにおいて、負側にピークを有するノイズ波形を有する合成したノイズ信号を生成することができる。
図9は、本実施形態に係る試験装置100の構成をDUT200とともに示す。試験装置100は、図1から図8を参照して説明した出力装置10が備える部材を備える。出力装置10内に備えられる部材と略同一の構成および機能を有する部材については、図9中において同一の符号を付けて、相違点を除き説明を省略する。
試験装置100は、被試験デバイスであるDUT200を試験する。試験装置100は、本体部102と、パフォーマンスボード104とを備える。本体部102は、DUT200に対して信号を供給して、DUT200から信号を取得する。
パフォーマンスボード104は、DUT200を搭載する。パフォーマンスボード104は、本体部102と信号線28を介して接続される。
本体部102は、パターン発生器110と、タイミング発生器112と、第1の波形発生部114−1と、第2の波形発生部114−2と、メインドライバ22と、ノイズ用ドライバ24と、第1の出力抵抗26−1と、第2の出力抵抗26−2と、レベルコンパレータ118と、コンパレータ部120と、判定部122とを有する。
パターン発生器110は、当該本体部102から発生する信号の波形および発生タイミングを指定する論理パターンを発生する。さらに、パターン発生器110は、当該本体部102が入力する信号の期待値および信号を取得する取得タイミングを指定する期待パターンを発生する。パターン発生器110は、論理パターンを第1の波形発生部114−1および第2の波形発生部114−2へ供給する。また、パターン発生器110は、期待パターンの期待値を判定部122へ供給し、期待値パターンの取得タイミングをコンパレータ部120へ供給する。
タイミング発生器112は、当該本体部102が信号を出力するタイミングを指定するためのタイミング信号を発生する。また、タイミング発生器112は、当該本体部102が信号の値を入力するタイミングを指定するためのストローブ信号を発生する。タイミング発生器112は、タイミング信号を第1の波形発生部114−1および第2の波形発生部114−2へと供給し、ストローブ信号をコンパレータ部120へと供給する。
第1の波形発生部114−1および第2の波形発生部114−2は、与えられたタイミング信号をパターン発生器110により指定された発生タイミングに応じた遅延量分遅延する。第1の波形発生部114−1は、遅延したタイミング信号のタイミングにおいてパターン発生器110により指定された波形の入力信号を発生する。第1の波形発生部114−1は、発生した入力信号をメインドライバ22へ供給する。
第2の波形発生部114−2は、遅延したタイミング信号のタイミングにおいてパターン発生器110により指定された波形の制御信号およびイネーブル信号を発生する。第2の波形発生部114−2は、発生した制御信号およびイネーブル信号をノイズ用ドライバ24へ供給する。
メインドライバ22は、第1の波形発生部114−1から与えられた入力信号に応じた電圧レベルの出力信号を、第1の出力抵抗26−1および第1の信号線28−1を介してパフォーマンスボード104へと供給する。ノイズ用ドライバ24は、第2の波形発生部114−2から与えられた制御信号およびイネーブル信号に応じて成形されたノイズ波形を有するノイズ信号を、第2の出力抵抗26−2および第2の信号線28−2を介してパフォーマンスボード104へと供給する。
レベルコンパレータ118は、DUT200の対応する端子から第3の信号線28−3を介して信号を入力して、入力した信号の電圧レベルに応じた論理値を表す論理信号を生成する。そして、レベルコンパレータ118は、生成した論理信号をコンパレータ部120へ与える。
コンパレータ部120は、タイミング発生器112から供給されるストローブ信号を、パターン発生器110により指定された取得タイミングに応じた遅延量分遅延する。そして、コンパレータ部120は、遅延したストローブ信号のタイミングにおいて、レベルコンパレータ118から出力された論理信号の論理値を取得する。コンパレータ部120は、取得した論理値を判定部122へと供給する。
判定部122は、コンパレータ部120により取得された論理値を、パターン発生器110により指定された期待値と一致するか否かを比較する。コンパレータ部120は、比較結果を外部の制御装置へと供給する。また、判定部122は、比較結果をメモリ等に書き込んでもよい。
また、本実施形態において、パフォーマンスボード104は、合成部30を有する。合成部30は、メインドライバ22から出力された出力信号およびノイズ用ドライバ24から出力されたノイズ信号を加算した合成信号を生成する。そして、合成部30は、合成信号を試験信号としてDUT200の所定の端子に供給する。
このような試験装置100において、メインドライバ22、ノイズ用ドライバ24、第1の出力抵抗26−1、第2の出力抵抗26−2、第1の信号線28−1、第2の信号線28−2および合成部30は、出力装置10が備える構成要素として機能する。また、第2の波形発生部114−2は、出力装置10が備える制御部32として機能する。このような試験装置100は、指定されたノイズ波形が合成された試験信号をDUT200へと供給することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10 出力装置、12 出力端子、22 メインドライバ、24 ノイズ用ドライバ、26 出力抵抗、28 信号線、30 合成部、32 制御部、42 キャリブレーション部、44 テーブル格納部、46 電源部、100 試験装置、102 本体部、104 パフォーマンスボード、110 パターン発生器、112 タイミング発生器、114 波形発生部、118 レベルコンパレータ、120 コンパレータ部、122 判定部、200 DUT

Claims (7)

  1. 与えられた入力信号に応じた出力信号を出力するメインドライバと、
    ノイズ波形を含むノイズ信号を出力するノイズ用ドライバであって、イネーブル信号が印加されていない場合、出力端をハイインピーダンスとし、イネーブル信号が印加されている場合、与えられる制御信号の変化に応じて出力する前記ノイズ信号の電圧レベルを変化させるノイズ用ドライバと、
    前記制御信号の変化タイミングおよび前記イネーブル信号の切替タイミングを制御して、前記出力信号が所定の伝送路を伝播した場合において発生するノイズ波形を含む前記ノイズ信号を前記ノイズ用ドライバから出力させる制御部と、
    前記出力信号および前記ノイズ信号を合成した合成信号を出力する合成部と、
    を備える出力装置。
  2. 前記制御部は、前記出力信号が所定の伝送路を伝播した場合において発生するリンギングノイズに応じたノイズ波形を含む前記ノイズ信号を前記ノイズ用ドライバから出力させる
    請求項1に記載の出力装置。
  3. 前記制御部は、前記出力信号が所定の伝送路を伝播した場合において発生する不整合反射に応じたノイズ波形を含む前記ノイズ信号を前記ノイズ用ドライバから出力させる
    請求項1または2に記載の出力装置。
  4. 前記ノイズ波形毎に、当該ノイズ波形を発生させるための前記制御信号の変化タイミングおよび前記イネーブル信号の切替タイミングを記憶するテーブル格納部を更に備え
    前記制御部は、外部から特定されたノイズ波形に応じて前記テーブル格納部から前記変化タイミングおよび前記切替タイミングを選択し、選択した前記変化タイミングおよび前記切替タイミングに応じて前記制御信号および前記イネーブル信号を生成する
    請求項1から3の何れか一項に記載の出力装置。
  5. 前記制御部は、前記出力信号が所定の伝送路を伝播した場合において発生するノイズ波形を表す波形データを受け取り、受け取った前記波形データに応じて前記ノイズ波形を特定する
    請求項に記載の出力装置。
  6. 前記制御部は、前記出力信号が所定の伝送路を伝播した場合において発生するノイズのレベルに応じて、前記ノイズ用ドライバから出力される前記ノイズ信号の電圧レベルを変化させる
    請求項1から5の何れか一項に記載の出力装置。
  7. 被試験デバイスを試験する試験装置であって、
    試験信号を前記被試験デバイスに供給する請求項1からの何れか一項に記載の出力装置を備える
    試験装置。
JP2009156183A 2009-06-30 2009-06-30 出力装置および試験装置 Expired - Fee Related JP5232729B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009156183A JP5232729B2 (ja) 2009-06-30 2009-06-30 出力装置および試験装置
TW099118425A TWI401451B (zh) 2009-06-30 2010-06-07 Output device and test device
US12/796,584 US8451030B2 (en) 2009-06-30 2010-06-08 Output device and test apparatus
KR1020100054350A KR20110001888A (ko) 2009-06-30 2010-06-09 출력 장치 및 시험 장치
DE102010025708A DE102010025708A1 (de) 2009-06-30 2010-06-30 Ausgabegerät und Prüfvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156183A JP5232729B2 (ja) 2009-06-30 2009-06-30 出力装置および試験装置

Publications (2)

Publication Number Publication Date
JP2011013040A JP2011013040A (ja) 2011-01-20
JP5232729B2 true JP5232729B2 (ja) 2013-07-10

Family

ID=43379992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156183A Expired - Fee Related JP5232729B2 (ja) 2009-06-30 2009-06-30 出力装置および試験装置

Country Status (5)

Country Link
US (1) US8451030B2 (ja)
JP (1) JP5232729B2 (ja)
KR (1) KR20110001888A (ja)
DE (1) DE102010025708A1 (ja)
TW (1) TWI401451B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015200442A1 (de) * 2015-01-14 2016-07-14 Robert Bosch Gmbh Einschaltverzögerung für eigensichere Batteriezellen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326426A (ja) * 1998-05-15 1999-11-26 Advantest Corp 雑音付加方法及びその装置
KR100295053B1 (ko) * 1998-09-03 2001-07-12 윤종용 부하적응형저잡음출력버퍼
US6850441B2 (en) * 2002-01-18 2005-02-01 Sandisk Corporation Noise reduction technique for transistors and small devices utilizing an episodic agitation
JP2004012225A (ja) 2002-06-05 2004-01-15 Advantest Corp 信号発生装置、信号発生方法、及び試験装置
JP2004309153A (ja) 2003-04-02 2004-11-04 Advantest Corp ノイズ試験装置
JP4176535B2 (ja) 2003-04-02 2008-11-05 株式会社堀場製作所 赤外線分析装置
JP4567086B2 (ja) * 2006-02-27 2010-10-20 富士通株式会社 回路基板、情報処理装置及び伝送方法
KR101223548B1 (ko) * 2007-04-19 2013-01-18 고쿠사이 게이소쿠키 가부시키가이샤 만능 시험 장치, 직동 액추에이터, 및 비틀림 시험 장치
US7489190B2 (en) * 2007-07-11 2009-02-10 Himax Analogic, Inc. Switching audio power amplifier with de-noise function

Also Published As

Publication number Publication date
TWI401451B (zh) 2013-07-11
US8451030B2 (en) 2013-05-28
US20100327917A1 (en) 2010-12-30
DE102010025708A1 (de) 2011-02-03
KR20110001888A (ko) 2011-01-06
JP2011013040A (ja) 2011-01-20
TW201113538A (en) 2011-04-16

Similar Documents

Publication Publication Date Title
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
US6785858B2 (en) Semiconductor device capable of adjusting timing of input waveform by tester with high accuracy
TWI404954B (zh) 同步測試訊號的測試裝置以及測試方法
JP4649480B2 (ja) 試験装置、クロック発生装置、及び電子デバイス
JP6174296B2 (ja) インターリーブ・デジタイザ・チャネルの校正方法
US8324947B2 (en) Output apparatus and test apparatus
KR100736676B1 (ko) 반도체 소자 테스트 장치
KR100736680B1 (ko) 반도체 소자 테스트 장치의 캘리브레이션 방법
JPWO2009075091A1 (ja) 試験装置、試験方法、測定装置、および、測定方法
CN109799373A (zh) 具备多通道同步功能的任意波形发生器
CN110967659B (zh) 一种继电器综测仪的校准装置、系统及方法
KR101355140B1 (ko) 시험 장치 및 시험 방법
US20090302917A1 (en) Delay circuit and test method for delay circuit
TW201237982A (en) High speed test circuit and method
JP5232729B2 (ja) 出力装置および試験装置
TW200708747A (en) Time jitter injection testing circuit and related testing method
JP4469753B2 (ja) 試験装置
JP5331375B2 (ja) サンプリング装置および試験装置
JP5171811B2 (ja) 試験装置および電子デバイス
JP5210840B2 (ja) ジッタ印加装置および試験装置
JP2000090693A (ja) メモリ試験装置
JP2007292471A (ja) 半導体試験装置
JPS6067869A (ja) タイミング信号発生器
JP2006179144A (ja) Icの高速試験方法及び装置
JP2002131394A (ja) 半導体試験装置のテスト波形生成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees