JP4469753B2 - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP4469753B2 JP4469753B2 JP2005133250A JP2005133250A JP4469753B2 JP 4469753 B2 JP4469753 B2 JP 4469753B2 JP 2005133250 A JP2005133250 A JP 2005133250A JP 2005133250 A JP2005133250 A JP 2005133250A JP 4469753 B2 JP4469753 B2 JP 4469753B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- gate
- output
- rising
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Description
DUT400の試験の前に、試験装置10は、タイミング比較部470が立上り信号および立下り信号を取得するタイミングを予め調整しておく。この調整は、例えば次の様に行われる。
まず試験装置10は、DUT400の出力端子との接点から立上り信号および立下り信号を同一タイミングで出力可能なように構成される。一例として、DUT400を載置するパフォーマンスボードに代えて、試験装置10は、いずれかのドライバ450が出力した信号を折り返しコンパレータ460に入力する調整用のパフォーマンスボードを搭載する。そして、DUT400の出力端子との接点において立上り信号および立下り信号のタイミングが同一となるように、ドライバ450が出力する信号の立上りタイミングおよび立下りタイミングを設定する。これに代えて、試験装置10は、立上り信号および立下り信号を同一タイミングで出力することができる調整用のDUT400を搭載してもよい。
TpLH<TpHLの場合、立上り側可変遅延回路520が出力する立上り側ストローブ信号STRB_LHは、立下り側可変遅延回路505が出力する立下り側ストローブ信号STRB_HLより先に立ち上がる。この場合においてデバイス出力信号HSENSEの立上りエッジを立上り側ストローブ信号STRB_LHにより検出し、立下りエッジを立下り側ストローブ信号STRB_HLにより検出するためには、比較結果選択回路580は、以下に示すように、比較結果選択信号を1としてアンドゲート560の出力を論理比較部480へ出力すればよい。
TpLH>TpHLの場合、立上り側可変遅延回路520が出力する立上り側ストローブ信号STRB_LHは、立下り側可変遅延回路505が出力する立下り側ストローブ信号STRB_HLより後に立ち上がる。この場合においてデバイス出力信号HSENSEの立上りエッジを立上り側ストローブ信号STRB_LHにより検出し、立下りエッジを立下り側ストローブ信号STRB_HLにより検出するためには、比較結果選択回路580は、以下に示すように、比較結果選択信号を0としてオアゲート570の出力を論理比較部480へ出力すればよい。
まず、タイミング比較制御回路190は、S300からS330の処理により、同一タイミングで出力された場合に立上りエッジおよび立下りエッジのいずれが先に第1タイミング比較器110および第2タイミング比較器130に到着するかを判定する。すなわちタイミング比較制御回路190内の入力制御部210は、第2セレクタ150に対して選択信号"2"を出力し、第2タイミング比較器130の出力を第2セレクタ150により論理値Lの信号にマスクさせる。また、入力制御部210は、第1セレクタ140に対して選択信号"0"を出力し、第1タイミング比較器110の出力を選択してアンドゲート160およびオアゲート170に出力する。また、入力制御部210は、比較結果選択回路180に対して比較結果選択信号"0"を出力し、オアゲート170の出力を比較結果選択回路180により選択させる。これにより、第1タイミング比較器110の出力がオアゲート170および比較結果選択回路180を介して論理比較部480へ出力される。そして、入力制御部210は、この状態で調整用のデバイス出力信号の供給をパターン発生器430に指示することにより、デバイス出力信号として立上り信号を繰り返し入力させる(S300)。
500 共通可変遅延回路
505 立下り側可変遅延回路
510 立下り側タイミング比較器
520 立上り側可変遅延回路
530 立上り側タイミング比較器
560 アンドゲート
570 オアゲート
580 比較結果選択回路
100 第1可変遅延回路
110 第1タイミング比較器
120 第2可変遅延回路
130 第2タイミング比較器
140 第1セレクタ
150 第2セレクタ
160 アンドゲート
170 オアゲート
180 比較結果選択回路
190 タイミング比較制御回路
200 先行エッジ判定回路
210 入力制御部
220 第1遅延量検出部
230 第2遅延量検出部
240 判定部
250 先行エッジ検出回路
260 後続エッジ検出回路
400 DUT
410 周期発生器
420 タイミング発生器
430 パターン発生器
440 波形成形器
450 ドライバ
460 コンパレータ
470 タイミング比較部
480 論理比較部
Claims (10)
- 被試験デバイスを試験する試験装置であって、
基準となるパルス信号を遅延させた第1ストローブ信号を出力する第1可変遅延回路と、
前記被試験デバイスが出力するデバイス出力信号を、前記第1ストローブ信号により指定されたタイミングで取得する第1タイミング比較器と、
前記第1ストローブ信号を遅延させた第2ストローブ信号を出力する第2可変遅延回路と、
前記デバイス出力信号を、前記第2ストローブ信号により指定されたタイミングで取得する第2タイミング比較器と、
前記デバイス出力信号として同一タイミングで立上り信号または立下り信号を入力した場合に、立上り信号および立下り信号のいずれが先のタイミングに前記第1タイミング比較器および前記第2タイミング比較器に到着するかを判定する先行エッジ判定回路と、
立上り信号および立下り信号のうち、先に到着すると判定された信号を立上りエッジまたは立下りエッジのタイミングで前記第1タイミング比較器により取得させるべく前記第1可変遅延回路の遅延量を調整する先行エッジ検出回路と、
立上り信号および立下り信号のうち、後に到着すると判定された信号を立上りエッジまたは立下りエッジのタイミングで前記第2タイミング比較器により取得させるべく前記第2可変遅延回路の遅延量を調整する後続エッジ検出回路と、
前記第1タイミング比較器および前記第2タイミング比較器の出力の論理積を出力するアンドゲートと、
前記第1タイミング比較器および前記第2タイミング比較器の出力の論理和を出力するオアゲートと、
試験中における前記デバイス出力信号のタイミング比較結果として、立上り信号が立下り信号より先に到着すると判定された場合には前記アンドゲートの出力を選択し、立下り信号が立上り信号より先に到着すると判定された場合には前記オアゲートの出力を選択する比較結果選択回路と
を備える試験装置。 - 前記先行エッジ検出回路は、立上り信号および立下り信号のうち、先に到着すると判定された信号を調整用の前記デバイス出力信号として入力し、前記第1タイミング比較器により当該信号を立上りエッジまたは立下りエッジのタイミングで取得させるべく前記第1可変遅延回路の遅延量を調整する請求項1に記載の試験装置。
- 前記後続エッジ検出回路は、立上り信号および立下り信号のうち、後に到着すると判定された信号を調整用の前記デバイス出力信号として入力し、前記第2タイミング比較器により当該信号を立上りエッジまたは立下りエッジのタイミングで取得させるべく前記第2可変遅延回路の遅延量を調整する請求項1に記載の試験装置。
- 前記第1タイミング比較器と、前記アンドゲートおよび前記オアゲートとの間に接続され、前記第1タイミング比較器の出力を前記アンドゲートおよび前記オアゲートに入力するか、前記第1タイミング比較器の出力をマスクし論理値Lの信号を前記アンドゲートおよび前記オアゲートに入力するかを選択する第1セレクタと、
前記第2タイミング比較器と、前記アンドゲートおよび前記オアゲートとの間に接続され、前記第2タイミング比較器の出力を前記アンドゲートおよび前記オアゲートに入力するか、前記第2タイミング比較器の出力をマスクし論理値Lの信号を前記アンドゲートおよび前記オアゲートに入力するかを選択する第2セレクタと
を更に備える請求項1に記載の試験装置。 - 前記先行エッジ検出回路は、前記第2セレクタに論理値Lの信号を選択させ、前記比較結果選択回路に前記オアゲートの出力を選択させた状態において、立上り信号および立下り信号のうち先に到着すると判定された信号を調整用の前記デバイス出力信号として入力して、前記第1可変遅延回路の遅延量を調整し、
前記後続エッジ検出回路は、前記第1セレクタに論理値Lの信号を選択させ、前記比較結果選択回路に前記オアゲートの出力を選択させた状態において、立上り信号および立下り信号のうち後に到着すると判定された信号を調整用の前記デバイス出力信号として入力して、前記第2可変遅延回路の遅延量を調整する
請求項4に記載の試験装置。 - 前記先行エッジ判定回路は、
前記第2タイミング比較器の出力を前記第2セレクタにより論理値Lの信号にマスクさせ、前記比較結果選択回路に前記オアゲートの出力を選択させた状態で、前記デバイス出力信号を繰り返し入力させる入力制御部と、
前記第1可変遅延回路の遅延量を変更しながら繰り返し入力される前記立上り信号を順次取得させることにより、前記第1タイミング比較器により当該信号を立上りエッジのタイミングで取得させるための前記第1可変遅延回路の第1の遅延量を検出する第1遅延量検出部と、
前記第1可変遅延回路の遅延量を変更しながら繰り返し入力される前記立下り信号を順次取得させることにより、前記第1タイミング比較器により当該信号を立下りエッジのタイミングで取得させるための前記第1可変遅延回路の第2の遅延量を検出する第2遅延量検出部と、
前記第1の遅延量が前記第2の遅延量より小さい場合に立上り信号が立下り信号より先のタイミングに到着すると判定し、前記第1の遅延量が前記第2の遅延量より大きい場合に立上り信号が立下り信号より後のタイミングに到着すると判定する判定部と
を備える請求項4に記載の試験装置。 - 前記先行エッジ検出回路は、前記第1の遅延量および前記第2の遅延量のうちより小さい遅延量を前記第1可変遅延回路の遅延量として設定する請求項6に記載の試験装置。
- 前記第1タイミング比較器および前記第2タイミング比較器から前記第1セレクタおよび前記第2セレクタまでの配線は、前記第1セレクタおよび前記第2セレクタから前記アンドゲートおよび前記オアゲートまでの配線と比較し長い請求項4に記載の試験装置。
- 前記第1タイミング比較器と、前記アンドゲートおよび前記オアゲートとの間に接続され、前記第1タイミング比較器の出力を前記アンドゲートおよび前記オアゲートに入力するか、前記第1タイミング比較器の出力をマスクし論理値Hの信号を前記アンドゲートおよび前記オアゲートに入力するかを選択する第1セレクタと、
前記第2タイミング比較器と、前記アンドゲートおよび前記オアゲートとの間に接続され、前記第2タイミング比較器の出力を前記アンドゲートおよび前記オアゲートに入力するか、前記第2タイミング比較器の出力をマスクし論理値Hの信号を前記アンドゲートおよび前記オアゲートに入力するかを選択する第2セレクタと
を更に備える請求項1に記載の試験装置。 - 前記先行エッジ検出回路は、前記第2セレクタに論理値Hの信号を選択させ、前記比較結果選択回路に前記アンドゲートの出力を選択させた状態において、立上り信号および立下り信号のうち先に到着すると判定された信号を調整用の前記デバイス出力信号として入力して、前記第1可変遅延回路の遅延量を調整し、
前記後続エッジ検出回路は、前記第1セレクタに論理値Hの信号を選択させ、前記比較結果選択回路に前記アンドゲートの出力を選択させた状態において、立上り信号および立下り信号のうち後に到着すると判定された信号を調整用の前記デバイス出力信号として入力して、前記第2可変遅延回路の遅延量を調整する
請求項9に記載の試験装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005133250A JP4469753B2 (ja) | 2005-04-28 | 2005-04-28 | 試験装置 |
DE112006001038T DE112006001038T5 (de) | 2005-04-28 | 2006-04-17 | Prüfvorrichtung |
PCT/JP2006/308041 WO2006118012A1 (ja) | 2005-04-28 | 2006-04-17 | 試験装置 |
KR1020077021504A KR100922815B1 (ko) | 2005-04-28 | 2006-04-17 | 시험 장치 |
TW095114678A TWI314214B (en) | 2005-04-28 | 2006-04-25 | Test device |
US11/852,334 US7834642B2 (en) | 2005-04-28 | 2007-09-10 | Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005133250A JP4469753B2 (ja) | 2005-04-28 | 2005-04-28 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006308488A JP2006308488A (ja) | 2006-11-09 |
JP4469753B2 true JP4469753B2 (ja) | 2010-05-26 |
Family
ID=37307814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005133250A Expired - Fee Related JP4469753B2 (ja) | 2005-04-28 | 2005-04-28 | 試験装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7834642B2 (ja) |
JP (1) | JP4469753B2 (ja) |
KR (1) | KR100922815B1 (ja) |
DE (1) | DE112006001038T5 (ja) |
TW (1) | TWI314214B (ja) |
WO (1) | WO2006118012A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4469753B2 (ja) * | 2005-04-28 | 2010-05-26 | 株式会社アドバンテスト | 試験装置 |
US8010935B2 (en) * | 2008-05-07 | 2011-08-30 | Lsi Corporation | Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit |
CN109246891B (zh) * | 2018-09-30 | 2024-02-23 | 杰华特微电子股份有限公司 | 一种调光器检测方法、检测电路及照明电路 |
CN114764118A (zh) * | 2021-01-14 | 2022-07-19 | 深圳比特微电子科技有限公司 | 测试电路、测试方法和包括测试电路的计算系统 |
US20230258721A1 (en) * | 2022-02-15 | 2023-08-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Delay measurement system and measurement method |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3431490A (en) * | 1966-01-14 | 1969-03-04 | Ibm | Apparatus for indicating response of a circuit to an applied pulse |
US3778714A (en) * | 1972-05-30 | 1973-12-11 | N Mchenry | Apparatus for detecting and counting coincidence of incoming logic signals |
JPH0519018A (ja) * | 1991-07-09 | 1993-01-26 | Mitsubishi Electric Corp | 半導体測定回路 |
JPH0774601A (ja) * | 1993-09-03 | 1995-03-17 | Sony Corp | ディジタル論理回路 |
KR100191143B1 (ko) | 1994-08-19 | 1999-06-15 | 오우라 히로시 | 고속패턴 발생기 |
JP3481689B2 (ja) | 1994-08-19 | 2003-12-22 | 株式会社アドバンテスト | 半導体試験装置 |
JP3616247B2 (ja) * | 1998-04-03 | 2005-02-02 | 株式会社アドバンテスト | Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス |
JP2000314764A (ja) | 1999-05-06 | 2000-11-14 | Advantest Corp | Ic試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス |
JP4782271B2 (ja) * | 2000-07-06 | 2011-09-28 | 株式会社アドバンテスト | 半導体デバイス試験方法・半導体デバイス試験装置 |
US7043959B2 (en) * | 2001-06-07 | 2006-05-16 | Advantest Corporation | Method for calibrating semiconductor test instrument |
US7196534B2 (en) * | 2002-12-20 | 2007-03-27 | Advantest Corp. | Semiconductor test instrument |
US7404114B2 (en) * | 2005-02-15 | 2008-07-22 | International Business Machines Corporation | System and method for balancing delay of signal communication paths through well voltage adjustment |
JP4469753B2 (ja) * | 2005-04-28 | 2010-05-26 | 株式会社アドバンテスト | 試験装置 |
JP3920318B1 (ja) * | 2006-05-01 | 2007-05-30 | 株式会社アドバンテスト | 試験装置および試験方法 |
JP4792340B2 (ja) * | 2006-07-11 | 2011-10-12 | 株式会社アドバンテスト | 試験装置および試験方法 |
-
2005
- 2005-04-28 JP JP2005133250A patent/JP4469753B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-17 KR KR1020077021504A patent/KR100922815B1/ko not_active IP Right Cessation
- 2006-04-17 WO PCT/JP2006/308041 patent/WO2006118012A1/ja active Application Filing
- 2006-04-17 DE DE112006001038T patent/DE112006001038T5/de not_active Withdrawn
- 2006-04-25 TW TW095114678A patent/TWI314214B/zh not_active IP Right Cessation
-
2007
- 2007-09-10 US US11/852,334 patent/US7834642B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20070110374A (ko) | 2007-11-16 |
US7834642B2 (en) | 2010-11-16 |
WO2006118012A1 (ja) | 2006-11-09 |
TW200638053A (en) | 2006-11-01 |
JP2006308488A (ja) | 2006-11-09 |
US20080218179A1 (en) | 2008-09-11 |
KR100922815B1 (ko) | 2009-10-22 |
TWI314214B (en) | 2009-09-01 |
DE112006001038T5 (de) | 2008-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4451189B2 (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
JP3920318B1 (ja) | 試験装置および試験方法 | |
US8278961B2 (en) | Test apparatus and test method | |
JP4469753B2 (ja) | 試験装置 | |
US7782064B2 (en) | Test apparatus and test module | |
JP4355704B2 (ja) | 測定装置、測定方法、及び試験装置 | |
JP4477450B2 (ja) | タイミング発生器、試験装置、及びスキュー調整方法 | |
KR101012283B1 (ko) | 멀티 스트로브 장치, 시험 장치 및 조정 방법 | |
JP2009103469A (ja) | 試験装置、スキュー測定装置、デバイスおよびボード | |
US7135880B2 (en) | Test apparatus | |
JP4914771B2 (ja) | 半導体装置 | |
KR100864633B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
JP2005221433A (ja) | 試験装置 | |
KR101203411B1 (ko) | 조정 장치, 조정 방법 및 시험 장치 | |
JP2007292471A (ja) | 半導体試験装置 | |
WO2010087009A1 (ja) | 電子デバイス、試験装置および試験方法 | |
JP4219879B2 (ja) | 半導体試験装置およびそのキャリブレーション方法 | |
JP2002100966A (ja) | 調整装置及び試験装置 | |
JP5249357B2 (ja) | 電子デバイス、試験装置および試験方法 | |
JP2008039764A (ja) | 信号を出力する信号出力回路、及び信号出力回路を備える試験装置 | |
JP2009171337A (ja) | 位相調整回路および試験装置 | |
JP2009188853A (ja) | タイミング発生回路、半導体試験装置および半導体試験方法ならびに半導体デバイス | |
JP3880811B2 (ja) | 試験装置 | |
JP2001153933A (ja) | 半導体試験装置 | |
JP2011095079A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |