JP2009171337A - 位相調整回路および試験装置 - Google Patents
位相調整回路および試験装置 Download PDFInfo
- Publication number
- JP2009171337A JP2009171337A JP2008008334A JP2008008334A JP2009171337A JP 2009171337 A JP2009171337 A JP 2009171337A JP 2008008334 A JP2008008334 A JP 2008008334A JP 2008008334 A JP2008008334 A JP 2008008334A JP 2009171337 A JP2009171337 A JP 2009171337A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- trigger
- level
- phase adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】被測定信号の位相を、基準信号の位相に精度よく合わせることができる位相調整回路を提供する。
【解決手段】被測定信号の位相を調整する位相調整回路であって、トリガ信号を生成するトリガ発生部と、基準信号を受け取り、共通の前記トリガ信号のタイミングで、被測定信号および基準信号を測定し、被測定信号および基準信号のそれぞれの信号レベルの差分に応じた測定結果を出力するレベル比較部と、レベル比較部が出力する信号レベルの差分が略零となるように、被測定信号の位相を調整する信号位相調整部とを備える位相調整回路を提供する。
【選択図】図1
【解決手段】被測定信号の位相を調整する位相調整回路であって、トリガ信号を生成するトリガ発生部と、基準信号を受け取り、共通の前記トリガ信号のタイミングで、被測定信号および基準信号を測定し、被測定信号および基準信号のそれぞれの信号レベルの差分に応じた測定結果を出力するレベル比較部と、レベル比較部が出力する信号レベルの差分が略零となるように、被測定信号の位相を調整する信号位相調整部とを備える位相調整回路を提供する。
【選択図】図1
Description
本発明は、位相調整回路および試験装置に関する。本発明は、特に、被測定信号の位相を調整する位相調整回路、および、被試験デバイスを試験する試験装置に関する。
半導体回路等の被試験デバイスを試験する試験装置において、複数の試験信号を被試験デバイスに供給する方式が知られている。例えば、被試験デバイスの各ピンに、それぞれ試験信号を同時に供給する場合が考えられる。
この場合、試験信号を出力するドライバから被試験デバイスの各ピンまでの信号遅延時間が異なると、各ドライバが同時に試験信号を出力しても、それぞれの試験信号が被試験デバイスに入力されるタイミングに誤差が生じてしまう。このため、被試験デバイスの入力端におけるそれぞれの試験信号の位相を、基準となる試験信号の位相に合わせるように調整することが好ましい。
試験信号の位相を、基準信号の位相に合わせる方法としては、一般的に試験装置に設けられるレベル比較器を用いる方法が考えられる。レベル比較器は、第1の入力端子および第2の入力端子に与えられる信号レベルを比較する。レベル比較器の第1の入力端子には、所定の参照レベルが与えられる。
まず第1の測定において、レベル比較器の第2の入力端子に基準信号を与え、基準信号の信号レベルと参照レベルとを比較する。このとき、所定のトリガタイミングにおける基準信号の信号レベルが、参照レベルと一致するように、トリガタイミングを調整する。
次に第2の測定において、レベル比較器の第2の入力端子に試験信号を入力し、試験信号の信号レベルと参照レベルとを比較する。このとき、上述したトリガタイミングにおける試験信号の信号レベルが参照レベルと一致するように、試験信号の位相を調整する。第1の測定および第2の測定を、それぞれの試験装置について順次行うことで、それぞれの試験信号の位相を、基準信号の位相に合わせることができ、複数の試験信号を同時に被試験デバイスに供給することができる。
なお、信号の位相調整に関する先行技術文献として、下記の特許文献がある。
特開2001−183432号公報
しかし、上述した位相調整方法は、基準信号についての第1の測定と、被測定信号についての第2の測定とを順番に行う。このため、第1の測定および第2の測定の間で、温度変動等によりトリガタイミングに変動が生じると、試験信号の位相調整に誤差が生じてしまう。
なお、トリガタイミングの変動を防ぐべく、装置温度が安定する程度に十分長い間装置を動作させた後に位相調整を行うことも考えられるが、試験時間が増大してしまう。また、高精度な温度補償回路を用いることも考えられるが、温度補償回路の精度が位相調整の精度に影響を与えてしまい、また、装置コストも増大してしまう。また、これらの方法では、温度変動以外の要因によるトリガタイミングの変動は防ぐことができない。
そこで本発明の一つの側面においては、上記の課題を解決することのできる位相調整回路および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、被測定信号の位相を調整する位相調整回路であって、トリガ信号を生成するトリガ発生部と、基準信号を受け取り、共通のトリガ信号のタイミングで、被測定信号および基準信号を測定するレベル比較部と、レベル比較部における測定結果に基づいて、被測定信号の位相を調整する信号位相調整部とを備える位相調整回路を提供する。
本発明の第2の形態においては、被試験デバイスを試験する試験装置であって、試験信号をそれぞれ出力する複数のドライバと、被試験デバイスが試験信号に応じて出力する応答信号に基づいて、被試験デバイスの良否を判定する判定部と、トリガ信号を生成するトリガ発生部と、共通のトリガ信号のタイミングで、基準となる試験信号および他の試験信号を測定するレベル比較部と、レベル比較部における測定結果に基づいて、他の試験信号の位相を予め調整する信号位相調整部とを備える試験装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、一つの実施形態に係る位相調整回路100の構成例を示す図である。位相調整回路100は、被測定信号Vinの位相を調整する回路であって、トリガ発生部10、トリガ位相調整部12、基準信号発生部20、信号位相調整部30、および、レベル比較部40を備える。
トリガ発生部10は、トリガ信号Trを生成する。例えばトリガ発生部10は、所定のタイミングでパルスを有するトリガ信号Trを生成してよい。トリガ位相調整部12は、トリガ発生部10が生成したトリガ信号Trの位相を調整して、レベル比較部40に供給する。例えばトリガ位相調整部12は、トリガ信号Trを遅延させる可変遅延回路であってよい。
基準信号発生部20は、基準信号Refを生成する。例えば基準信号発生部20は、所定の傾きのエッジを有する基準信号Refを生成してよい。また、基準信号発生部20は、被測定信号Vinと略同一の波形を有する基準信号Refを生成してもよい。
なお、トリガ発生部10および基準信号発生部20は、同期してトリガ信号Trおよび基準信号Refを生成する。トリガ発生部10は、基準信号発生部20が基準信号Refのエッジを生成するタイミングに応じてトリガ信号Trを生成してよい。
例えば、トリガ発生部10および基準信号発生部20は、共通の基準クロックに基づいて、トリガ信号Trおよび基準信号Refを生成してよい。つまり、トリガ発生部10が出力するトリガ信号Trと、基準信号発生部20が出力する基準信号Refとの間の相対位相は、略一定であってよい。ただし、レベル比較部40に入力されるトリガ信号Trおよび基準信号Refの間の相対位相は、トリガ位相調整部12により調整することができる。
信号位相調整部30は、与えられる被測定信号Vinの位相を調整してレベル比較部40に供給する。例えば信号位相調整部30は、被測定信号Vinを遅延させるか可変遅延回路であってよい。
レベル比較部40は、被測定信号Vinおよび基準信号Refを受け取り、共通のトリガ信号Trのタイミングで、被測定信号Vinおよび基準信号Refを測定する。例えばレベル比較部40は、トリガ信号Trのタイミングにおける、被測定信号Vinおよび基準信号Refのそれぞれの信号レベルを比較してよい。この場合、レベル比較部40は、被測定信号Vinおよび基準信号Refのそれぞれの信号レベルの差分に応じた測定結果を出力してよい。
信号位相調整部30は、レベル比較部40における測定結果に基づいて、被測定信号Vinの位相を調整する。例えば、信号位相調整部30は、レベル比較部40が測定する信号レベルの差分が略零となるように、被測定信号Vinの位相を調整してよい。このような構成により、被測定信号Vinの位相を、基準信号Refの位相に合わせることができる。また、被測定信号Vinおよび基準信号Refを同時に測定するので、温度変動等による位相調整誤差を排除することができる。
図2は、レベル比較部40の構成例を示す図である。本例のレベル比較部40は、第1の切替部42、第2の切替部44、および、コンパレータ46を有する。コンパレータ46は、与えられる2つの信号の信号レベルを比較した測定結果を出力する。例えばコンパレータ46は、第1の入力端子に入力された信号のレベルが、第2の入力端子に入力された信号のレベル以上の場合にH論理を出力してよい。また、コンパレータ46は、第1の入力端子に入力された信号のレベルが、第2の入力端子に入力された信号のレベルより小さい場合にL論理を出力してよい。
第1の切替部42は、コンパレータ46の第1の入力端子に、基準信号Refを入力するか否かを切り替える。本例の第1の切替部42は、トリガ信号Trのパルスのタイミングにおける基準信号Refの信号レベルを、コンパレータ46の第1の入力端子に入力する。
第2の切替部44は、コンパレータ46の第2の入力端子に、被測定信号Vinを入力するか否かを切り替える。本例の第2の切替部44は、トリガ信号Trのパルスのタイミングにおける被測定信号Vinの信号レベルを、コンパレータ46の第2の入力端子に入力する。このような構成により、共通のタイミングにおける基準信号Refおよび被測定信号Vinの信号レベルを、コンパレータ46を用いて比較することができる。コンパレータ46は、半導体回路等の試験装置に一般的に実装されているので、位相調整回路100は、半導体回路等の試験装置において特に有用となる。
図3は、基準信号Refおよび被測定信号Vinの波形を用いて、位相調整回路100の動作例を説明する図である。図3において横軸は時間を示しており、縦軸は信号レベルを示す。本例の基準信号Refは、被測定信号Vinと略同一の波形を有する。また、位相調整前の被測定信号Vinの波形を点線で、位相調整後の被測定信号Vinの波形を実線で示す。
上述したように、トリガ発生部10はトリガ信号Trを生成する。トリガ位相調整部12は、レベル比較部40に供給されるトリガ信号Trのタイミングが、基準信号Refのエッジ期間に含まれるように、トリガ信号Trのタイミングを予め調整してよい。本例のトリガ位相調整部12は、トリガ信号Trのタイミングが、基準信号Refの立ち上がりエッジ期間に含まれるように、トリガ信号Trのタイミングを予め調整する。
レベル比較部40は、トリガ信号Trのタイミングにおける基準信号Refの信号レベルVsおよび被測定信号Vinの信号レベルVtを比較した結果を出力する。本例では、基準信号Refの信号レベルVsが、被測定信号Vinの信号レベルVtより小さいので、レベル比較部40は、被測定信号Vinの位相が基準信号Refより進んでいる旨を示すL論理を出力する。
信号位相調整部30は、レベル比較部40が出力する比較結果に基づいて、被測定信号Vinの位相を調整する。本例では、レベル比較部40が、被測定信号Vinの位相が基準信号Refより進んでいる旨のL論理を出力するので、信号位相調整部30は、被測定信号Vinに対する遅延量を増大させ、被測定信号Vinの位相を単位量だけ遅らせる。このような処理を繰り返すことで、レベル比較部40において検出される被測定信号Vinの信号レベルが、基準信号Refの信号レベルVsと略等しくなるまで、被測定信号Vinの位相がシフトされる。これにより、被測定信号Vinの位相を、基準信号Refの位相に合わせることができる。
また、レベル比較部40が、被測定信号Vinの信号レベルと基準信号Refの信号レベルとの差分を出力する場合、信号位相調整部30は、被測定信号Vinに対する遅延量を、当該差分が略零となる変動量T1で変化させてよい。変動量T1は、信号レベルの差分と、基準信号Refのエッジ傾きから求めることができる。基準信号Refのエッジ傾きは、位相調整回路100に予め与えられてよい。このような処理によっても、被測定信号Vinの位相を、基準信号Refの位相に合わせることができる。
図4は、レベル比較部40の他の構成例を示す図である。本例のレベル比較部40は、図2に関連して説明したレベル比較部40の構成に加え、参照レベル生成部48を更に有する。他の構成要素は、図2において同一の符号を付して説明した構成要素と同一であってよい。また、本例の位相調整回路100は、被測定信号Vinの位相を基準信号Refの位相に合わせる前に、トリガ信号Trの位相を予め調整する。具体的には、位相調整回路100は、トリガ信号Trのタイミングが、基準信号Refの立ち上がりエッジ期間に含まれるように、トリガ信号Trの位相を予め調整する。
参照レベル生成部48は、予め定められた参照レベルVsを生成する。例えば参照レベル生成部48は、基準信号RefのH論理に対応する信号レベルと、L論理に対応する信号レベルとの間の参照レベルVsを生成してよい。本例の参照レベル生成部48は、基準信号RefのH論理に対応する信号レベルと、L論理に対応する信号レベルとの中間の参照レベルVsを生成する。参照レベルVsは、使用者等により設定されてよい。
また、参照レベル生成部48は、被測定信号VinのH論理に対応する信号レベルと、L論理に対応する信号レベルとの間の参照レベルVsを生成してもよい。また、参照レベル生成部48は、基準信号のH論理に対応する信号レベルと、L論理に対応する信号レベルとの中間の参照レベルVsを生成してもよい。これらの場合、参照レベル生成部48は、被測定信号VinのH論理に対応する信号レベルと、L論理に対応する信号レベルとを測定してよい。
第2の切替部44は、コンパレータ46の第2の入力端子に、被測定信号Vinに代えて、参照レベルVsを入力するか否かを切り替える。具体的には、第2の切替部44は、トリガ信号Trの位相を調整する場合に、参照レベルVsをコンパレータ46に供給する。また、第2の切替部44は、被測定信号Vinの位相を調整する場合には、トリガ信号Trに応じて被測定信号Vinをコンパレータ46に供給する。
トリガ信号Trの位相を調整する場合、コンパレータ46は、トリガ信号Trのタイミングにおける基準信号Refの信号レベルと、参照レベルVsとを比較する。トリガ位相調整部12は、トリガ信号Trのタイミングにおける基準信号Refの信号レベルが、参照レベルVsと略等しくなるように、トリガ信号Trの位相を調整する。例えばトリガ位相調整部12は、コンパレータ46が出力する信号レベルの差分が略零となるように、トリガ信号Trに対する遅延量を調整してよい。
参照レベルVsは、基準信号RefのH論理に対応する信号レベルと、L論理に対応する信号レベルとの間のレベルなので、上述した調整により、トリガ信号Trのタイミングを、基準信号Refのエッジ部分に合わせることができる。また、予めタイミングを調整したトリガ信号Trを用いることで、被測定信号Vinの位相を精度よく調整することができる。
なお、トリガ信号Trの位相を調整してから、被測定信号Vinの位相を調整するまでの間に、温度変動等によりトリガ信号Trの位相が変動した場合であっても、基準信号Refおよび被測定信号Vinに対して共通のトリガ信号Trを用いるので、被測定信号Vinの位相調整には影響を与えない。ただし、トリガ信号Trの位相が変動した場合であっても、トリガ信号Trのタイミングが基準信号Refのエッジ部分に含まれるようにすべく、参照レベルVsは、基準信号RefのHレベルおよびLレベルの中間に設定することが好ましい。
図5は、位相調整回路100の動作例を示すフローチャートである。本例の位相調整回路100は、上述したようにトリガ信号Trの位相を調整してから、被測定信号Vinの位相を調整する。
まず、第2の切替部44が、コンパレータ46の第2の入力端子に参照レベルVsを入力する(S400)。そして、トリガ位相調整部12が、コンパレータ46における比較結果に基づいて、トリガ信号Trのタイミングが基準信号Refのエッジ部分に含まれるように、トリガ信号Trの位相を調整する(S402)。
次に、第2の切替部44は、コンパレータ46の第2の入力端子に被測定信号Vinを入力する(S404)。そして、信号位相調整部30が、コンパレータ46における比較結果に基づいて被測定信号Vinの位相を調整して、基準信号Refの位相に合わせる(S406)。このような処理により、被測定信号Vinの位相を、基準信号Refの位相に合わせることができる。
図6は、基準信号Refおよび被測定信号Vinの波形を用いて、位相調整回路100の他の動作例を説明する図である。図3において横軸は時間を示しており、縦軸は信号レベルを示す。本例の基準信号Refは、被測定信号Vinと略同一の波形を有する。
本例のトリガ発生部10は、タイミングの異なる複数のトリガ信号Trを順次生成する。以下においては、トリガ発生部10が、基準信号Refの1周期の間に、2つのトリガ信号Tr1、Tr2を順次生成する場合を説明する。2つのトリガ信号Trの少なくとも一方のタイミングは、基準信号Refのエッジ部分に含まれることが好ましい。
レベル比較部40は、それぞれのトリガ信号Tr1、Tr2のタイミングで、基準信号Refおよび被測定信号Vinの信号レベルを比較する。そして、信号位相調整部30は、トリガ信号Tr1、Tr2のそれぞれのタイミングにおいて、基準信号Refおよび被測定信号Vinの信号レベルが略等しくなるように、被測定信号Vinの位相を調整する。
このような構成により、被測定信号Vinの位相を、より精度よく調整することができる。例えば、被測定信号Vinの立ち下がりエッジの位相を、基準信号Refの立ち上がりエッジの位相に合わせてしまうことを防ぐことができる。また、トリガ発生部10は、図6に示すように、基準信号の遷移時間T2(エッジの立ち上がり時間または立ち下がり時間)の間に、複数のトリガ信号Trを生成してもよい。
図7は、位相調整回路100の他の構成例を示す図である。本例における位相調整回路100は、図1に関連して説明した位相調整回路100の構成に加え、位相差算出部50を更に備える。位相差算出部50は、レベル比較部40における比較結果に基づいて、基準信号Refおよび被測定信号Vinの位相差を算出する。
例えば、位相差算出部50は、レベル比較部40から、基準信号Refおよび被測定信号Vinの信号レベルの差分を受け取ってよい。上述したように、基準信号Refおよび被測定信号Vinの位相差は、当該信号レベルの差分と、基準信号Refのエッジ傾きから求めることができる。位相差算出部50には、基準信号Refのエッジ傾きが予め与えられてよい。
信号位相調整部30は、位相差算出部50が算出した位相差が略零となるように、被測定信号Vinの位相を調整する。このような構成により、被測定信号Vinの位相調整を短時間で行うことができる。
図8は、位相調整回路100の他の構成例を示す図である。本例における位相調整回路100は、複数の被測定信号Vinを受け取り、それぞれの被測定信号Vinの位相が略同一となるように、それぞれの被測定信号Vinの位相を調整する。本例における位相調整回路100は、トリガ発生部10、トリガ位相調整部12、複数の信号位相調整部30、複数の切替部52、および、コンパレータ46を備える。トリガ発生部10およびトリガ位相調整部12は、図1に関連して説明したトリガ発生部10およびトリガ位相調整部12と同一であってよい。また、切替部52およびコンパレータ46は、図1に関連して説明したレベル比較部40として機能してよい。
複数の信号位相調整部30は、複数の被測定信号Vinと一対一に対応して設けられる。それぞれの信号位相調整部30は、対応する被測定信号Vinの位相を調整する。複数の切替部52は、複数の信号位相調整部30と一対一に対応して設けられる。それぞれの切替部52は、対応する信号位相調整部30が出力する被測定信号Vinを、コンパレータ46に入力するか否かを、与えられるトリガ信号Trに応じて切り替える。また、それぞれの切替部52は、図4に関連して説明した第2の切替部44と同様に、参照レベルVsを、コンパレータ46に入力するか否かを切り替えてもよい。
コンパレータ46の第1の入力端子には、複数の被測定信号Vinのうち、いずれかが基準信号Refとして与えられる。また、コンパレータ46の第2の入力端子には、位相を調整すべき他の被測定信号Vinが順次与えられる。例えば、トリガ発生部10およびトリガ位相調整部12は、基準信号Refとなる被測定信号Vin、および、位相を調整すべきいずれか一つの被測定信号Vinに対応する切替部52にトリガ信号Trを与えてよい。
コンパレータ46は、与えられる2つの信号の比較結果を、位相を調整すべき被測定信号Vinに対応する信号位相調整部30に供給する。信号位相調整部30は、当該比較結果に基づいて、当該被測定信号Vinの位相を調整する。このような構成により、レベル比較部40の第2の入力端子に与える被測定信号Vinを順次変更して、それぞれの被測定信号Vinの位相を順次調整することで、複数の被測定信号Vinの位相を略同一とすることができる。
図9は、一つの実施形に係る試験装置200の構成例を、被試験デバイス300と併せて示す図である。試験装置200は、半導体回路等の被試験デバイス300を試験する装置であって、複数のパターン発生部110、複数の信号位相調整部30、複数のドライバ120、パフォーマンスボード130、複数のコンパレータ46、および、判定部140を備える。
それぞれのパターン発生部110は、被試験デバイス300に供給すべき論理パターンを有する試験信号を生成する。複数の信号位相調整部30は、複数のパターン発生部110と一対一に対応して設けられる。それぞれの信号位相調整部30は、対応するパターン発生部110が出力する試験信号の位相を調整する。
複数のドライバ120は、複数の信号位相調整部30と一対一に対応して設けられる。それぞれのドライバ120は、対応する信号位相調整部30が出力する試験信号を、被試験デバイス300に供給する。
パフォーマンスボード130は、被試験デバイス300を載置して、試験装置200および被試験デバイス300の間で信号を受け渡す。パフォーマンスボード130は、試験装置200に対して取り外し可能に設けられる。
それぞれのコンパレータ46は、被試験デバイス300が試験信号に応じて出力する応答信号を測定する。例えばコンパレータ46は、応答信号の信号レベルと、所定の参照レベルとを比較することで、応答信号の論理パターンを検出してよい。
判定部140は、コンパレータ46における応答信号の測定結果に基づいて、被試験デバイス300の良否を判定する。例えば判定部140は、コンパレータ46が検出した論理パターンと、所定の期待値パターンとを比較することで、被試験デバイス300の良否を判定してよい。
このような構成により、被試験デバイス300を試験することができる。ただし、複数のドライバ120から被試験デバイス300に供給される試験信号は、略同時に被試験デバイス300に供給されることが好ましい。このため、試験装置200は、被試験デバイス300の試験前に、それぞれの信号位相調整部30を用いてそれぞれの試験信号の位相を調整する。
図10は、試験信号の位相を調整する場合の試験装置200の構成例を示す図である。本例の試験装置200は、いずれかの試験信号を基準信号として、他の試験信号の位相を調整する。試験信号の位相調整方法は、図8に関連して説明した方法と同一であってよい。
本例の試験装置200には、パフォーマンスボード130に代えて、キャリブレーション用ボード150が設けられる。キャリブレーション用ボード150は、トリガ発生部10、トリガ位相調整部12、および、複数の切替部52が設けられる。複数の切替部52は、複数のドライバ120と一対一に対応して設けられる。それぞれの切替部52は、対応するドライバ120が出力する試験信号を、コンパレータ46に入力するか否かを切り替える。
トリガ発生部10、トリガ位相調整部12、および、複数の切替部52は、図8に関連して説明したトリガ発生部10、トリガ位相調整部12、および、複数の切替部52と同一であってよい。また、図10に示すコンパレータ46は、図9に示した複数のコンパレータ46のうちのいずれかであってよい。それぞれの信号位相調整部30は、図8に関連して説明した信号位相調整部30と同様に、コンパレータ46における比較結果に基づいて、対応する試験信号の位相を調整する。このような構成により、複数の試験信号の位相を略同一に合わせることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・・トリガ発生部、12・・・トリガ位相調整部、20・・・基準信号発生部、30・・・信号位相調整部、40・・・レベル比較部、42・・・第1の切替部、44・・・第2の切替部、46・・・コンパレータ、48・・・参照レベル生成部、50・・・位相差算出部、52・・・切替部、100・・・位相調整回路、110・・・パターン発生部、120・・・ドライバ、130・・・パフォーマンスボード、140・・・判定部、150・・・キャリブレーション用ボード、200・・・試験装置、300・・・被試験デバイス
Claims (12)
- 被測定信号の位相を調整する位相調整回路であって、
トリガ信号を生成するトリガ発生部と、
基準信号を受け取り、共通の前記トリガ信号のタイミングで、前記被測定信号および前記基準信号を測定するレベル比較部と、
前記レベル比較部における測定結果に基づいて、前記被測定信号の位相を調整する信号位相調整部と
を備える位相調整回路。 - 前記レベル比較部は、前記トリガ信号のタイミングにおける、前記被測定信号および前記基準信号のそれぞれの信号レベルの差分に応じた測定結果を出力する
請求項1に記載の位相調整回路。 - 前記信号位相調整部は、前記レベル比較部が測定する信号レベルの差分が略零となるように、前記被測定信号の位相を調整する
請求項2に記載の位相調整回路。 - 前記レベル比較部に、前記被測定信号に代えて、予め定められた参照レベルを入力するか否かを切り替える切替部と、
前記レベル比較部に前記参照レベルが入力された場合に、前記レベル比較部が測定する信号レベルの差分が略零となるように、前記トリガ信号の位相を予め調整するトリガ位相調整部と
を更に備える請求項2に記載の位相調整回路。 - 前記被測定信号と略同一の波形を有する前記基準信号を生成する基準信号発生部を更に備え、
前記トリガ発生部は、前記基準信号発生部が前記基準信号のエッジを生成するタイミングに応じて前記トリガ信号を生成する
請求項4に記載の位相調整回路。 - 前記基準信号のH論理に対応する信号レベルと、L論理に対応する信号レベルとの間の前記参照レベルを生成する参照レベル生成部を更に備える
請求項5に記載の位相調整回路。 - 前記トリガ発生部は、タイミングの異なる複数の前記トリガ信号を順次生成する
請求項4に記載の位相調整回路。 - 前記トリガ発生部は、前記基準信号の1周期の間に、前記複数のトリガ信号を生成する
請求項7に記載の位相調整回路。 - 前記トリガ発生部は、前記基準信号の遷移時間の間に、前記複数のトリガ信号を生成する
請求項7に記載の位相調整回路。 - 前記位相調整回路は、複数の前記被測定信号を受け取り、
前記レベル比較部は、前記複数の被測定信号のうち、いずれかを前記基準信号として、他の前記被測定信号と、前記基準信号との信号レベル差を測定する
請求項2に記載の位相調整回路。 - 前記レベル比較部が測定する信号レベル差と、前記基準信号のエッジ傾きに基づいて、前記基準信号および前記被測定信号の位相差を算出する位相差算出部を更に備え、
前記信号位相調整部は、前記位相差算出部が算出する位相差に基づいて、前記被測定信号の位相を調整する
請求項2に記載の位相調整回路。 - 被試験デバイスを試験する試験装置であって、
試験信号をそれぞれ出力する複数のドライバと、
前記被試験デバイスが前記試験信号に応じて出力する応答信号に基づいて、前記被試験デバイスの良否を判定する判定部と、
トリガ信号を生成するトリガ発生部と、
共通の前記トリガ信号のタイミングで、基準となる前記試験信号および他の前記試験信号を測定するレベル比較部と、
前記レベル比較部における測定結果に基づいて、前記他の試験信号の位相を予め調整する信号位相調整部と
を備える試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008008334A JP2009171337A (ja) | 2008-01-17 | 2008-01-17 | 位相調整回路および試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008008334A JP2009171337A (ja) | 2008-01-17 | 2008-01-17 | 位相調整回路および試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009171337A true JP2009171337A (ja) | 2009-07-30 |
Family
ID=40972005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008008334A Withdrawn JP2009171337A (ja) | 2008-01-17 | 2008-01-17 | 位相調整回路および試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009171337A (ja) |
-
2008
- 2008-01-17 JP JP2008008334A patent/JP2009171337A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279724B2 (ja) | 試験装置およびキャリブレーション方法 | |
KR101228270B1 (ko) | 시험 장치 및 시험 방법 | |
US8502523B2 (en) | Test apparatus and test method | |
US7978109B1 (en) | Output apparatus and test apparatus | |
KR101138296B1 (ko) | 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치 | |
US7782064B2 (en) | Test apparatus and test module | |
WO2007086275A1 (ja) | 試験装置および試験方法 | |
TWI386666B (zh) | 偵測裝置以及測試裝置 | |
JP4355704B2 (ja) | 測定装置、測定方法、及び試験装置 | |
US7965093B2 (en) | Test apparatus and test method for testing a device under test using a multi-strobe | |
JP4469753B2 (ja) | 試験装置 | |
JP2009103469A (ja) | 試験装置、スキュー測定装置、デバイスおよびボード | |
JP4109951B2 (ja) | マルチストローブ装置、試験装置、及び調整方法 | |
JP2009171337A (ja) | 位相調整回路および試験装置 | |
US7135880B2 (en) | Test apparatus | |
KR100864633B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
JP2006226791A (ja) | 試験装置、タイミング発生器、及びプログラム | |
US8791741B2 (en) | Adjustment apparatus, adjustment method and test apparatus | |
KR101323372B1 (ko) | 신호 발생 장치 및 이를 이용한 자동 테스트 장치 | |
JP2011095079A (ja) | 半導体試験装置 | |
JP2001183432A (ja) | タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法 | |
JPH11337618A (ja) | タイミング・デスキュー装置及びタイミング・デスキュー方法 | |
JP2000065898A (ja) | 半導体試験装置及びプログラムを記憶した記憶媒体 | |
JP2008045879A (ja) | コンパレータのスキュー測定方法 | |
JPWO2010087008A1 (ja) | 電子デバイス、試験装置および試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |