JPH11337618A

JPH11337618A - タイミング・デスキュー装置及びタイミング・デスキュー方法

Info

Publication number: JPH11337618A
Application number: JP10143552A
Authority: JP
Inventors: Hiroyuki Numata; 宏之沼田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1998-05-26
Filing date: 1998-05-26
Publication date: 1999-12-10
Anticipated expiration: 2018-05-26
Also published as: JP3611012B2

Abstract

(57)【要約】【課題】校正精度を向上させるタイミング・デスキュ
ー装置を実現することを目的にする。【解決手段】本発明は、ドライバ側の第１のプログラ
マブルディレイラインと、コンパレータ側の第２のプロ
グラマブルディレイラインとを、基準ドライバの基準波
形によりタイミング調整を行うタイミング・デスキュー
装置に改良を加えたものである。本装置は、所定のリフ
ァレンス電圧で、コンパレータにより基準波形に基づい
て、第２のプログラマブルディレイラインを調整し、デ
ィレイ値を決定するディレイ決定手段と、このディレイ
決定手段で決定した第２のプログラマブルディレイライ
ンのディレイ値で、基準波形に基づいて、コンパレータ
のリファレンス電圧を調整し、リファレンス電圧を決定
するリファレンス電圧決定手段とを有し、ディレイ決定
手段で決定したディレイ値と、リファレンス電圧決定手
段で決定したリファレンス電圧で、ドライバ側の第１の
プログラマブルディレイラインを調整することを特徴と
する装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣ試験装置に用
いられるタイミング・デスキュー装置に関し、校正精度
を向上させるタイミング・デスキュー装置に関するもの
である。

【０００２】

【従来の技術】ＩＣ試験装置においては被試験対象（以
下ＤＵＴと略す）のＩＣに例えば１０ps（picosecond）
の時間的分解能でデジタル信号を加えたり、同様な時間
的分解能でＤＵＴの各ピンから出力されるデジタル信号
の測定を行いＤＵＴの機能試験を行う。このような高速
領域になると通過する電子素子、および伝送路長などに
より、デジタル信号の遅延する量が問題となる。すなわ
ち、信号発生器から同一時刻にデジタル信号を発生さ
せ、ＤＵＴの例えば１番ピン，２番ピン，３番ピンにデ
ジタル信号を加えたつもりであっても、それぞれのピン
に至るまでの伝送路長や通過する電子素子により遅延量
が異なるので、実際に３つのピンに到達するデジタル信
号の時刻は異なってしまう。

【０００３】同様に、ＤＵＴの複数のピンから同一時刻
にデジタル信号が出力されたとしても、このデジタル信
号を検出する検出回路までに、それぞれ異なった遅延量
が存在すると、ＤＵＴから異なった時刻にデジタル信号
の出力があったと誤って判断されてしまう。

【０００４】従って、信号発生器からＤＵＴに至るまで
の伝送回路により発生する遅延量の校正、および、ＤＵ
Ｔから検出回路へ至るまでの伝送回路により発生する遅
延量の校正が必要となる。これをタイミング校正とい
う。

【０００５】そこで、従来のＩＣ試験装置は、ドライバ
がＤＵＴに出力するデジタル信号を遅延させるプログラ
マブルディレイラインと、ＤＵＴからコンパレータに入
力されるデジタル信号の取り込みのタイミング信号を遅
延させるプログラマブルディレイラインとを調整するこ
とで、デジタル信号のタイミング校正を行っていた。こ
のような装置は、例えば、特開平６−２８１７０４号公
報や特開平７−５５８８２号公報等に記載されている。

【０００６】また、ピン間、あるいは、同一ピンでも複
数のエッジ間のスキューを最小に調整する場合、システ
ム基準をリファレンスとして用いることも一般に行われ
ている。

【０００７】各コンパレータ及びドライバのエッジタイ
ミングをデスキューする方法として、基準ドライバだけ
を持つような装置を図３に示し説明する。

【０００８】図において、ピンエレクトロニクスＰＥ
１，ＰＥ２は、それぞれポゴピンＰ１，Ｐ２を介して、
校正用のパフォーマンスボードＰＢに接続する。なお、
ピンエレクトロニクスは、実際には、数多くあるが、こ
こでは、省略してある。

【０００９】ピンエレクトロニクスＰＥ１，ＰＥ２は、
プログラマブルディレイラインＤ１〜Ｄ３，ＲＳフリッ
プフロップＦ，ドライバＤＲＶ，コンパレータＣＭＰ，
Ｄフリップフロップ（ラッチ回路）Ｒ，スイッチＳＷを
有している。

【００１０】プログラマブルディレイラインＤ１は、ス
キュー調整用に設けられ、立ち上がりエッジ信号を入力
し、このエッジ信号を遅延する。プログラマブルディレ
イラインＤ２は、スキュー調整用に設けられ、立ち下が
りエッジ信号を入力し、立ち下がりエッジ信号を遅延す
る。ＲＳフリップフロップＦは、セット端子にプログラ
マブルディレイラインＤ１からの信号を入力し、リセッ
ト端子にプログラマブルディレイラインＤ２からの信号
を入力する。ドライバＤＲＶは、ＲＳフリップフロップ
Ｆからの出力を入力する。スイッチＳＷは、一端にドラ
イバＤＲＶの出力端を接続し、他端にポゴピンＰ１，Ｐ
２を接続する。

【００１１】コンパレータＣＭＰは、スイッチＳＷの一
端を入力端と接続し、リファレンス電圧と比較する。プ
ログラマブルディレイラインＤ３は、ストローブエッジ
信号を入力し、遅延する。ＤフリップフロップＲは、コ
ンパレータＣＭＰの出力をＤ端子に入力し、プログラマ
ブルディレイラインＤ３からの信号をクロック端子に入
力し、Ｈ（ハイレベル）／Ｌ（ロウレベル）情報を出力
する。

【００１２】パフォーマンスボードＰＢは、基準ドライ
バＤＲＶ０，分配マトリクスＳを有する。

【００１３】基準ドライバＤＲＶ０は、基準波形を出力
する。分配マトリクスＳは、基準ドライバＤＲＶ０から
の基準波形を、ポゴピンＰ１，Ｐ２を介して、ピンエレ
クトロニクスＰＥ１，ＰＥ２に切り替えて与える。

【００１４】このような装置の動作を以下に説明する。
まず、コンパレータ側のデスキューについて説明を行
う。分配マトリクスＳは、基準ドライバＤＲＶ０の出力
する基準波形を切り替えて、ポゴピンＰ１を介して、ピ
ンエレクトロニクスＰＥ１に入力する。コンパレータＣ
ＭＰに与えられたリファレンス電圧に対するＨ／Ｌ情報
を基に、プログラマブルディレイラインＤ３を変化さ
せ、Ｈ／Ｌの切り替わり点を求める。このような調整を
すべてのピンエレクトロニクスのコンパレータＣＭＰに
対して行う。

【００１５】次に、ドライバ側のデスキューについて説
明を行う。分配マトリクスＳは、基準ドライバＤＲＶ０
の出力する基準波形を切り替えて、ポゴピンＰ２を介し
て、ピンエレクトロニクスＰＥ２に入力する。コンパレ
ータＣＭＰに与えられたリファレンス電圧に対するＨ／
Ｌ情報を基に、プログラマブルディレイラインＤ３を変
化させ、Ｈ／Ｌの切り替わり点を求める。つまり、基準
ドライバＤＲＶ０の基準波形をコンパレータＣＭＰで値
付する。

【００１６】次に、ピンエレクトロニクスＰＥ１のドラ
イバＤＲＶから信号を出力し、スイッチＳＷとポゴピン
Ｐ１，Ｐ２とを介して、ピンエレクトロニクスＰＥ２に
入力する。ピンエレクトロニクスＰＥ１のプログラマブ
ルディレイラインＤ１，Ｄ２を調整し、ピンエレクトロ
ニクスＰＥ２のコンパレータＣＭＰによるＨ／Ｌの切り
替わり点を求める。つまり、ピンエレクトロニクスＰＥ
２のコンパレータＣＭＰを２次基準として、ピンエレク
トロニクスＰＥ１のドライバＤＲＶ側のデスキューを行
う。

【００１７】このような動作を繰り返して、すべてのピ
ンエレクトロニクスのドライバＤＲＶのデスキューを行
う。

【００１８】

【発明が解決しようとする課題】このような装置では、
２次基準となるピンエレクトロニクスＰＥ２のコンパレ
ータＣＭＰのストローブ・タイミングの分解能が粗い場
合、基準ドライバＤＲＶ０の基準波形を覚え込ませるこ
とが不可能である。つまり、ストローブ・タイミングの
分解能をΔｔｃｍｐ［ｓ］とすると、最悪、基準ドライ
バの波形を値づけする際に、この分だけ誤差が生じる。
さらに、被校正のドライバＤＲＶのスキュー分解能をΔ
ｔｄｒｖ［ｓ］とすると、最大（Δｔｃｍｐ＋Δｔｄｒ
ｖ）［ｓ］だけの誤差が生じてしまうという問題点があ
った。

【００１９】そこで、本発明の目的は、校正精度を向上
させるタイミング・デスキュー装置を実現することにあ
る。

【００２０】

【課題を解決するための手段】本発明は、ドライバ側の
第１のプログラマブルディレイラインと、コンパレータ
側の第２のプログラマブルディレイラインとを、基準ド
ライバの基準波形によりタイミング調整を行うタイミン
グ・デスキュー装置において、所定のリファレンス電圧
で、前記コンパレータにより前記基準波形に基づいて、
前記第２のプログラマブルディレイラインを調整し、デ
ィレイ値を決定するディレイ決定手段と、このディレイ
決定手段で決定した第２のプログラマブルディレイライ
ンのディレイ値で、前記基準波形に基づいて、前記コン
パレータのリファレンス電圧を調整し、リファレンス電
圧を決定するリファレンス電圧決定手段とを有し、前記
ディレイ決定手段で決定したディレイ値と、前記リファ
レンス電圧決定手段で決定したリファレンス電圧で、ド
ライバ側の第１のプログラマブルディレイラインを調整
することを特徴とするものである。

【００２１】このような本発明では、ディレイ決定手段
が、コンパレータを所定のリファレンス電圧で、基準波
形により、第２のプログラマブルディレイラインのディ
レイ値を求める。そして、リファレンス電圧決定手段
が、リファレンス電圧を変化させて、基準波形により、
リファレンス電圧を求める。この決定したディレイ値と
リファレンス電圧で、ドライバ側の第１のプログラマブ
ルディレイラインを調整する。

【００２２】

【発明の実施の形態】以下図面を用いて本発明を説明す
る。図１は本発明の一実施例を示した構成図である。図
３と同一のものは同一符号を付して説明を省略する。

【００２３】図において、コントローラ１は、パフォー
マンスボードＰＢ（基準ドライバＤＲＶ０，分配マトリ
クスＳ）を制御すると共に、ピンエレクトロニクスＰＥ
１，ＰＥ２を制御する。そして、コントローラ１は、デ
ィレイ決定手段１１，リファレンス電圧決定手段１２，
ディレイサーチ手段１３，第１の電圧サーチ手段１４，
第２の電圧サーチ手段１５，判定手段１６を有する。

【００２４】ディレイ決定手段１１は、所定のリファレ
ンス電圧で、コンパレータＣＭＰにより基準波形に基づ
いて、第２のプログラマブルディレイラインＤ３を調整
し、ディレイ値を決定する。

【００２５】リファレンス電圧決定手段１２は、ディレ
イ決定手段１１で決定した第２のプログラマブルディレ
イラインＤ３のディレイ値で、基準波形に基づいて、コ
ンパレータＣＭＰのリファレンス電圧を調整し、リファ
レンス電圧を決定する。

【００２６】ディレイサーチ手段１３は、ディレイ決定
手段１１で決定したディレイ値と、リファレンス電圧決
定手段１２で決定したリファレンス電圧で、ドライバＤ
ＲＶ側の第１のプログラマブルディレイラインＤ１，Ｄ
２を調整し、ディレイ値をサーチする。

【００２７】第１の電圧サーチ手段１４は、ディレイサ
ーチ手段１３でサーチしたディレイ値で、コンパレータ
ＣＭＰのリファレンス電圧をサーチする。

【００２８】第２の電圧サーチ手段１５は、ディレイサ
ーチ手段１３でサーチしたディレイ値を最小変化分だけ
変化させ、コンパレータＣＭＰのリファレンス電圧をサ
ーチする。

【００２９】判定手段１６は、第１，第２の電圧サーチ
手段１４，１５でサーチしたリファレンス電圧を比較
し、リファレンス電圧決定手段１２で決定したリファレ
ンス電圧より差が小さい方のリファレンス電圧のディレ
イ値を第１のプログラマブルディレイラインＤ１，Ｄ２
のディレイ値とする。

【００３０】このような装置の動作を以下で説明する。
図２は図１の装置の動作を説明する図である。まず、コ
ンパレータ側のデスキューについて説明を行う。分配マ
トリクスＳは、コントローラ１により制御された基準ド
ライバＤＲＶ０の出力する基準波形を、コントローラ１
の指示により切り替えて、ポゴピンＰ１を介して、ピン
エレクトロニクスＰＥ１に入力する。コンパレータＣＭ
Ｐに与えられたリファレンス電圧に対するＨ／Ｌ情報を
基に、プログラマブルディレイラインＤ３を変化させ、
Ｈ／Ｌの切り替わり点を求め、ディレイ値を決める。こ
のような調整をすべてのコンパレータＣＭＰに対して行
う。

【００３１】次に、ドライバ側のデスキューについて説
明を行う。分配マトリクスＳは、コントローラ１により
制御された基準ドライバＤＲＶ０の出力する基準波形ａ
を、コントローラ１の指示により切り替えて、ポゴピン
Ｐ２を介して、ピンエレクトロニクスＰＥ２に入力す
る。ディレイ決定手段１１は、コンパレータＣＭＰに与
えられたリファレンス電圧に対するＨ／Ｌ情報を基に、
プログラマブルディレイラインＤ３のディレイ値を変化
させ、Ｈ／Ｌの切り替わり点を求め、ディレイ値を決め
る。つまり、基準ドライバＤＲＶ０の基準波形ａをコン
パレータＣＭＰで値付する。

【００３２】ここでは、エッジサーチにバイナリーサー
チを使用している。バイナリーサーチは、サーチ対象が
単調性を持つ時に使用可能な方法であり、サーチ回数を
構成するビット数に減らすことができる。つまり、プロ
グラマブルディレイラインのディレイ値との関係に単調
性がある場合に有効である。

【００３３】そして、リファレンス電圧手段１２が、リ
ファレンス電圧を元々の設定の近傍でサーチし、Ｈ／Ｌ
の切り替わり点を求め、このリファレンス電圧を”Ｖ
Ｈ”とする。

【００３４】次に、コントローラ１により、ピンエレク
トロニクスＰＥ１のドライバＤＲＶから信号を出力し、
スイッチＳＷとポゴピンＰ１，Ｐ２とを介して、ピンエ
レクトロニクスＰＥ２に入力する。ディレイサーチ手段
１３が、ピンエレクトロニクスＰＥ１のプログラマブル
ディレイラインＤ１，Ｄ２を調整し、ピンエレクトロニ
クスＰＥ２のコンパレータＣＭＰによるＨ／Ｌの切り替
わり点を求め、プログラマブルディレイラインＤ１，Ｄ
２のディレイ値を決める。これにより、ドライバＤＲＶ
が出力する信号が波形ｂとなる。

【００３５】第１の電圧サーチ手段１４が、リファンレ
ンス電圧を”ＶＨ”の近傍で変化させ、Ｈ／Ｌの切り替
わり点をさらに詳細に捕まえる。このときのリファレン
ス電圧の”ＶＨ”からの変化量を”ΔＶＨ１”とする。

【００３６】そして、第２の電圧サーチ手段１５が、第
１のプログラマブルディレイラインＤ１，Ｄ２のディレ
イ値を最小変化分だけ（±１）だけ変化させ、ドライバ
ＤＲＶが出力する信号を波形ｃとする。Ｈ／Ｌの切り替
わり点を、リファレンス電圧を変化させて求める。この
ときのリファレンス電圧の”ＶＨ”からの変化量を”Δ
ＶＨ２”とする。ここで、ディレイ値を＋１変化させる
か、−１変化させるかは、バイナリーサーチの判定方法
に依存する。つまり、プログラマブルディレイラインＤ
３のディレイ値がＨ／Ｌ判定のＨ側寄りか、Ｌ側寄りか
は、バイナリーサーチのアルゴリズムに依存するもので
ある。

【００３７】判定手段１６は、”｜ΔＶＨ１｜”と”｜
ΔＶＨ２｜”とを比較し、小さい方のディレイ値を、第
１のプログラマブルディレイラインＤ１，Ｄ２のディレ
イ値とする。

【００３８】このような動作を繰り返して、すべてのピ
ンのドライバのデスキューを行う。

【００３９】このように、コンパレータＣＭＰを所定の
リファレンス電圧で、基準波形に基づいて、第２のプロ
グラマブルディレイラインＤ３のディレイ値を求めた後
に、リファレンス電圧を変化させて、基準波形に基づい
て、リファレンス電圧を設定するので、コンパレータＣ
ＭＰ側の第２のプログラマブルディレイラインＤ３によ
るディレイ値による誤差をなくすことができる。これに
より、ドライバＤＲＶ側の第１のプログラマブルディレ
イラインＤ１，Ｄ２のディレイ値の設定を精度よく行う
ことができる。

【００４０】特に、電圧方向のサーチは、時間軸分解
能、すなわち、プログラマブルディレイラインの分解能
が粗い場合に有効となる。一般に、時間軸分解能につい
ては、高速レートを発生できるテスタと、低速レートし
か発生できないテスタとの間では隔たりがあるものの、
リファレンス電圧の分解能は、両者間の差はあまり見ら
れない。従って、特に本装置は、低速レートのテスタに
有効である。

【００４１】また、コンパレータＣＭＰにより、ドライ
バＤＲＶ側の第１のプログラマブルディレイラインＤ
１，Ｄ２のディレイ値を求めた後、リファレンス電圧を
サーチし、ディレイ値を最小変化分だけ変化させ、リフ
ァレンス電圧をサーチし、設定したリファレンス電圧と
比較し、差が小さい方のリファレンス電圧のディレイ値
を、第１のプログラマブルディレイラインＤ１，Ｄ２の
ディレイ値とするので、基準波形に最も近くなるよう
に、ディレイ値を求めることができる。つまり、精度よ
くタイミング校正を行うことができる。

【００４２】なお、本発明はこれに限定されるものでは
なく、以下のような構成でもよい。第１のプログラマブ
ルディレイラインＤ１，Ｄ２は、２つ設ける構成を示し
たが、ドライバＤＲＶとＲＳフリップフロップＦとの間
に１つ設ける構成でもよい。

【００４３】また、パフォーマンスボードＰＢで、基準
ドライバＤＲＶ０と分配マトリクスＳとを設けた構成を
示したが、基準ドライバＤＲＶ０をポゴピンＰ１，Ｐ２
よりシステム側に実装してもよい。また、通常、ＤＵＴ
の試験に用いるドライバＤＲＶの１つを基準ドライバと
してもよい。

【００４４】そして、Ｈ／Ｌ情報を用いた例を示した
が、パス／フェイル情報等を用いる構成でもよい。

【００４５】さらに、サーチ方法として、バイナリーサ
ーチの例を示したが、これに限定されるものではない。

【００４６】

【発明の効果】本発明によれば、以下のような効果があ
る。請求項１，３によれば、コンパレータを所定のリフ
ァレンス電圧で、基準波形に基づいて、第２のプログラ
マブルディレイラインのディレイ値を求めた後に、リフ
ァレンス電圧を変化させて、基準波形に基づいて、リフ
ァレンス電圧を設定するので、コンパレータ側の第２の
プログラマブルディレイラインによるディレイ値による
誤差をなくすことができる。これにより、ドライバ側の
第１のプログラマブルディレイラインのディレイ値の設
定を精度よく行うことができる。

【００４７】請求項２，４によれば、コンパレータによ
り、ドライバ側の第１のプログラマブルディレイライン
のディレイ値を求めた後、リファレンス電圧をサーチ
し、ディレイ値を最小変化分だけ変化させ、リファレン
ス電圧をサーチし、設定したリファレンス電圧と比較
し、差が小さい方のリファレンス電圧のディレイ値を、
第１のプログラマブルディレイラインのディレイ値とす
るので、基準波形に最も近くなるように、ディレイ値を
求めることができる。つまり、精度よくタイミング校正
を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示した構成図である。

【図２】図１の装置の動作を説明する図である。

【図３】従来のタイミング・デスキュー装置を示した構
成図である。

【符号の説明】

ＣＭＰコンパレータＤ１，Ｄ２第１のプログラマブルディレイラインＤ３第２のプログラマブルディレイラインＤＲＶドライバＤＲＶ０基準ドライバ１１ディレイ決定手段１２リファレンス電圧決定手段１３ディレイサーチ手段１４第１の電圧サーチ手段１５第２の電圧サーチ手段１６判定手段

Claims

【特許請求の範囲】

【請求項１】ドライバ側の第１のプログラマブルディ
レイラインと、コンパレータ側の第２のプログラマブル
ディレイラインとを、基準ドライバの基準波形によりタ
イミング調整を行うタイミング・デスキュー装置におい
て、所定のリファレンス電圧で、前記コンパレータにより前
記基準波形に基づいて、前記第２のプログラマブルディ
レイラインを調整し、ディレイ値を決定するディレイ決
定手段と、このディレイ決定手段で決定した第２のプログラマブル
ディレイラインのディレイ値で、前記基準波形に基づい
て、前記コンパレータのリファレンス電圧を調整し、リ
ファレンス電圧を決定するリファレンス電圧決定手段と
を有し、前記ディレイ決定手段で決定したディレイ値
と、前記リファレンス電圧決定手段で決定したリファレ
ンス電圧で、ドライバ側の第１のプログラマブルディレ
イラインを調整することを特徴とするタイミング・デス
キュー装置。
【請求項２】ディレイ決定手段で決定したディレイ値
と、リファレンス電圧決定手段で決定したリファレンス
電圧で、ドライバ側の第１のプログラマブルディレイラ
インを調整し、ディレイ値をサーチするディレイサーチ
手段と、このディレイサーチ手段でサーチしたディレイ
値で、コンパレータのリファレンス電圧をサーチする第
１の電圧サーチ手段と、ディレイサーチ手段でサーチしたディレイ値を最小変化
分だけ変化させ、コンパレータのリファレンス電圧をサ
ーチする第２の電圧サーチ手段と、前記第１，第２の電圧サーチ手段でサーチしたリファレ
ンス電圧を比較し、リファレンス電圧決定手段で決定し
たリファレンス電圧より差が小さい方のリファレンス電
圧のディレイ値を第１のプログラマブルディレイライン
のディレイ値とする判定手段とを有することを特徴とす
る請求項１記載のタイミング・デスキュー装置。
【請求項３】ドライバ側の第１のプログラマブルディ
レイラインと、コンパレータ側の第２のプログラマブル
ディレイラインとを、基準ドライバの基準波形によりタ
イミング調整を行うタイミング・デスキュー方法におい
て、所定のリファレンス電圧で、前記コンパレータにより前
記基準波形に基づいて、前記第２のプログラマブルディ
レイラインを調整し、ディレイ値を決定し、決定した第２のプログラマブルディレイラインのディレ
イ値で、前記基準波形に基づいて、前記コンパレータの
リファレンス電圧を調整し、リファレンス電圧を決定
し、決定したディレイ値とリファレンス電圧とで、ドライバ
側の第１のプログラマブルディレイラインを調整するこ
とを特徴とするタイミング・デスキュー方法。
【請求項４】決定したディレイ値とリファレンス電圧
とで、ドライバ側の第１のプログラマブルディレイライ
ンを調整し、ディレイ値をサーチし、サーチしたディレイ値で、コンパレータのリファレンス
電圧をサーチし、サーチしたディレイ値を最小変化分だけ変化させ、コン
パレータのリファレンス電圧をサーチし、サーチしたリファレンス電圧を比較し、決定したリファ
レンス電圧より差が小さい方のリファレンス電圧のディ
レイ値を第１のプログラマブルディレイラインのディレ
イ値とすることを特徴とする請求項３記載のタイミング
・デスキュー方法。