JPH1140749A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH1140749A JPH1140749A JP19423897A JP19423897A JPH1140749A JP H1140749 A JPH1140749 A JP H1140749A JP 19423897 A JP19423897 A JP 19423897A JP 19423897 A JP19423897 A JP 19423897A JP H1140749 A JPH1140749 A JP H1140749A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage generation
- switch
- output
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 製品毎の出力電圧のばらつきをトリミングな
しに低減した基準電圧発生回路を提供する。 【解決手段】 基準電圧発生源６４〜６８を並列接続
し、その平均値を出力とする。加えてスイッチ７４〜７
８を設け、スイッチコントローラ７９、ウィンドウコン
パレータ８０、レジスタ８１を用いて制御し、所望する
基準電圧発生回路の出力値から逸脱する値を出力する基
準電圧発生源を遮断することで高精度を実現する。ま
た、複数の基準電圧発生源をレイアウトの際チップ全体
に対称配置して、応力変動、熱分布変動に強い構成とす
ることができる。
しに低減した基準電圧発生回路を提供する。 【解決手段】 基準電圧発生源６４〜６８を並列接続
し、その平均値を出力とする。加えてスイッチ７４〜７
８を設け、スイッチコントローラ７９、ウィンドウコン
パレータ８０、レジスタ８１を用いて制御し、所望する
基準電圧発生回路の出力値から逸脱する値を出力する基
準電圧発生源を遮断することで高精度を実現する。ま
た、複数の基準電圧発生源をレイアウトの際チップ全体
に対称配置して、応力変動、熱分布変動に強い構成とす
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、基準電圧発生回路
に関し、特に絶対精度を必要とする出力値の製品ばらつ
きを低減する基準電圧発生回路に関する。
に関し、特に絶対精度を必要とする出力値の製品ばらつ
きを低減する基準電圧発生回路に関する。
【０００２】
【従来の技術】基準電圧発生回路は、絶対精度を必要と
する回路であるが、製造工程、製造技術の限界から発生
するプロセスばらつきにより、製品毎に出力電圧の誤差
を生じてしまう。従来、この製品毎の誤差を許容できな
いような高精度の出力電圧を求める場合、集積回路等に
おいてはトリミングという方法によって、基準電圧発生
回路の出力値を正確に調整してきた。
する回路であるが、製造工程、製造技術の限界から発生
するプロセスばらつきにより、製品毎に出力電圧の誤差
を生じてしまう。従来、この製品毎の誤差を許容できな
いような高精度の出力電圧を求める場合、集積回路等に
おいてはトリミングという方法によって、基準電圧発生
回路の出力値を正確に調整してきた。
【０００３】例えば特開昭５７−１８４２２８号公報に
は、チェック用のパターンおよび端子等を有する被トリ
ミング回路を付加し、そのチェック用のパターンおよび
端子等の出力をトリミングを行う前に測定することで得
られた情報を反映して、正確なトリミングを行う方法が
記載されている。
は、チェック用のパターンおよび端子等を有する被トリ
ミング回路を付加し、そのチェック用のパターンおよび
端子等の出力をトリミングを行う前に測定することで得
られた情報を反映して、正確なトリミングを行う方法が
記載されている。
【０００４】
【発明が解決しようとする課題】上述した従来の基準電
圧発生回路は、絶対精度の補正を行うためにトリミング
方法を用いなければならないので、被トリミング回路を
付加し精度の高いテスタで出力信号を確認しながら、外
部からの物理的な操作、または信号の入力よって出力値
を補正する必要があるという欠点がある。
圧発生回路は、絶対精度の補正を行うためにトリミング
方法を用いなければならないので、被トリミング回路を
付加し精度の高いテスタで出力信号を確認しながら、外
部からの物理的な操作、または信号の入力よって出力値
を補正する必要があるという欠点がある。
【０００５】本発明の目的は、製造工程、製造技術の限
界から発生するプロセスばらつきにより生ずる製品毎の
出力電圧の誤差を補正するために、被トリミング回路を
付加し精度の高いテスタで出力信号を確認しながら外部
からの物理的操作や信号入力によって出力値を補正する
必要のない基準電圧発生回路を提供することである。
界から発生するプロセスばらつきにより生ずる製品毎の
出力電圧の誤差を補正するために、被トリミング回路を
付加し精度の高いテスタで出力信号を確認しながら外部
からの物理的操作や信号入力によって出力値を補正する
必要のない基準電圧発生回路を提供することである。
【０００６】
【課題を解決するための手段】本発明の基準電圧発生回
路は、並列に接続された複数の基準電圧発生源により構
成されている。
路は、並列に接続された複数の基準電圧発生源により構
成されている。
【０００７】前記複数の基準電圧発生源がチップ上の中
心点を通る直交する２軸の各々に対応となるように分散
配置されていることが望ましい。
心点を通る直交する２軸の各々に対応となるように分散
配置されていることが望ましい。
【０００８】前記基準電圧発生源の出力電圧が設定され
た範囲外にある場合に、外部からの物理的操作および信
号入力無しに当該基準電圧発生源を遮断するスイッチ回
路をさらに有していてもよい。
た範囲外にある場合に、外部からの物理的操作および信
号入力無しに当該基準電圧発生源を遮断するスイッチ回
路をさらに有していてもよい。
【０００９】また、前記スイッチ回路は、ｎを整数とす
るとき、ｎ個の基準電圧発生源の個々に対応して設けら
れ、前記基準電圧発生源の出力を開閉するｎ個のスイッ
チと、前記ｎ個のスイッチから前記基準電圧発生源の出
力電圧を受け、該出力電圧が設定されている範囲にある
とき、前記スイッチの切替情報としてハイを出力するウ
ィンドウコンパレータと、レジスタと、ｍを１ないしｎ
の整数とするとき、第ｍ番目のスイッチを選択して閉と
し、前記ウィンドウコンパレータが出力したスイッチ切
替情報を受けて前記レジスタに蓄積させた後、第ｍ＋１
番目のスイッチを閉とする操作を繰り返してｎ個のスイ
ッチの切替情報を前記レジスタに蓄積させ、該切替情報
をもとに、切替情報がハイであるスイッチのみを閉にす
るスイッチコントローラとを有するものであってよい。
るとき、ｎ個の基準電圧発生源の個々に対応して設けら
れ、前記基準電圧発生源の出力を開閉するｎ個のスイッ
チと、前記ｎ個のスイッチから前記基準電圧発生源の出
力電圧を受け、該出力電圧が設定されている範囲にある
とき、前記スイッチの切替情報としてハイを出力するウ
ィンドウコンパレータと、レジスタと、ｍを１ないしｎ
の整数とするとき、第ｍ番目のスイッチを選択して閉と
し、前記ウィンドウコンパレータが出力したスイッチ切
替情報を受けて前記レジスタに蓄積させた後、第ｍ＋１
番目のスイッチを閉とする操作を繰り返してｎ個のスイ
ッチの切替情報を前記レジスタに蓄積させ、該切替情報
をもとに、切替情報がハイであるスイッチのみを閉にす
るスイッチコントローラとを有するものであってよい。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】図１は本発明の基準電圧発生回路の第１実
施形態のブロック図、図２は図１の基準電圧発生源４，
５，・・・，８の回路図である。
施形態のブロック図、図２は図１の基準電圧発生源４，
５，・・・，８の回路図である。
【００１２】この基準電圧発生回路は、ｎ個の基準電圧
発生源４，５，・・・，８と抵抗９，１０，１１，・・
・，１３とからなっている。基準電圧発生源４，５，・
・・，８は図２に示す回路構成を持ち、並列に接続され
て高位側電源１と低位側電源２にそれぞれ接続されれて
いる。抵抗９，１０，・・・，１３は一端は基準電圧発
生源４，５，・・・，８にそれぞれ接続され、他端は並
列に接続されて基準電圧発生回路出力端子３に至ってい
る。
発生源４，５，・・・，８と抵抗９，１０，１１，・・
・，１３とからなっている。基準電圧発生源４，５，・
・・，８は図２に示す回路構成を持ち、並列に接続され
て高位側電源１と低位側電源２にそれぞれ接続されれて
いる。抵抗９，１０，・・・，１３は一端は基準電圧発
生源４，５，・・・，８にそれぞれ接続され、他端は並
列に接続されて基準電圧発生回路出力端子３に至ってい
る。
【００１３】複数の基準電圧発生源をｎ個、抵抗を介し
て並列につなぎ合わせることでその平均値を基準電圧発
生回路の出力としている。このとき、基準電圧発生源１
個の分散をσとするとｎ個のつなぎ合わせた基準電圧発
生回路の分散σｎは、 σｎ＝σ／√ｎ となり、基準電圧発生源１個のときに比較して分散をｎ
の２分の１乗分低減できる。
て並列につなぎ合わせることでその平均値を基準電圧発
生回路の出力としている。このとき、基準電圧発生源１
個の分散をσとするとｎ個のつなぎ合わせた基準電圧発
生回路の分散σｎは、 σｎ＝σ／√ｎ となり、基準電圧発生源１個のときに比較して分散をｎ
の２分の１乗分低減できる。
【００１４】この実施形態の基準電圧発生回路は出力電
圧精度が高く、出力補正のためのトリミングの必要がな
い。
圧精度が高く、出力補正のためのトリミングの必要がな
い。
【００１５】図３は本発明の基準電圧発生回路の第２実
施形態のブロック図である。
施形態のブロック図である。
【００１６】この基準電圧発生回路は図１の基準電圧発
生回路と同様の構成でｎ個の基準電圧発生源２４，２５
・・・，２８と抵抗２９，３０，・・・，３３とからな
っている。基準電圧発生源２４，２５，・・・２８は図
２の基準電圧発生源と同様の回路構成を持ち、チップ１
０１上にチップの中心点を通る直交する２軸の各々に対
し対称の位置に（図で上下左右対称）レイアウトされて
いる。
生回路と同様の構成でｎ個の基準電圧発生源２４，２５
・・・，２８と抵抗２９，３０，・・・，３３とからな
っている。基準電圧発生源２４，２５，・・・２８は図
２の基準電圧発生源と同様の回路構成を持ち、チップ１
０１上にチップの中心点を通る直交する２軸の各々に対
し対称の位置に（図で上下左右対称）レイアウトされて
いる。
【００１７】この実施形態の基準電圧発生回路は図１の
基準電圧発生回路と同様に、複数の基準電圧発生源が並
列に接続されて各出力の平均値が出力されるので、電圧
精度が高く、補正のためのトリミングの必要がなく、ま
た、基準電圧発生源がチップ上の中心点を通る直交する
２軸の各々に対し対称の位置にレイアウトされているの
で、チップに外部から力が加わったときの応力変動に強
く、またチップ内の熱分布変動に対しても強い構成とな
っている。
基準電圧発生回路と同様に、複数の基準電圧発生源が並
列に接続されて各出力の平均値が出力されるので、電圧
精度が高く、補正のためのトリミングの必要がなく、ま
た、基準電圧発生源がチップ上の中心点を通る直交する
２軸の各々に対し対称の位置にレイアウトされているの
で、チップに外部から力が加わったときの応力変動に強
く、またチップ内の熱分布変動に対しても強い構成とな
っている。
【００１８】図４は本発明の基準電圧発生回路の第３実
施形態のブロック図、図５は図４のウィンドウコンパレ
ータ８０の入出力特性を表わすグラフである。
施形態のブロック図、図５は図４のウィンドウコンパレ
ータ８０の入出力特性を表わすグラフである。
【００１９】この基準電圧発生回路は基準電圧発生源６
４，６５，・・・，６８とスイッチ７４，７５，・・
・，７８とスイッチコントローラ７９とウィンドコンパ
レータ８０とレジスタ８１とから構成されている。
４，６５，・・・，６８とスイッチ７４，７５，・・
・，７８とスイッチコントローラ７９とウィンドコンパ
レータ８０とレジスタ８１とから構成されている。
【００２０】基準電圧発生源６４，６５，・・・，６８
は図２の基準電圧発生源と同様の回路構成を持ち、並列
に接続されて高位側電源５１と低位側電源５２にそれぞ
れ接続されている。スイッチ７４，７５，・・・７８は
入力側はそれぞれ基準電圧発生源６４，６５，・・・６
８に接続され、出力側は並列に接続されて基準電圧発生
回路出力端子５３に至っている。ウィンドコンパレータ
８０にはスイッチ７４，７５，・・・，７８から基準電
圧発生源６４，６５，・・・６８の出力電圧が入力さ
れ、図５に示すように、入力された値がＡ以上Ｂ以下の
場合Ｈ信号を出力し、Ａ以下またはＢ以上の場合はＬ信
号を出力する。Ａ，Ｂの値の決定は、基準電圧発生回路
の出力値として期待する値Ｃを中心として決定される。
スイッチコントローラ７９は、［１］まず始めに基準電
圧発生回路が起動した後に、スイッチ６４だけを選択
し、基準電圧発生源７４の出力をウィンドコンパレータ
８０に送る。［２］次に、スイッチコントローラ７９は
ウィンドコンパレータ８０の出力（ＨまたはＬ）を受
け、それをスイッチ７４の切替情報としてレジスタ８１
に送っておく。［３］続いて、スイッチ７４を切り、ス
イッチ７５だけをつなぐ。［４］スイッチ７４までｎ個
のスイッチ全てに対して、［１］，［２］の操作を繰り
返し、ｎ個のスイッチ全ての切替情報をレジスタ８１に
送る。［５］最後に、レジスタ８１の情報をもとにスイ
ッチ７４からスイッチ７８までの切替を決め、ウィンド
コンパレータ８０の情報がハイ（Ｈ）であったスイッチ
のみを閉に、ロウ（Ｌ）であったスイッチを開に制御す
る。
は図２の基準電圧発生源と同様の回路構成を持ち、並列
に接続されて高位側電源５１と低位側電源５２にそれぞ
れ接続されている。スイッチ７４，７５，・・・７８は
入力側はそれぞれ基準電圧発生源６４，６５，・・・６
８に接続され、出力側は並列に接続されて基準電圧発生
回路出力端子５３に至っている。ウィンドコンパレータ
８０にはスイッチ７４，７５，・・・，７８から基準電
圧発生源６４，６５，・・・６８の出力電圧が入力さ
れ、図５に示すように、入力された値がＡ以上Ｂ以下の
場合Ｈ信号を出力し、Ａ以下またはＢ以上の場合はＬ信
号を出力する。Ａ，Ｂの値の決定は、基準電圧発生回路
の出力値として期待する値Ｃを中心として決定される。
スイッチコントローラ７９は、［１］まず始めに基準電
圧発生回路が起動した後に、スイッチ６４だけを選択
し、基準電圧発生源７４の出力をウィンドコンパレータ
８０に送る。［２］次に、スイッチコントローラ７９は
ウィンドコンパレータ８０の出力（ＨまたはＬ）を受
け、それをスイッチ７４の切替情報としてレジスタ８１
に送っておく。［３］続いて、スイッチ７４を切り、ス
イッチ７５だけをつなぐ。［４］スイッチ７４までｎ個
のスイッチ全てに対して、［１］，［２］の操作を繰り
返し、ｎ個のスイッチ全ての切替情報をレジスタ８１に
送る。［５］最後に、レジスタ８１の情報をもとにスイ
ッチ７４からスイッチ７８までの切替を決め、ウィンド
コンパレータ８０の情報がハイ（Ｈ）であったスイッチ
のみを閉に、ロウ（Ｌ）であったスイッチを開に制御す
る。
【００２１】この実施形態の基準電圧発生回路は、チッ
プ内に基準電圧発生源を遮断する機能を持ち、本来望ま
れる出力値から逸脱した値を出力する基準電圧発生源を
遮断するので、製品毎の出力電圧誤差を外部からトリミ
ング法により精密に調整する必要がない。
プ内に基準電圧発生源を遮断する機能を持ち、本来望ま
れる出力値から逸脱した値を出力する基準電圧発生源を
遮断するので、製品毎の出力電圧誤差を外部からトリミ
ング法により精密に調整する必要がない。
【００２２】
【発明の効果】以上説明したように本発明は、複数の基
準電圧発生源を並列接続することにより、その平均値が
出力値となるので、製品毎の出力電圧誤差が低減し、被
トリミング回路を付加して外部からの精密調整をする必
要がなくなる効果があり、また、第２の発明は複数の基
準電圧発生源をチップ上の直交す２軸に対称に配置する
ことにより、チップに外部から力が加わったときに応力
変動や、チップ内の熱分布変動等の外的環境変動に強く
なるという効果が加わり、さらに第３の発明は、外部か
らの物理的操作および信号入力無しに非接続とするスイ
ッチ回路を設けることにより、本来望まれる出力値から
逸脱した値を出力する基準電圧発生源を遮断することが
できるので、出力電圧精度が高くなり、トリミング法に
よって外部から高い精度のテスター等により調整する必
要がなくなるという効果を奏する。
準電圧発生源を並列接続することにより、その平均値が
出力値となるので、製品毎の出力電圧誤差が低減し、被
トリミング回路を付加して外部からの精密調整をする必
要がなくなる効果があり、また、第２の発明は複数の基
準電圧発生源をチップ上の直交す２軸に対称に配置する
ことにより、チップに外部から力が加わったときに応力
変動や、チップ内の熱分布変動等の外的環境変動に強く
なるという効果が加わり、さらに第３の発明は、外部か
らの物理的操作および信号入力無しに非接続とするスイ
ッチ回路を設けることにより、本来望まれる出力値から
逸脱した値を出力する基準電圧発生源を遮断することが
できるので、出力電圧精度が高くなり、トリミング法に
よって外部から高い精度のテスター等により調整する必
要がなくなるという効果を奏する。
【図１】本発明の基準電圧発生回路の第１実施形態のブ
ロック図である。
ロック図である。
【図２】図１の基準電圧発生源４，５，・・・，８の回
路図である。
路図である。
【図３】本発明の基準電圧発生回路の第２実施形態のブ
ロック図である。
ロック図である。
【図４】本発明の基準電圧発生回路の第３実施形態のブ
ロック図である。
ロック図である。
【図５】図４のウィンドコンパレータ８０の入出力特性
を表わすグラフである。
を表わすグラフである。
１ 高位側電源 ２ 低位側電源 ３，４３，５３ 出力端子 ４，５，・・・，８，２４，２５，・・・，２８，６
４，６５，・・・，６８基準電圧発生源 ９，１０，・・・，１３，２０，３０，・・・，３３
抵抗 ７４，７５，・・・７８ スイッチ ７９ スイッチコントローラ ８０ ウィンドウコンパレータ ８１ レジスタ １０１ チップ
４，６５，・・・，６８基準電圧発生源 ９，１０，・・・，１３，２０，３０，・・・，３３
抵抗 ７４，７５，・・・７８ スイッチ ７９ スイッチコントローラ ８０ ウィンドウコンパレータ ８１ レジスタ １０１ チップ
Claims (4)
- 【請求項１】 基準電圧発生回路において、 並列に接続された複数の基準電圧発生源により構成され
たことを特徴とする基準電圧発生回路。 - 【請求項２】 前記複数の基準電圧発生源がチップ上の
中心点を通る直交する２軸の各々に対応となるように分
散配置されている請求項１記載の基準電圧発生回路。 - 【請求項３】 前記基準電圧発生源の出力電圧が設定さ
れた範囲外にある場合に、外部からの物理的操作および
信号入力無しに当該基準電圧発生源を遮断するスイッチ
回路をさらに有する請求項１または２記載の基準電圧発
生回路。 - 【請求項４】 前記スイッチ回路は、 ｎを整数とするとき、ｎ個の基準電圧発生源の個々に対
応して設けられ、前記基準電圧発生源の出力を開閉する
ｎ個のスイッチと、 前記ｎ個のスイッチから前記基準電圧発生源の出力電圧
を受け、該出力電圧が設定されている範囲にあるとき、
前記スイッチの切替情報としてハイを出力するウィンド
ウコンパレータと、 レジスタと、 ｍを１ないしｎの整数とするとき、第ｍ番目のスイッチ
を選択して閉とし、前記ウィンドウコンパレータが出力
したスイッチ切替情報を受けて前記レジスタに蓄積させ
た後、第ｍ＋１番目のスイッチを閉とする操作を繰り返
してｎ個のスイッチの切替情報を前記レジスタに蓄積さ
せ、該切替情報をもとに、切替情報がハイであるスイッ
チのみを閉にするスイッチコントローラとを有する請求
項３記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09194238A JP3090098B2 (ja) | 1997-07-18 | 1997-07-18 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09194238A JP3090098B2 (ja) | 1997-07-18 | 1997-07-18 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140749A true JPH1140749A (ja) | 1999-02-12 |
| JP3090098B2 JP3090098B2 (ja) | 2000-09-18 |
Family
ID=16321285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09194238A Expired - Fee Related JP3090098B2 (ja) | 1997-07-18 | 1997-07-18 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090098B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003521113A (ja) * | 2000-01-19 | 2003-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バンドギャップ電圧の参照電圧源 |
| JP2008011323A (ja) * | 2006-06-30 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 動作速度検出装置 |
| JP2009038955A (ja) * | 2007-07-12 | 2009-02-19 | Denso Corp | 駆動装置 |
| JP2010170269A (ja) * | 2009-01-21 | 2010-08-05 | Toppan Printing Co Ltd | 基準電圧出力回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200447742Y1 (ko) | 2009-07-10 | 2010-02-12 | 조용진 | 법단 |
-
1997
- 1997-07-18 JP JP09194238A patent/JP3090098B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003521113A (ja) * | 2000-01-19 | 2003-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バンドギャップ電圧の参照電圧源 |
| JP2008011323A (ja) * | 2006-06-30 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 動作速度検出装置 |
| JP2009038955A (ja) * | 2007-07-12 | 2009-02-19 | Denso Corp | 駆動装置 |
| JP2010170269A (ja) * | 2009-01-21 | 2010-08-05 | Toppan Printing Co Ltd | 基準電圧出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3090098B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319194B1 (ko) | 프로그램가능한딜레이를제공하는장치및방법 | |
| US7557558B2 (en) | Integrated circuit current reference | |
| KR20050100290A (ko) | 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법 | |
| US7639038B2 (en) | Terminating resistance adjusting method, semiconductor integrated circuit and semiconductor device | |
| US7663470B2 (en) | Trimming circuit and electronic circuit | |
| US20040119524A1 (en) | Calibration configuration | |
| JP2004146548A (ja) | 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路 | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| JP3090098B2 (ja) | 基準電圧発生回路 | |
| KR20180039565A (ko) | 전압 레귤레이터의 트리밍 회로 및 그 동작 방법 | |
| US20030154456A1 (en) | Resistor circuit | |
| US4147971A (en) | Impedance trim network for use in integrated circuit applications | |
| JP4962715B2 (ja) | 終端抵抗調整方法および終端抵抗調整回路 | |
| US6862714B2 (en) | Accurately tuning resistors | |
| JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
| JP2006344793A (ja) | トリミング回路を有する半導体装置、そのトリミング方法及びその製造方法 | |
| JP4368547B2 (ja) | 電圧検出回路 | |
| WO2008023624A1 (fr) | Circuit à retard variable, générateur de synchronisation, et appareil pour tester des semi-conducteurs | |
| JP2002026670A (ja) | 抵抗ラダー型電子ボリューム | |
| CN116959542A (zh) | 校准电路、存储器及校准方法 | |
| US7009420B2 (en) | Input circuit for receiving a signal at an input on an integrated circuit | |
| KR100958865B1 (ko) | 반도체 시험 장치 | |
| JPH04347922A (ja) | クランプ回路 | |
| JP2000206212A (ja) | 半導体試験方法および半導体試験装置 | |
| KR100265994B1 (ko) | 기준 전압 발생 장치 교정 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090721 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100721 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110721 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120721 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |