JP2003521113A - バンドギャップ電圧の参照電圧源 - Google Patents
バンドギャップ電圧の参照電圧源Info
- Publication number
- JP2003521113A JP2003521113A JP2001554133A JP2001554133A JP2003521113A JP 2003521113 A JP2003521113 A JP 2003521113A JP 2001554133 A JP2001554133 A JP 2001554133A JP 2001554133 A JP2001554133 A JP 2001554133A JP 2003521113 A JP2003521113 A JP 2003521113A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- compensation
- cell
- voltage source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000875 corresponding effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
第１の温度係数を備える第１の参照電圧を供給する第１の電圧参照手段と、前記第１の温度係数の符号の反対の符号である複数の第２の温度係数を備える第２の参照電圧を供給する複数（Ｎ個）の第２の電圧参照手段と、前記第１の参照電圧と比較参照電圧とを加算する手段と、を備える参照電圧源配置が説明されている。したがって、参照電圧源配置は高精度をもって設計されている。
Description
【０００１】
この発明は一般的には、バンドギャップ参照電圧源に基づく参照電圧源配置に
関する。
関する。
【０００２】
バンドギャップ電圧の参照電圧源は、普通良く知られている。従来、バンドギ
ャップ参照電圧源配置は、負の温度係数を有する基本参照電圧源と、正の温度係
数を有する補償用の参照電圧源と、を備えている。この補償用の参照電圧源より
供給される電圧は、正の温度係数が基本の参照電圧源の負の温度係数を実質的に
補償して、ゼロ温度係数を伴う参照電圧が得られるように、増幅される。
ャップ参照電圧源配置は、負の温度係数を有する基本参照電圧源と、正の温度係
数を有する補償用の参照電圧源と、を備えている。この補償用の参照電圧源より
供給される電圧は、正の温度係数が基本の参照電圧源の負の温度係数を実質的に
補償して、ゼロ温度係数を伴う参照電圧が得られるように、増幅される。
【０００３】
このような従来の参照電圧源配置の問題は、補償用の参照電圧源が不一致に起
因するオフセット電圧から損害を受けるかもしれないことである。このようなオ
フセット電圧の何れかが、確実性が乏しいという結果を伴って、従来の参照電圧
源配置内で増幅されるであろうことである。
因するオフセット電圧から損害を受けるかもしれないことである。このようなオ
フセット電圧の何れかが、確実性が乏しいという結果を伴って、従来の参照電圧
源配置内で増幅されるであろうことである。
【０００４】
この技術分野においては、精密な電圧源が求められる必要性がある。例えば装
置内で駆動されているバッテリにおいては、そのバッテリの電圧がしきい値より
も低下したときに、そのバッテリが交換されるか再充電されるべきであることを
表示するように使用者が知らされることが重要である。さらに、ほとんど全ての
種類のＡＤＣおよび／またはＤＡＣは、適正に動作するための精密な参照電圧源
を必要としている。
置内で駆動されているバッテリにおいては、そのバッテリの電圧がしきい値より
も低下したときに、そのバッテリが交換されるか再充電されるべきであることを
表示するように使用者が知らされることが重要である。さらに、ほとんど全ての
種類のＡＤＣおよび／またはＤＡＣは、適正に動作するための精密な参照電圧源
を必要としている。
【０００５】
したがって、本発明の一般的な目的は、確実性が改善されたバンドギャップ電
圧の参照電圧源配置を提供することにある。さらに、この発明の目的は、この技
術分野の現在の状態で必要とされているように、例えばレーザトリミングのよう
な複雑な動作を必要とすることなく、改善された確実性が回路設計の固有の属性
であるバンドギャップ電圧の参照電圧源配置を提供することにある。
圧の参照電圧源配置を提供することにある。さらに、この発明の目的は、この技
術分野の現在の状態で必要とされているように、例えばレーザトリミングのよう
な複雑な動作を必要とすることなく、改善された確実性が回路設計の固有の属性
であるバンドギャップ電圧の参照電圧源配置を提供することにある。
【０００６】
さらに、この技術分野においては、非常に特別な性質を備える参照電圧源がさ
らに必要とされている。特に、実用的な具体例においては、温度係数が大きな温
度範囲においては温度係数が丁度−１ｍＶ／℃となるべきであるが故に、５ｍＡ
の電流が流される間に２７℃の温度で丁度１Ｖの出力電圧を有する参照電圧源が
必要とされている。したがって、この発明のさらなる目的は、所定の非ゼロ温度
係数を有するバンドギャップ参照電圧源を提供することにある。
らに必要とされている。特に、実用的な具体例においては、温度係数が大きな温
度範囲においては温度係数が丁度−１ｍＶ／℃となるべきであるが故に、５ｍＡ
の電流が流される間に２７℃の温度で丁度１Ｖの出力電圧を有する参照電圧源が
必要とされている。したがって、この発明のさらなる目的は、所定の非ゼロ温度
係数を有するバンドギャップ参照電圧源を提供することにある。
【０００７】
この発明は、補償用参照電圧源における不一致や結果として生じるオフセット
が実質的に無作為なものであり、異なる補償用の参照電圧源のオフセットは無相
関であるという識見に基づいている。このような識見に基づいて、この発明は、
複数の補償用の参照電圧源を有する参照電圧源配置を提供する。このような複数
の数は、従来の補償用の参照電圧源に適用される増幅定数に対応する。しかしな
がら、単一の補償用の参照電圧源の出力を増幅する代わりに、前記複数の補償用
の参照電圧源の出力は、互いに足し合わされる。前記補償用の参照電圧源のそれ
ぞれはオフセットによる被害を受けるかもしれないが、これらのオフセットは非
相関であるという事実に鑑みて、これらのオフセットは統計的には互いに除去さ
れるかもしれない。より正確に定式化することにより、合計におけるこのオフセ
ットは同一のオフセットの合計よりも小さくなる。
が実質的に無作為なものであり、異なる補償用の参照電圧源のオフセットは無相
関であるという識見に基づいている。このような識見に基づいて、この発明は、
複数の補償用の参照電圧源を有する参照電圧源配置を提供する。このような複数
の数は、従来の補償用の参照電圧源に適用される増幅定数に対応する。しかしな
がら、単一の補償用の参照電圧源の出力を増幅する代わりに、前記複数の補償用
の参照電圧源の出力は、互いに足し合わされる。前記補償用の参照電圧源のそれ
ぞれはオフセットによる被害を受けるかもしれないが、これらのオフセットは非
相関であるという事実に鑑みて、これらのオフセットは統計的には互いに除去さ
れるかもしれない。より正確に定式化することにより、合計におけるこのオフセ
ットは同一のオフセットの合計よりも小さくなる。
【０００８】
この発明のこれらおよび他のアスペクト、特徴および長所は、同一または相当
する構成要素を同一の参照符号により示している添付の図面に用いた、この発明
による参照電圧源配置の好適な実施形態に関する以下の説明によりさらに明かと
なるであろう。
する構成要素を同一の参照符号により示している添付の図面に用いた、この発明
による参照電圧源配置の好適な実施形態に関する以下の説明によりさらに明かと
なるであろう。
【０００９】
図１は従来の参照電圧源配置１の機能的な原理を示している。
【００１０】
ダイオードを例にとると、ＰＮ接合２は、基本の参照電圧ＶＢを供給している
。このＰＮ接合２は、ほぼ一定の負の温度係数αを有する温度特性を有している
。このことは、第１の順位の近似においては、温度に依存する基本の参照電圧Ｖ Ｂ は式（１）のように書くことができることを意味している： ＶＢ（Ｔ）＝ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ） （１） ここで、ＶＢ（Ｔ）は特定の温度Ｔにおける基本の参照電圧ＶＢの値であり；ま
たＶＢ（Ｔｒｅｆ）は参照温度Ｔｒｅｆにおける基本の参照電圧ＶＢの値である
。
。このＰＮ接合２は、ほぼ一定の負の温度係数αを有する温度特性を有している
。このことは、第１の順位の近似においては、温度に依存する基本の参照電圧Ｖ Ｂ は式（１）のように書くことができることを意味している： ＶＢ（Ｔ）＝ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ） （１） ここで、ＶＢ（Ｔ）は特定の温度Ｔにおける基本の参照電圧ＶＢの値であり；ま
たＶＢ（Ｔｒｅｆ）は参照温度Ｔｒｅｆにおける基本の参照電圧ＶＢの値である
。
【００１１】
負の温度係数αは補償段６で補償されるが、これは２つのＰＮ接合（図示され
ず）間の電圧差に基づいて補償用参照電圧ＶＣを供給する補償用の参照電圧源３
を備えている。この補償用の参照電圧源３は、正の温度係数βを有する温度特性
を有している。このことは、理論的には、温度に依存する補償用の参照電圧ＶＣ が理想的には以下の式（２）のように書くことができるということを意味してい
る： ＶＣ（Ｔ）＝ＶＣ（Ｔｒｅｆ）＋β・（Ｔ−Ｔｒｅｆ） （２） ここで、ＶＣ（Ｔ）は特定の温度Ｔにおける補償用参照電圧ＶＣの値であり；ま
たＶＣ（Ｔｒｅｆ）は参照温度Ｔｒｅｆにおける補償用参照電圧ＶＣの値である
。
ず）間の電圧差に基づいて補償用参照電圧ＶＣを供給する補償用の参照電圧源３
を備えている。この補償用の参照電圧源３は、正の温度係数βを有する温度特性
を有している。このことは、理論的には、温度に依存する補償用の参照電圧ＶＣ が理想的には以下の式（２）のように書くことができるということを意味してい
る： ＶＣ（Ｔ）＝ＶＣ（Ｔｒｅｆ）＋β・（Ｔ−Ｔｒｅｆ） （２） ここで、ＶＣ（Ｔ）は特定の温度Ｔにおける補償用参照電圧ＶＣの値であり；ま
たＶＣ（Ｔｒｅｆ）は参照温度Ｔｒｅｆにおける補償用参照電圧ＶＣの値である
。
【００１２】
補償用参照電圧源３の出力電圧は、下式（３）に適合するように選択された電
圧ゲインγを用いて増幅器４により増幅される： γ＝｜α／β｜ （３） 上述したところから、回路１の増幅器４を設計するときに、値αおよびβは前
もって知られているべきであることが理解される。
圧ゲインγを用いて増幅器４により増幅される： γ＝｜α／β｜ （３） 上述したところから、回路１の増幅器４を設計するときに、値αおよびβは前
もって知られているべきであることが理解される。
【００１３】
加算器５においては、増幅器４の出力電圧は、下式（４）にしたがって参照電
圧Ｖｒｅｆを提供するために、ＰＮ接合２の基本の参照電圧ＶＢに加算される： Ｖｒｅｆ（Ｔ）＝γ・ＶＣ（Ｔ）＋ＶＢ（Ｔ） ＝γ・［ＶＣ（Ｔｒｅｆ）＋β・（Ｔ−Ｔｒｅｆ）］ ＋［ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ）］ ＝γ・ＶＣ（Ｔｒｅｆ）＋ＶＢ（Ｔｒｅｆ） （４） したがって、参照電圧Ｖｒｅｆの温度係数は、式（３）が適用するとき、ゼロ
となるであろうし、したがって、Ｖｒｅｆは、シリコンのバンドギャップ電圧と
等しくなるであろう。
圧Ｖｒｅｆを提供するために、ＰＮ接合２の基本の参照電圧ＶＢに加算される： Ｖｒｅｆ（Ｔ）＝γ・ＶＣ（Ｔ）＋ＶＢ（Ｔ） ＝γ・［ＶＣ（Ｔｒｅｆ）＋β・（Ｔ−Ｔｒｅｆ）］ ＋［ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ）］ ＝γ・ＶＣ（Ｔｒｅｆ）＋ＶＢ（Ｔｒｅｆ） （４） したがって、参照電圧Ｖｒｅｆの温度係数は、式（３）が適用するとき、ゼロ
となるであろうし、したがって、Ｖｒｅｆは、シリコンのバンドギャップ電圧と
等しくなるであろう。
【００１４】
補償用の参照電圧源３の機能は、例えば、異なる領域および／またはそれぞれ
の中を流れる異なる電流を備える弱い反転領域内で動作する２つのダイオード、
２つのバイポーラトランジスタ、または２つのＭＯＳトランジスタのような２つ
のＰＮ接合の間の電圧差に基づいている。これら２つのＰＮ接合内の不一致に起
因して、また、増幅器４内の不完全部分にさらに起因して、補償用の参照電圧源
３は、設計された補償用の参照電圧源ＶＣに加えて、実際には、オフセット電圧
Ｖｏｆｆを有するであろう。したがって、式（２）は下式（２’）に変更になり
： ＶＣ（Ｔ）＝ＶＣ（Ｔｒｅｆ）＋β・（Ｔ−Ｔｒｅｆ）＋Ｖｏｆｆ （２’
） 式（４）は下式（４’）に変更になる： Ｖｒｅｆ（Ｔ）＝γ・ＶＣ（Ｔｒｅｆ）＋ＶＢ（Ｔｒｅｆ）＋γ・Ｖｏｆｆ （４’） したがって、図１に示されている従来の設計は、増幅器４の入力オフセット電
圧と共に補償用の参照電圧源３における何れかのオフセットが、増幅器４のゲイ
ンγにより増幅される。実際には、γは８−１４の範囲内にあっても良く、また
参照電圧源配置１により生成されているような参照電圧Ｖｒｅｆは、１００ｍＶ
程度にまで高くなることが可能な、相対的に大きなオフセット電圧を有すること
になるであろう。
の中を流れる異なる電流を備える弱い反転領域内で動作する２つのダイオード、
２つのバイポーラトランジスタ、または２つのＭＯＳトランジスタのような２つ
のＰＮ接合の間の電圧差に基づいている。これら２つのＰＮ接合内の不一致に起
因して、また、増幅器４内の不完全部分にさらに起因して、補償用の参照電圧源
３は、設計された補償用の参照電圧源ＶＣに加えて、実際には、オフセット電圧
Ｖｏｆｆを有するであろう。したがって、式（２）は下式（２’）に変更になり
： ＶＣ（Ｔ）＝ＶＣ（Ｔｒｅｆ）＋β・（Ｔ−Ｔｒｅｆ）＋Ｖｏｆｆ （２’
） 式（４）は下式（４’）に変更になる： Ｖｒｅｆ（Ｔ）＝γ・ＶＣ（Ｔｒｅｆ）＋ＶＢ（Ｔｒｅｆ）＋γ・Ｖｏｆｆ （４’） したがって、図１に示されている従来の設計は、増幅器４の入力オフセット電
圧と共に補償用の参照電圧源３における何れかのオフセットが、増幅器４のゲイ
ンγにより増幅される。実際には、γは８−１４の範囲内にあっても良く、また
参照電圧源配置１により生成されているような参照電圧Ｖｒｅｆは、１００ｍＶ
程度にまで高くなることが可能な、相対的に大きなオフセット電圧を有すること
になるであろう。
【００１５】
さらに、同様に設計された参照電圧源配置１の大きな数と比較するとき、それ
らの配置は、互いに同等ではないであろうが、γ・ＶＣ（Ｔｒｅｆ）＋ＶＢ（Ｔ ｒｅｆ ）に等しい平均値Ｖ０ の周りに拡散するであろう参照電圧を生成するで
あろうし、このことは、異なる補償用の参照電圧源３におけるオフセット電圧Ｖ ｏｆｆ が無作為のものであり非相関なものであろうという事実が原因である。
らの配置は、互いに同等ではないであろうが、γ・ＶＣ（Ｔｒｅｆ）＋ＶＢ（Ｔ ｒｅｆ ）に等しい平均値Ｖ０ の周りに拡散するであろう参照電圧を生成するで
あろうし、このことは、異なる補償用の参照電圧源３におけるオフセット電圧Ｖ ｏｆｆ が無作為のものであり非相関なものであろうという事実が原因である。
【００１６】
図２は、この発明による参照電圧源配置１０の働きの原理を示している。従来
の配置と同様に、基本の参照電圧ＶＢは、温度に依存する基本の参照電圧が、下
式（１）にしたがっているような負の温度係数αを伴う温度特性を有する、例え
ばダイオードのようなＰＮ接合２により提供されている： ＶＢ（Ｔ）＝ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ） （１） 負の温度係数αのための補償は、正の温度係数に電圧を加算することに基づい
て補償段１６により再び提供される。しかしながら、この発明による補償段１６
は、上述したような従来の補償用の参照電圧源３とそれぞれが同一であろうＮ個
の複数の補償用参照電圧源３１，３２，……，３Ｎを備えている。個々の補償用
参照電圧源３ｉ（ｉ＝１−Ｎ）はそれぞれ、基本の参照電圧ＶＢに加算される補
償用の参照電圧ＶＣ，ｉを提供している。図示されたこの実施例においては、こ
の発明に係る補償段１６は、複数のＮ個の加算器５ｉを備え、そのそれぞれは、
２つの入力と１つの出力とを有し、そのそれぞれは、対応する補償用参照電圧Ｖ Ｃ，ｉ を受け入れるために、対応する個々の補償用参照電圧源３ｉに接続された
１つの入力を有している。この例に代わるものとして、この技術分野の熟練者に
とっては明かであろうように、補償段１６がＮ＋１の入力と１つの出力とを有す
る１つの加算器を有していても良いであろう。
の配置と同様に、基本の参照電圧ＶＢは、温度に依存する基本の参照電圧が、下
式（１）にしたがっているような負の温度係数αを伴う温度特性を有する、例え
ばダイオードのようなＰＮ接合２により提供されている： ＶＢ（Ｔ）＝ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ） （１） 負の温度係数αのための補償は、正の温度係数に電圧を加算することに基づい
て補償段１６により再び提供される。しかしながら、この発明による補償段１６
は、上述したような従来の補償用の参照電圧源３とそれぞれが同一であろうＮ個
の複数の補償用参照電圧源３１，３２，……，３Ｎを備えている。個々の補償用
参照電圧源３ｉ（ｉ＝１−Ｎ）はそれぞれ、基本の参照電圧ＶＢに加算される補
償用の参照電圧ＶＣ，ｉを提供している。図示されたこの実施例においては、こ
の発明に係る補償段１６は、複数のＮ個の加算器５ｉを備え、そのそれぞれは、
２つの入力と１つの出力とを有し、そのそれぞれは、対応する補償用参照電圧Ｖ Ｃ，ｉ を受け入れるために、対応する個々の補償用参照電圧源３ｉに接続された
１つの入力を有している。この例に代わるものとして、この技術分野の熟練者に
とっては明かであろうように、補償段１６がＮ＋１の入力と１つの出力とを有す
る１つの加算器を有していても良いであろう。
【００１７】
個々の補償用参照電圧源３ｉにおける温度に依存する補償用の参照電圧ＶＣ， ｉ
は理想的には下式（５）のように記載可能である：
ＶＣ，ｉ（Ｔ）＝ＶＣ，ｉ（Ｔｒｅｆ）＋βｉ・（Ｔ−Ｔｒｅｆ） （５
） ここで、ＶＣ，ｉ（Ｔ）は、特定の温度Ｔにおける補償用の参照電圧ＶＣ，ｉ の値であり；ＶＣ，ｉ（Ｔｒｅｆ）は、参照温度Ｔｒｅｆにおける補償用の参照
電圧ＶＣ，ｉの値であり；またβｉは参照電圧源３ｉにおける正の温度係数であ
る。
） ここで、ＶＣ，ｉ（Ｔ）は、特定の温度Ｔにおける補償用の参照電圧ＶＣ，ｉ の値であり；ＶＣ，ｉ（Ｔｒｅｆ）は、参照温度Ｔｒｅｆにおける補償用の参照
電圧ＶＣ，ｉの値であり；またβｉは参照電圧源３ｉにおける正の温度係数であ
る。
【００１８】
この発明に係る参照電圧源配置１０の出力参照電圧Ｖｒｅｆは、下式（６）の
ように表すことができる： Ｖｒｅｆ（Ｔ）＝ＶＢ（Ｔ）＋Σ｛ＶＣ，ｉ（Ｔ）｝ ＝［ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ）］ ＋Σ｛ＶＣ，ｉ（Ｔｒｅｆ）＋βｉ・（Ｔ−Ｔｒｅｆ）｝ ＝ＶＢ（Ｔｒｅｆ）＋Σ｛ＶＣ，ｉ（Ｔｒｅｆ）｝＋｛α＋Σβｉ｝・（Ｔ−
Ｔｒｅｆ） （６） 上式において、Σはｉ＝１からＮまでの合計である。
ように表すことができる： Ｖｒｅｆ（Ｔ）＝ＶＢ（Ｔ）＋Σ｛ＶＣ，ｉ（Ｔ）｝ ＝［ＶＢ（Ｔｒｅｆ）＋α・（Ｔ−Ｔｒｅｆ）］ ＋Σ｛ＶＣ，ｉ（Ｔｒｅｆ）＋βｉ・（Ｔ−Ｔｒｅｆ）｝ ＝ＶＢ（Ｔｒｅｆ）＋Σ｛ＶＣ，ｉ（Ｔｒｅｆ）｝＋｛α＋Σβｉ｝・（Ｔ−
Ｔｒｅｆ） （６） 上式において、Σはｉ＝１からＮまでの合計である。
【００１９】
したがって、参照電圧Ｖｒｅｆの温度係数は、Σβｉの絶対値がαの絶対値に
ほぼ等しくなったときに、ほぼゼロになる。
ほぼ等しくなったときに、ほぼゼロになる。
【００２０】
全ての補償用の参照電圧源３ｉについて、もしも温度係数が相互に等しくなっ
たならば、そのときΣβｉはＮβとして記載することができ、ここでＮは補償用
の参照電圧源の個数である。
たならば、そのときΣβｉはＮβとして記載することができ、ここでＮは補償用
の参照電圧源の個数である。
【００２１】
従来の設計におけるように、補償用の参照電圧源３ｉの働きは、２つのＰＮ接
合の間の電圧差に基づいており、さらに、これらのＰＮ接合における不一致に起
因して、補償用の参照電圧源３ｉは、実際には、それぞれが、これらの設計され
た補償用の参照電圧ＶＣ，ｉに加えて、オフセット電圧Ｖｏｆｆ，ｉを有するよ
うにしても良い。したがって、式（５）は下式（５’）のように変化する： ＶＣ，ｉ（Ｔ）＝ＶＣ，ｉ（Ｔｒｅｆ）＋βｉ・（Ｔ−Ｔｒｅｆ）＋Ｖｏ ｆｆ，ｉ （５’） そして、式（６）は下式（６’）のように変化する： Ｖｒｅｆ（Ｔ）＝ＶＢ（Ｔｒｅｆ）＋Σ｛ＶＣ，ｉ（Ｔｒｅｆ）｝ ＋｛α＋Σβｉ｝・（Ｔ−Ｔｒｅｆ）＋Ｖｏｆｆ，ｉ （６’ ） ここで、上述したように、補償用の参照電圧源３ｉのオフセット電圧Ｖｏｆｆ ，ｉ は無作為で非相関なものである。それ故、オフセット電圧Ｖｏｆｆ，ｉの合
計ΣＶｏｆｆ，ｉは、平均値でも、１つの補償用参照電圧源３のオフセット電圧
ＶｏｆｆのＮ倍よりも小さくなるであろう。換言すれば、参照電圧源配置１０の
確実性が従来の参照電圧源配置１の確実性に対して改善されたことになる。さら
に、理想的に設計された多数の参照電圧源配置１０を比較するとき、それらは平
均値の周辺に幾分の広がりを示すであろうが、この広がりは、従来の広がりに比
べて低減されているであろう。より詳細には、Ｎに等しいゲイン因数γがＮ個の
参照電圧源について発明としての配置により用いられているような従来の配置に
置き換えるときに、結果として参照電圧源の広がりは、√Ｎにより低減されるこ
とになる。実際にはＮが８−１４の範囲にあるとき、参照電圧源の結果としての
広がりは、２．８−３．７程度で低減されている。
合の間の電圧差に基づいており、さらに、これらのＰＮ接合における不一致に起
因して、補償用の参照電圧源３ｉは、実際には、それぞれが、これらの設計され
た補償用の参照電圧ＶＣ，ｉに加えて、オフセット電圧Ｖｏｆｆ，ｉを有するよ
うにしても良い。したがって、式（５）は下式（５’）のように変化する： ＶＣ，ｉ（Ｔ）＝ＶＣ，ｉ（Ｔｒｅｆ）＋βｉ・（Ｔ−Ｔｒｅｆ）＋Ｖｏ ｆｆ，ｉ （５’） そして、式（６）は下式（６’）のように変化する： Ｖｒｅｆ（Ｔ）＝ＶＢ（Ｔｒｅｆ）＋Σ｛ＶＣ，ｉ（Ｔｒｅｆ）｝ ＋｛α＋Σβｉ｝・（Ｔ−Ｔｒｅｆ）＋Ｖｏｆｆ，ｉ （６’ ） ここで、上述したように、補償用の参照電圧源３ｉのオフセット電圧Ｖｏｆｆ ，ｉ は無作為で非相関なものである。それ故、オフセット電圧Ｖｏｆｆ，ｉの合
計ΣＶｏｆｆ，ｉは、平均値でも、１つの補償用参照電圧源３のオフセット電圧
ＶｏｆｆのＮ倍よりも小さくなるであろう。換言すれば、参照電圧源配置１０の
確実性が従来の参照電圧源配置１の確実性に対して改善されたことになる。さら
に、理想的に設計された多数の参照電圧源配置１０を比較するとき、それらは平
均値の周辺に幾分の広がりを示すであろうが、この広がりは、従来の広がりに比
べて低減されているであろう。より詳細には、Ｎに等しいゲイン因数γがＮ個の
参照電圧源について発明としての配置により用いられているような従来の配置に
置き換えるときに、結果として参照電圧源の広がりは、√Ｎにより低減されるこ
とになる。実際にはＮが８−１４の範囲にあるとき、参照電圧源の結果としての
広がりは、２．８−３．７程度で低減されている。
【００２２】
もしも望むならば、βｉがより小さくなるように各補償用の参照電圧源３ｉを
設計してより大きなＮの値を結果することにより、確実性のさらなる改善が可能
である。しかしながら、このことは、より大きなシリコン領域の使用と高コスト
とを含む、より複雑な設計を結果することになるであろうので、Ｎを決定すると
きには、受入れ可能なコストの範囲内で所望の確実性を求めなければならない。
設計してより大きなＮの値を結果することにより、確実性のさらなる改善が可能
である。しかしながら、このことは、より大きなシリコン領域の使用と高コスト
とを含む、より複雑な設計を結果することになるであろうので、Ｎを決定すると
きには、受入れ可能なコストの範囲内で所望の確実性を求めなければならない。
【００２３】
したがって、１つのアスペクトにおいては、この発明の重要な有利点は、増幅
により得られる乗算の代わりに加算により得られる平均化によって、無作為のオ
フセットが取り扱われているという事実において認識されるべきである。
により得られる乗算の代わりに加算により得られる平均化によって、無作為のオ
フセットが取り扱われているという事実において認識されるべきである。
【００２４】
さらに、オペアンプと少なくとも１つのレジスタ（抵抗）とを含む増幅器が最
早必要とされていないという事実は、重要な有利点を構成している。オペアンプ
のオフセットは、オフセット全体に対して重要な貢献をしており、このオペアン
プを除去することはまた、このオフセットへの貢献を除去して、その結果、全体
のオフセットの重要な低減をもたらしている。
早必要とされていないという事実は、重要な有利点を構成している。オペアンプ
のオフセットは、オフセット全体に対して重要な貢献をしており、このオペアン
プを除去することはまた、このオフセットへの貢献を除去して、その結果、全体
のオフセットの重要な低減をもたらしている。
【００２５】
図３は、この発明に係る算用電圧源配置２０を可能なチップにより実施する例
を示す回路図である。この回路は、第１のＰ型トランジスタ４１と第２のＮ型ト
ランジスタ４２とを備えるバイアス源４０を備えている。この第１のＰ型トラン
ジスタ４１は、供給電圧ＶＤＤに接続されたソースと、第１の電流源４３を介し
て接地ＧＮＤに接続されたドレインとを備えている。第２のＮ型トランジスタ４
２は、接地ＧＮＤに接続されたソースと、第２の電流源４４を介して前記供給電
圧ＶＤＤに接続されたドレインとを備えている。第１のＰ型トランジスタ４１の
ゲートは、この第１のＰ型トランジスタ４１のドレインに接続され、バイアス源
４０の正のバイアス出力４５を構成している。第２のＮ型トランジスタ４２のゲ
ートは、この第２のＮ型トランジスタのドレインに接続され、バイアス源４０の
負のバイアス出力４６を構成している。
を示す回路図である。この回路は、第１のＰ型トランジスタ４１と第２のＮ型ト
ランジスタ４２とを備えるバイアス源４０を備えている。この第１のＰ型トラン
ジスタ４１は、供給電圧ＶＤＤに接続されたソースと、第１の電流源４３を介し
て接地ＧＮＤに接続されたドレインとを備えている。第２のＮ型トランジスタ４
２は、接地ＧＮＤに接続されたソースと、第２の電流源４４を介して前記供給電
圧ＶＤＤに接続されたドレインとを備えている。第１のＰ型トランジスタ４１の
ゲートは、この第１のＰ型トランジスタ４１のドレインに接続され、バイアス源
４０の正のバイアス出力４５を構成している。第２のＮ型トランジスタ４２のゲ
ートは、この第２のＮ型トランジスタのドレインに接続され、バイアス源４０の
負のバイアス出力４６を構成している。
【００２６】
回路２０は、図４により明瞭に図示されている実施例のように、複数（この場
合：９）の補償セル３０ｉを備えている。各補償セル３０は、供給電圧入力３１
と、第２の供給電圧入力または接地入力３２と、正のバイアス入力３３と、負の
バイアス入力３４と、セル入力３５と、セル出力３６と、を有している。各補償
セル３０の供給電圧入力３１は、前記供給電圧ＶＤＤに接続されている。各補償
セル３０の接地入力３２は、前記接地ＧＮＤに接続されている。各補償セル３０
の正のバイアス入力３３は、前記バイアス源４０の正のバイアス出力４５に接続
されている。各補償セル３０の負のバイアス入力３４は、前記バイアス源４０の
負のバイアス出力４６に接続されている。第１の補償セル３０１のセル入力３５ １ は基本の参照電圧源ＶＢを受け入れるために、ＰＮ接合２に接続されている。
次の補償セル３０ｉのセル入力３５ｉは、対応している前段の補償セル３０ｉ− １ のセル出力３６ｉ−１に接続されている。最終段の補償セル３０９のセル出力
３６９は、参照電圧源配置２０の出力端子２２に接続されている。
合：９）の補償セル３０ｉを備えている。各補償セル３０は、供給電圧入力３１
と、第２の供給電圧入力または接地入力３２と、正のバイアス入力３３と、負の
バイアス入力３４と、セル入力３５と、セル出力３６と、を有している。各補償
セル３０の供給電圧入力３１は、前記供給電圧ＶＤＤに接続されている。各補償
セル３０の接地入力３２は、前記接地ＧＮＤに接続されている。各補償セル３０
の正のバイアス入力３３は、前記バイアス源４０の正のバイアス出力４５に接続
されている。各補償セル３０の負のバイアス入力３４は、前記バイアス源４０の
負のバイアス出力４６に接続されている。第１の補償セル３０１のセル入力３５ １ は基本の参照電圧源ＶＢを受け入れるために、ＰＮ接合２に接続されている。
次の補償セル３０ｉのセル入力３５ｉは、対応している前段の補償セル３０ｉ− １ のセル出力３６ｉ−１に接続されている。最終段の補償セル３０９のセル出力
３６９は、参照電圧源配置２０の出力端子２２に接続されている。
【００２７】
各補償セル３０ｉは、入力３５ｉで受け入れられたセル入力電圧ＶＩＮ，ｉに
補償電圧寄与ＶＣ，ｉが足されたものに等しいセル出力ＶＯＵＴ，ｉをその出力
３６ｉで生成している。各補償セル３０は、それぞれのゲートが相互に接続され
た第１の補償Ｎ型トランジスタＸ１と第２の補償Ｎ型トランジスタＸ２とを備え
ている。各補償セル３０はさらに、第１のバイアスＰ型トランジスタ３７および
第２のバイアスＮ型トランジスタ３８と、第３のバイアスＰ型トランジスタ３９
と、を備えている。第１のバイアスＰ型トランジスタ３７は、供給電圧入力３１
に接続されたソースを有し、正のバイアス入力３３に接続されたゲートを有し、
さらに第１の補償Ｎ型トランジスタＸ１のドレインとゲートとに接続されたドレ
インを有している。第２のバイアスＮ型トランジスタ３８は、接地入力３２に接
続されたソースを有し、負のバイアス入力３４に接続されたゲートを有し、さら
に第２の補償Ｎ型トランジスタＸ２のソースに接続されたドレインを有している
。第３のバイアスＰ型トランジスタ３９は、供給電圧入力３１に接続されたソー
スを有し、第１および第２の補償Ｎ型トランジスタＸ１およびＸ２のゲートノー
ドに接続されたゲートを有し、さらに第２の補償Ｎ型トランジスタＸ２のドレイ
ンに接続されたドレインを有している。第１の補償Ｎ型トランジスタＸ１のソー
スは、セル入力３５に接続され；第２の補償Ｎ型トランジスタＸ２のソースは、
セル出力３６に接続されている。
補償電圧寄与ＶＣ，ｉが足されたものに等しいセル出力ＶＯＵＴ，ｉをその出力
３６ｉで生成している。各補償セル３０は、それぞれのゲートが相互に接続され
た第１の補償Ｎ型トランジスタＸ１と第２の補償Ｎ型トランジスタＸ２とを備え
ている。各補償セル３０はさらに、第１のバイアスＰ型トランジスタ３７および
第２のバイアスＮ型トランジスタ３８と、第３のバイアスＰ型トランジスタ３９
と、を備えている。第１のバイアスＰ型トランジスタ３７は、供給電圧入力３１
に接続されたソースを有し、正のバイアス入力３３に接続されたゲートを有し、
さらに第１の補償Ｎ型トランジスタＸ１のドレインとゲートとに接続されたドレ
インを有している。第２のバイアスＮ型トランジスタ３８は、接地入力３２に接
続されたソースを有し、負のバイアス入力３４に接続されたゲートを有し、さら
に第２の補償Ｎ型トランジスタＸ２のソースに接続されたドレインを有している
。第３のバイアスＰ型トランジスタ３９は、供給電圧入力３１に接続されたソー
スを有し、第１および第２の補償Ｎ型トランジスタＸ１およびＸ２のゲートノー
ドに接続されたゲートを有し、さらに第２の補償Ｎ型トランジスタＸ２のドレイ
ンに接続されたドレインを有している。第１の補償Ｎ型トランジスタＸ１のソー
スは、セル入力３５に接続され；第２の補償Ｎ型トランジスタＸ２のソースは、
セル出力３６に接続されている。
【００２８】
２つの補償トランジスタＸ１およびＸ２は弱い反転領域で動作している。第１
の補償Ｎ型トランジスタＸ１は第１のバイアスＰ型トランジスタ３７からの第１
のバイアス電流を受け入れており、第２の補償Ｎ型トランジスタＸ２は第２のバ
イアスＮ型トランジスタ３８からの第２のバイアス電流を受け入れている。この
設計においては、２つの補償トランジスタＸ１およびＸ２を流れる電流は等しく
なっている。しかしながら、第２の補償Ｎ型トランジスタＸ２のアスペクト比は
第１の補償Ｎ型トランジスタＸ１のアスペクト比よりもＺ倍だけ大きくなってい
る。したがって、電圧差ΔＶは、２つの補償トランジスタＸ１およびＸ２のソー
ス間で大きくなり、ＶＯＵＴ＝ＶＩＮ＋ΔＶの関係を示すようになる。
の補償Ｎ型トランジスタＸ１は第１のバイアスＰ型トランジスタ３７からの第１
のバイアス電流を受け入れており、第２の補償Ｎ型トランジスタＸ２は第２のバ
イアスＮ型トランジスタ３８からの第２のバイアス電流を受け入れている。この
設計においては、２つの補償トランジスタＸ１およびＸ２を流れる電流は等しく
なっている。しかしながら、第２の補償Ｎ型トランジスタＸ２のアスペクト比は
第１の補償Ｎ型トランジスタＸ１のアスペクト比よりもＺ倍だけ大きくなってい
る。したがって、電圧差ΔＶは、２つの補償トランジスタＸ１およびＸ２のソー
ス間で大きくなり、ＶＯＵＴ＝ＶＩＮ＋ΔＶの関係を示すようになる。
【００２９】
この中で、ΔＶ＝ＵＴ・Ｉｎ（Ｚ）であり、ここで、室温（３００Ｋ）でＵＴ
はＵＴ＝２５．９ｍＶである。第２のＰ型トランジスタ４２を流れるＤＣ電流は
、第１のＰ型トランジスタ４１を流れるＤＣ電流よりも２倍大きくなっているこ
とは注目される。
、第１のＰ型トランジスタ４１を流れるＤＣ電流よりも２倍大きくなっているこ
とは注目される。
【００３０】
さらに、第１のバイアスＰ型トランジスタ３７を流れる同様の（ＤＣ）電流は
また補償セル３０の出力に提供されていることも注目される。もしも第２のバイ
アスＮ型トランジスタ３８９を流れる電流がその大きさを半分にすることにより
２で割って半減させられたならば、この付加的な電流は最早必要ではなくなり、
より少ない電力エネルギーを導くことになる。
また補償セル３０の出力に提供されていることも注目される。もしも第２のバイ
アスＮ型トランジスタ３８９を流れる電流がその大きさを半分にすることにより
２で割って半減させられたならば、この付加的な電流は最早必要ではなくなり、
より少ない電力エネルギーを導くことになる。
【００３１】
図３に示される参照電圧源配置２０の特性を、シミュレーションにより検討し
てみた。その結果が図５Ａに示されている。横軸は装置の温度を摂氏で示してい
る。縦軸は電圧をボルト（Ｖ）で示している。このグラフは、それぞれが９つの
補償セル３０ｉの出力電圧である、９つの線Ｖｒｅｆ，１〜Ｖｒｅｆ，９をそれ
ぞれ示している。このグラフは、図５ＡのＶｒｅｆ，９に等しい、参照電圧源配
置２０の出力参照電圧Ｖｒｅｆが温度変化に関して非常に安定しており：−４０
℃から＋８５℃の範囲を超えて、温度係数は４６ｐｐｍ／℃と同じくらいに低か
ったことを明瞭に示している。図５Ａの出力参照電圧Ｖｒｅｆ，９が供給電圧Ｖ ＤＤ の３つの異なる値（上の曲線の３．５Ｖ、中間の曲線の３Ｖ、および下の曲
線の２．５Ｖ）に関して示されている、縦軸の尺度が拡大された、図５Ｂはこの
均衡（even）をより明瞭に示している。さらに、この設計のシミュレーションは
、０．７％の供給電圧係数と０．９μＡと同じくらい低い全電流ドレインとを示
した。
てみた。その結果が図５Ａに示されている。横軸は装置の温度を摂氏で示してい
る。縦軸は電圧をボルト（Ｖ）で示している。このグラフは、それぞれが９つの
補償セル３０ｉの出力電圧である、９つの線Ｖｒｅｆ，１〜Ｖｒｅｆ，９をそれ
ぞれ示している。このグラフは、図５ＡのＶｒｅｆ，９に等しい、参照電圧源配
置２０の出力参照電圧Ｖｒｅｆが温度変化に関して非常に安定しており：−４０
℃から＋８５℃の範囲を超えて、温度係数は４６ｐｐｍ／℃と同じくらいに低か
ったことを明瞭に示している。図５Ａの出力参照電圧Ｖｒｅｆ，９が供給電圧Ｖ ＤＤ の３つの異なる値（上の曲線の３．５Ｖ、中間の曲線の３Ｖ、および下の曲
線の２．５Ｖ）に関して示されている、縦軸の尺度が拡大された、図５Ｂはこの
均衡（even）をより明瞭に示している。さらに、この設計のシミュレーションは
、０．７％の供給電圧係数と０．９μＡと同じくらい低い全電流ドレインとを示
した。
【００３２】
図５Ａに示されたような９つの補償セル３０１−３０９の出力電圧を比較する
ことにより、ステージからステージへと移行するときに、補償電圧ＶＣの加算に
基づく出力電圧から、温度係数がさらに増加している間（室温で負の範囲からほ
ぼゼロに至るまで）に、正の温度係数を有する各補償電圧ＶＣに基づくところま
で増加することになる。
ことにより、ステージからステージへと移行するときに、補償電圧ＶＣの加算に
基づく出力電圧から、温度係数がさらに増加している間（室温で負の範囲からほ
ぼゼロに至るまで）に、正の温度係数を有する各補償電圧ＶＣに基づくところま
で増加することになる。
【００３３】
上述したところから、この発明は出力電圧が確実で安定している参照電圧源を
提供すること、およびその温度係数ができる限り低くなって好ましくはゼロとな
ることを意味すること、の目的について説明していたし；図５Ａさらに図５Ｂで
もまたグラフＶｒｅｆ，９はこの目的が事実上達成されることを実証していた。
しかしながら、幾つかの適用例は、出力電圧が特定の非ゼロ値を備える温度係数
を有している参照電圧源について適用される必要性がある。例えば、無線受信機
は、低雑音増幅器の温度係数を補償するために、大きな温度範囲での−１ｍＶ／
℃の温度係数に伴って２７℃の温度で１Ｖの出力電圧を有する参照電圧源のため
に必要である。この発明によれば、適切な方法により補償セル３０ｉの数を選択
することによってこのような参照電圧源を容易に提供することができる。例えば
、図３および図５Ａによれば、４つの補償セルを備える参照電圧源に関する、よ
り特定されたグラフＶｒｅｆ，４が、ほぼ−１ｍＶ／℃の温度係数を提供するた
めに充分であろう。
提供すること、およびその温度係数ができる限り低くなって好ましくはゼロとな
ることを意味すること、の目的について説明していたし；図５Ａさらに図５Ｂで
もまたグラフＶｒｅｆ，９はこの目的が事実上達成されることを実証していた。
しかしながら、幾つかの適用例は、出力電圧が特定の非ゼロ値を備える温度係数
を有している参照電圧源について適用される必要性がある。例えば、無線受信機
は、低雑音増幅器の温度係数を補償するために、大きな温度範囲での−１ｍＶ／
℃の温度係数に伴って２７℃の温度で１Ｖの出力電圧を有する参照電圧源のため
に必要である。この発明によれば、適切な方法により補償セル３０ｉの数を選択
することによってこのような参照電圧源を容易に提供することができる。例えば
、図３および図５Ａによれば、４つの補償セルを備える参照電圧源に関する、よ
り特定されたグラフＶｒｅｆ，４が、ほぼ−１ｍＶ／℃の温度係数を提供するた
めに充分であろう。
【００３４】
この発明の範囲が上記の部分で説明された具体例に限定されることなく、この
明細書に添付された特許請求の範囲に定義されているようなこの発明の範囲から
逸脱することない限り、幾つかの修正や変形が可能であることは、この発明の属
する技術分野の熟練者にとっては明瞭なことであろう。
明細書に添付された特許請求の範囲に定義されているようなこの発明の範囲から
逸脱することない限り、幾つかの修正や変形が可能であることは、この発明の属
する技術分野の熟練者にとっては明瞭なことであろう。
【００３５】
上述した部分では、参照電圧Ｖｒｅｆの温度係数が、Σβｉの絶対値がαの絶
対値と等しくなるときに、ゼロとなるであろうことが説明されている。換言すれ
ばΣβｉは、理想的にはαの絶対値と等しくなるべきであるか；または、もしも
全ての温度係数が互いに等しいのであれば、補償参照電圧源の数をＮとした場合
のＮβは理想的にはαの絶対値と等しくなるべきである。実際には、このような
ことは常に可能ではない。もしも比｜α／β｜が整数にならなかったならば、以
下に説明するように、補償用の電圧源とこれに対応する加算器との間に、例えば
、１よりも小さいゲインｇを有する増幅器等の減衰器を含む、他の補償用の参照
電圧源を追加することができる。
対値と等しくなるときに、ゼロとなるであろうことが説明されている。換言すれ
ばΣβｉは、理想的にはαの絶対値と等しくなるべきであるか；または、もしも
全ての温度係数が互いに等しいのであれば、補償参照電圧源の数をＮとした場合
のＮβは理想的にはαの絶対値と等しくなるべきである。実際には、このような
ことは常に可能ではない。もしも比｜α／β｜が整数にならなかったならば、以
下に説明するように、補償用の電圧源とこれに対応する加算器との間に、例えば
、１よりも小さいゲインｇを有する増幅器等の減衰器を含む、他の補償用の参照
電圧源を追加することができる。
【００３６】
Ｍが整数で、Ｒが０と１との間の値を有する場合に、｜α／β｜がＭ＋Ｒとし
て書くことができるものと仮定する。図２に示されているような、補償段１６を
検討すると、Ｎ−１＝ＭとなるＮ個の全く同一の補償用の参照電圧源３ｉを備え
ている。さらに、Ｎ番目の補償用電圧源３Ｎの出力とこれに対応する加算器５Ｎ との間に接続されている増幅器を検討すると、この増幅器はゲインｇ＝Ｒを有し
ている。式（６）から、参照電圧Ｖｒｅｆの温度係数がゼロに等しくなるであろ
うことは明かであろう： ｛α＋Σβｉ｝＝α＋（Ｎ−１）・β＋ｇ・β＝α＋（Ｍ＋Ｒ）・β＝０ もしも補償用電圧源３ｉがβに関して相互に異なる値を有するならば、同様の
演算が適合する。また、最終段の補償用参照電圧３Ｎとこれに対応する加算器５ Ｎ との間には、必ずしも減衰器が組み込まれる必要はない。また、１つの補償用
の参照電圧源よりも多数の電圧源に組み込まれたこのような構成の減衰器を有す
ることもまた可能である。
て書くことができるものと仮定する。図２に示されているような、補償段１６を
検討すると、Ｎ−１＝ＭとなるＮ個の全く同一の補償用の参照電圧源３ｉを備え
ている。さらに、Ｎ番目の補償用電圧源３Ｎの出力とこれに対応する加算器５Ｎ との間に接続されている増幅器を検討すると、この増幅器はゲインｇ＝Ｒを有し
ている。式（６）から、参照電圧Ｖｒｅｆの温度係数がゼロに等しくなるであろ
うことは明かであろう： ｛α＋Σβｉ｝＝α＋（Ｎ−１）・β＋ｇ・β＝α＋（Ｍ＋Ｒ）・β＝０ もしも補償用電圧源３ｉがβに関して相互に異なる値を有するならば、同様の
演算が適合する。また、最終段の補償用参照電圧３Ｎとこれに対応する加算器５ Ｎ との間には、必ずしも減衰器が組み込まれる必要はない。また、１つの補償用
の参照電圧源よりも多数の電圧源に組み込まれたこのような構成の減衰器を有す
ることもまた可能である。
【図１】
従来の参照電圧源配置の原理を示す回路図である。
【図２】
この発明による参照電圧源配置の原理を示す回路図である。
【図３】
この発明による参照電圧源配置の可能なチップの実施を示す回路図である。
【図４】
図３の参照電圧源配置に使用するための参照電圧源配置の可能なチップの実施
を示す回路図である。
を示す回路図である。
【図５Ａ】
図３によりシミュレートされた参照電圧源配置における後段での電圧の温度特
性を示すグラフである。
性を示すグラフである。
【図５Ｂ】
供給電圧の異なる値のために図３によるシミュレートされた参照電圧源配置の
出力電圧の温度特性を示すグラフである。
出力電圧の温度特性を示すグラフである。
２ 第１の電圧参照手段
３ 第２の電圧参照手段
５ 加算手段
ＶＢ 第１の参照電圧
α 第１の温度係数
ｉ 第２の温度係数
ＶＣ，ｉ 補償用参照電圧
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F038 BB03 BB04 EZ20
5H420 NA28 NA37 NB02 NC02 NC14
NC18 NC22 NC23 NE23
5J090 AA58 CA02 CA13 CN02 FA08
FN12 HA09 HA17 HA19 KA05
KA12 KA26 TA01 TA04
5J500 AA58 AC02 AC13 AF08 AH09
AH17 AH19 AK05 AK12 AK26
AT01 AT04 NC02 NF12
Claims (10)
- 【請求項１】 第１の温度係数を備える第１の参照電圧を供給する第１の電圧参照手段と； 前記第１の温度係数の符号の反対の符号である複数の第２の温度係数を備える
第２の参照電圧を供給する複数の第２の電圧参照手段と； 前記第１の参照電圧と比較参照電圧とを加算する手段と、 を備える参照電圧源配置。 - 【請求項２】 前記複数の第２の電圧参照手段は、８−１４の範囲にある請求項１に記載の参
照電圧源配置。 - 【請求項３】 複数の加算器を備え、各々の加算器は２つの入力と１つの出力とを備え、第１
の加算器は第１の参照電圧を受け入れるように接続された第１の入力を有し； 加算器（ｉ）が１より大きい場合（ｉ＞１―第２の加算器以降の加算器―）に
ついて、各加算器は前の加算器の出力に接続された第１の入力を有し； 各加算器は、対応する第２の電圧参照手段からの補償参照電圧を受け入れるよ
うに接続された第２の入力を有している請求項１または２に記載の参照電圧源配
置。 - 【請求項４】 複数の補償セルを備え、各補償セルは、セル入力、セル出力、および前記セル
入力とセル出力との間に接続された手段を有し、この手段は、前記セル入力と前
記セル出力との間の電圧差を維持するように配置され； 第１の補償セルは、第１の参照電圧を受け入れるように接続されたセル入力を
有し； 補償セル（ｉ）が１より大きい場合（ｉ＞１―第２の補償セル以降の補償セル
―）について、各補償セルは前の補償セルのセル出力に接続されたセル入力を備
える請求項１ないし３の何れかに記載の参照電圧源配置。 - 【請求項５】 前記手段は、第１の導電型の第１の補償トランジスタと、このトランジスタの
ゲートに相互接続されたゲートを有する同一導電型の第２の補償トランジスタと
を備え、第１の補償トランジスタのソースは前記セル入力に接続されると共に、
前記第２のトランジスタのソースは前記セル出力に接続されている請求項４に記
載の参照電圧源配置。 - 【請求項６】 前記第１および第２の補償トランジスタはＮ型であり； 前記第１の補償トランジスタのドレインは、正のバイアス入力に接続されたゲ
ートを有する第１のバイアスＰ型トランジスタによる第１の供給電圧に接続され
ており； 前記第２の補償トランジスタの前記ソースは、負のバイアス入力に接続された
ゲートを有する第２のバイアスＮ型トランジスタによる第２の供給電圧に接続さ
れている請求項５に記載の参照電圧源配置。 - 【請求項７】 前記第１の供給電圧に接続されたソースを有し、前記第２の補償Ｎ型トランジ
スタのドレインに接続されたドレインを有し、前記第１および第２の補償Ｎ型ト
ランジスタのゲートノードに接続されたゲートを有する、第３のバイアスＰ型ト
ランジスタをさらに備える請求項６に記載の参照電圧源配置。 - 【請求項８】 前記２つの補償トランジスタは、弱い反転領域内で動作している請求項５ない
し請求項７の何れかに記載の参照電圧源配置。 - 【請求項９】 第２の補償トランジスタのアスペクト比は第１の補償トランジスタのアスペク
ト比よりも大きい請求項５ないし請求項８の何れかに記載の参照電圧源配置。 - 【請求項１０】 前記第２の電圧参照手段の少なくとも１つと、対応する加算手段と、の間に、
減衰器が接続されている請求項１ないし請求項９の何れかに記載の参照電圧源配
置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00200206.1 | 2000-01-19 | ||
| EP00200206 | 2000-01-19 | ||
| PCT/EP2000/013200 WO2001053903A1 (en) | 2000-01-19 | 2000-12-22 | Bandgap voltage reference source |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003521113A true JP2003521113A (ja) | 2003-07-08 |
Family
ID=8170930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001554133A Pending JP2003521113A (ja) | 2000-01-19 | 2000-12-22 | バンドギャップ電圧の参照電圧源 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6404177B2 (ja) |
| EP (1) | EP1166192B1 (ja) |
| JP (1) | JP2003521113A (ja) |
| DE (1) | DE60023863T2 (ja) |
| WO (1) | WO2001053903A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044051A (ja) * | 2003-07-25 | 2005-02-17 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2005071172A (ja) * | 2003-08-26 | 2005-03-17 | Ricoh Co Ltd | 基準電圧発生回路 |
| WO2010086949A1 (ja) * | 2009-01-28 | 2010-08-05 | 学校法人明治大学 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7710190B2 (en) * | 2006-08-10 | 2010-05-04 | Texas Instruments Incorporated | Apparatus and method for compensating change in a temperature associated with a host device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172508A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
| JPH1140749A (ja) * | 1997-07-18 | 1999-02-12 | Nec Corp | 基準電圧発生回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8204087A (nl) * | 1982-10-22 | 1984-05-16 | Philips Nv | Automatisch instelbaar egalisatie netwerk. |
| US5254880A (en) * | 1988-05-25 | 1993-10-19 | Hitachi, Ltd. | Large scale integrated circuit having low internal operating voltage |
| NL9002392A (nl) * | 1990-11-02 | 1992-06-01 | Philips Nv | Bandgap-referentie-schakeling. |
| WO1995027938A1 (en) * | 1994-04-08 | 1995-10-19 | Philips Electronics N.V. | Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply |
| EP0848499B1 (de) * | 1996-12-13 | 2003-05-21 | Philips Intellectual Property & Standards GmbH | Schaltungsanordnung für eine Speicherzelle eines D/A-Wandlers |
| US5796244A (en) * | 1997-07-11 | 1998-08-18 | Vanguard International Semiconductor Corporation | Bandgap reference circuit |
| US6052020A (en) * | 1997-09-10 | 2000-04-18 | Intel Corporation | Low supply voltage sub-bandgap reference |
| US6265857B1 (en) * | 1998-12-22 | 2001-07-24 | International Business Machines Corporation | Constant current source circuit with variable temperature compensation |
-
2000
- 2000-12-22 EP EP00991261A patent/EP1166192B1/en not_active Expired - Lifetime
- 2000-12-22 DE DE60023863T patent/DE60023863T2/de not_active Expired - Lifetime
- 2000-12-22 WO PCT/EP2000/013200 patent/WO2001053903A1/en active IP Right Grant
- 2000-12-22 JP JP2001554133A patent/JP2003521113A/ja active Pending
-
2001
- 2001-01-16 US US09/761,255 patent/US6404177B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172508A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
| JPH1140749A (ja) * | 1997-07-18 | 1999-02-12 | Nec Corp | 基準電圧発生回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044051A (ja) * | 2003-07-25 | 2005-02-17 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2005071172A (ja) * | 2003-08-26 | 2005-03-17 | Ricoh Co Ltd | 基準電圧発生回路 |
| WO2010086949A1 (ja) * | 2009-01-28 | 2010-08-05 | 学校法人明治大学 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010019261A1 (en) | 2001-09-06 |
| DE60023863T2 (de) | 2006-07-27 |
| US6404177B2 (en) | 2002-06-11 |
| DE60023863D1 (de) | 2005-12-15 |
| EP1166192B1 (en) | 2005-11-09 |
| WO2001053903A1 (en) | 2001-07-26 |
| EP1166192A1 (en) | 2002-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
| US7078958B2 (en) | CMOS bandgap reference with low voltage operation | |
| US6885178B2 (en) | CMOS voltage bandgap reference with improved headroom | |
| US7323857B2 (en) | Current source with adjustable temperature coefficient | |
| US6628558B2 (en) | Proportional to temperature voltage generator | |
| KR100738964B1 (ko) | 밴드갭 기준전압 발생 회로 | |
| US20080001661A1 (en) | Regulator circuit | |
| US7852142B2 (en) | Reference voltage generating circuit for use of integrated circuit | |
| US9383760B2 (en) | Temperature-compensated reference voltage system with very low power consumption based on an SCM structure with transistors of different threshold voltages | |
| KR100888483B1 (ko) | 공정 변동을 보상하는 기준 바이어스 회로 | |
| US9122290B2 (en) | Bandgap reference circuit | |
| US9310825B2 (en) | Stable voltage reference circuits with compensation for non-negligible input current and methods thereof | |
| JP2007024667A (ja) | 温度検出回路およびそれを用いた発振周波数補正装置 | |
| US11099081B2 (en) | Current generating circuits capable of generating currents with different temperature coefficients and flexibly adjusting slope of the temperature coefficient | |
| KR20120080567A (ko) | 보상된 밴드갭 | |
| US20090243711A1 (en) | Bias current generator | |
| JP2007279949A (ja) | 基準電圧発生回路 | |
| US8446141B1 (en) | Bandgap curvature correction circuit for compensating temperature dependent bandgap reference signal | |
| US7629785B1 (en) | Circuit and method supporting a one-volt bandgap architecture | |
| US20070182477A1 (en) | Band gap reference circuit for low voltage and semiconductor device including the same | |
| US7436245B2 (en) | Variable sub-bandgap reference voltage generator | |
| US6759878B2 (en) | Voltage comparator circuit and substrate bias adjusting circuit using same | |
| JP2003521113A (ja) | バンドギャップ電圧の参照電圧源 | |
| Vermaas et al. | A bandgap voltage reference using digital CMOS process | |
| KR100468715B1 (ko) | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110907 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110914 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111005 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |