JP2010170269A

JP2010170269A - 基準電圧出力回路

Info

Publication number: JP2010170269A
Application number: JP2009011195A
Authority: JP
Inventors: Yoshiyuki Nagai; 良之永井; Yasuyuki Hattori; 靖之服部
Original assignee: Alps Electric Co Ltd; Toppan Printing Co Ltd
Current assignee: Alps Alpine Co Ltd; Toppan Inc
Priority date: 2009-01-21
Filing date: 2009-01-21
Publication date: 2010-08-05
Anticipated expiration: 2029-01-21
Also published as: JP5297822B2

Abstract

【課題】大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供する。
【解決手段】基準電圧出力回路１０は、基準電圧を出力する第１定電圧回路２１Ａ、第２定電圧回路２１Ｂ及び第３定電圧回路２１Ｃと、第１定電圧回路２１Ａと第２定電圧回路２１Ｂとの出力電圧を比較し、第２定電圧回路２１Ｂと第３定電圧回路２１Ｃとの出力電圧を比較し、第３定電圧回路２１Ｃと第１定電圧回路２１Ａとの出力電圧を比較する各セレクタ回路２２・２３及びコンパレータ２４と、比較結果の組から各定電圧回路２１Ａ〜２１Ｃのうち中央値を有する定電圧回路を選択する制御部１３とを備える。
【選択図】図１

Description

本発明は、汎用センサ等に用いられる基準電圧出力回路に係り、例えば大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路に関する。

集積回路（ＩＣ）においては、各素子の相対的な出力特性のばらつきがＩＣ全体の諸特性に影響を与えることがある。具体的には、ＩＣを大量生産した場合、各素子の出力特性のばらつきに起因する基準電圧の誤差を許容できなくなる場合がある。

そこで、従来から、ＩＣの基準電圧の誤差を低減するために、（１）レーザートリミングによる補正方法（例えば特許文献１参照）、（２）不揮発性のメモリとＤＡコンバータとを用いた基準電圧の補正方法、などの手法で出力電圧の精度を向上させている。
特許第３５１１４２０号明細書

しかしながら、上述の方法では、外部電源からの出力電圧を用いて基準電圧を設定する必要が生じる。また、上述の方法では、部品の単価を超えるようなテストコストを要する場合もある。

本発明は上記実情に鑑みてなされたものであり、大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供することを目的とする。

本発明は上記課題を解決するために以下の手段を講じる。

請求項１に対応する発明は、基準電圧を出力する複数の定電圧回路と、前記各定電圧回路のうち、２つの定電圧回路毎に出力電圧を比較する比較手段と、前記比較手段による比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段と、を備えた基準電圧出力回路である。

請求項２に対応する発明は、基準電圧を出力する第１定電圧回路、第２定電圧回路及び第３定電圧回路と、前記第１定電圧回路と前記第２定電圧回路との出力電圧を比較する第１比較手段と、前記第２定電圧回路と前記第３定電圧回路との出力電圧を比較する第２比較手段と、前記第３定電圧回路と前記第１定電圧回路との出力電圧を比較する第３比較手段と、前記各比較手段による比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段と、を備えた基準電圧出力回路である。

請求項３に対応する発明は、請求項２に対応する基準電圧出力回路において、前記各比較手段は、前記各定電圧回路からの出力信号が個別に入力される第１セレクタ回路及び第２セレクタ回路と、前記各セレクタ回路からの出力信号が個別に入力されるコンパレータと、前記コンパレータからの比較結果を記憶する第１ラッチ回路、第２ラッチ回路及び第３ラッチ回路とをさらに備え、前記定電圧回路選択手段は、クロック信号を発生し、１回目のクロック信号で、前記第１セレクタ回路により前記第１定電圧回路を選択し、前記第２セレクタ回路により前記第２定電圧回路を選択し、前記各ラッチ回路のうち前記第１ラッチ回路を選択する手段と、２回目のクロック信号で、前記第１セレクタ回路により前記第２定電圧回路を選択し、前記第２セレクタ回路により前記第３定電圧回路を選択し、前記各ラッチ回路のうち前記第２ラッチ回路を選択する手段と、３回目のクロック信号で、前記第１セレクタ回路により前記第３定電圧回路を選択し、前記第２セレクタ回路により前記第１定電圧回路を選択し、前記各ラッチ回路のうち前記第３ラッチ回路を選択する手段と、４回目のクロック信号で、前記各ラッチ回路に記憶された比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を決定する決定手段と、５回目のクロック信号で、前記決定手段により決定された定電圧回路からの出力電圧を基準電圧として出力する手段と、をさらに備えた基準電圧出力回路である。

請求項４に対応する発明は、請求項１乃至請求項３のいずれか１項に対応する基準電圧出力回路において、前記定電圧回路選択手段により選択された定電圧回路以外の定電圧回路の出力を停止する手段、をさらに備えた基準電圧出力回路である。

＜作用＞
従って、本発明は以上のような手段を講じたことにより、以下の作用を有する。

請求項１に対応する作用は、基準電圧を出力する複数の定電圧回路のうち、２つの定電圧回路毎に出力電圧を比較し、比較結果の組から各定電圧回路のうち中央値を有する定電圧回路を選択するので、基準電圧の出力値のばらつきが少なく大量生産し得る基準電圧出力回路を提供することができる。

請求項２に対応する作用は、基準電圧を出力する第１定電圧回路、第２定電圧回路及び第３定電圧回路と、第１定電圧回路と第２定電圧回路との出力電圧を比較する第１比較手段と、第２定電圧回路と第３定電圧回路との出力電圧を比較する第２比較手段と、第３定電圧回路と第１定電圧回路との出力電圧を比較する第３比較手段と、各比較手段による比較結果の組から各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段とを備えているので、基準電圧の出力値のばらつきが少なく大量生産し得る簡易な構成の基準電圧出力回路を提供することができる。

請求項３に対応する作用は、請求項２に対応する作用に加え、第１セレクタ回路及び第２セレクタ回路の２個のセレクタ回路と1個のコンパレータとにより各定電圧回路の出力電圧の大きさを比較しているので、３個のコンパレータを用いて各定電圧回路の出力電圧の大きさを比較することに比して、コンパレータの出力特性のばらつきの影響をなくすことができる。

請求項４に対応する作用は、請求項１〜３のいずれか１項に対応する作用に加え、定電圧回路選択手段により選択された定電圧回路以外の定電圧回路の出力を停止するので、他の定電圧回路に要する消費電力を減らすことができる。

本発明によれば、大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供することができる。

以下、図面を参照して本発明の実施形態を説明する。

＜第１の実施形態＞
（基準電圧出力回路の構成）
図１は本発明の第１の実施形態に係る基準電圧出力回路１０の構成を示す模式図である。

基準電圧出力回路１０は、起動部１１・発振部１２・制御部１３・テーブル情報記憶部１４・第1定電圧回路２１Ａ・第２定電圧回路２１Ｂ・第３定電圧回路２１Ｃ・第１セレクタ回路２２・第２セレクタ回路２３・コンパレータ２４・第1ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７を備えている。

起動部１１は、基準電圧出力回路１０が組み込まれた汎用センサ等の初回電源投入時に、基準電圧出力回路１０の各部を起動するものである。

発振部１２は、起動部１１により起動されると、クロック信号を発振するものである。

制御部１３は、基準電圧出力回路１０の各部を制御するものである。制御部１３による制御方法については後述する。

テーブル情報記憶部１４は、各ラッチ回路２５〜２７に記憶された比較結果の組に対応させて、各定電圧回路２１Ａ〜２１Ｃのうち中央値を有する定電圧回路を決定するテーブル情報を記憶するメモリである。具体的には、テーブル情報記憶部１４は、図２に示すようなテーブル情報を記憶している。この「テーブル情報」には、（ａ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７に記憶された出力信号のいずれもがロー出力（Ｌ・Ｌ・Ｌ）であるときには、第２定電圧回路２１Ｂが中央値を有するものとして対応付けられている。なお、ここでは、ハイ出力をＨと表記し、ロー出力をＬと表記する。また、（ｂ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７の出力がそれぞれ、Ｌ・Ｌ・Ｈであるときには、第２定電圧回路２１Ｂが中央値を有するものとして対応付けられている。（ｃ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７の出力がそれぞれ、Ｌ・Ｈ・Ｌであるときには、第１定電圧回路２１Ａが中央値を有するものとして対応付けられている。（ｄ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７の出力がそれぞれ、Ｌ・Ｈ・Ｈであるときには、第３定電圧回路２１Ｃが中央値を有するものとして対応付けられている。（ｅ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７の出力がそれぞれ、Ｈ・Ｌ・Ｌであるときには、第３定電圧回路２１Ｃが中央値を有するものとして対応付けられている。（ｆ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７の出力がそれぞれ、Ｈ・Ｌ・Ｈであるときには、第１定電圧回路２１Ａが中央値を有するものとして対応付けられている。（ｇ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７の出力がそれぞれ、Ｈ・Ｈ・Ｌであるときには、第２定電圧回路２１Ｂが中央値を有するものとして対応付けられている。（ｈ）第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７の出力がそれぞれ、Ｈ・Ｈ・Ｈであるときには、第２定電圧回路２１Ｂが中央値を有するものとして対応付けられている。

第1定電圧回路２１Ａ、第２定電圧回路２１Ｂ及び第３定電圧回路２１Ｃは、同一仕様で製造されたバンドギャップ定電圧源の回路（ＢＧＲ）である。ここで、各定電圧回路２１Ａ〜２１Ｃは、同一仕様で製造されてはいるが、物理的特性のばらつきや、寸法のばらつきにより、出力特性にばらつきが生じることがある。詳しくは、各定電圧回路２１Ａ〜２１Ｃは、図３に示すように、抵抗Ｒ１〜Ｒ４・トランジスタＮｘ，Ｍｘ・アンプ等で構成される。そのため、これらの抵抗・トランジスタ・アンプ等の製造上避けられない出力特性のばらつきに起因して各定電圧回路の出力値にばらつきが生じることがある。

第１セレクタ回路２２及び第２セレクタ回路２３は、各定電圧回路２１Ａ〜２１Ｃと接続された３つの入力端子と、コンパレータ２４の入力端子と接続された出力端子とを備え、各定電圧回路２１Ａ〜２１Ｃのうち一の定電圧回路からの出力を選択するものである。各セレクタ回路２２・２３は発振部１２による１回目のクロック信号を受けると、第1セレクタ回路２２が第１定電圧回路２１Ａを選択し、第２セレクタ回路２３が第２定電圧回路２１Ｂを選択する。また、２回目のクロック信号を受けると、第1セレクタ回路２２が第２定電圧回路２１Ｂを選択し、第２セレクタ回路２３が第３定電圧回路２１Ｃを選択する。また、３回目のクロック信号を受けると、第1セレクタ回路２２が第３定電圧回路２１Ｃを選択し、第２セレクタ回路２３が第１定電圧回路２１Ａを選択する。

コンパレータ２４は、第1セレクタ回路２２及び第２セレクタ回路２３の出力端子と個別に接続する第1入力端子（＋）及び第２入力端子（−）と、第１ラッチ回路２５・第２ラッチ回路２６・第３ラッチ回路２７のそれぞれに接続する出力端子とを備えている。コンパレータ２４は、第１セレクタ回路２２の出力が第２セレクタ回路２３の出力より大きい場合はハイ出力（Ｈ）をし、第１セレクタ回路２２の出力が第２セレクタ回路２３の出力より小さい場合はロー出力（Ｌ）をする。

第1ラッチ回路２５、第２ラッチ回路２６及び第３ラッチ回路２７は、コンパレータ２４からの出力端子と接続し、制御部１３からの制御命令に応じて、コンパレータ２４からの比較結果を記憶するものである。

（基準電圧出力回路の動作）
次に本実施形態に係る基準電圧出力回路１０の動作を図４のフローチャートを用いて説明する。また、各フローのタイミングチャートを図５に示す。

基準電圧出力回路１０では、電源の初回投入時に発振部１２が起動部１１により起動される（Ｓ１）。これにより発振部１２からクロック信号Ｃｋが出力される。

ここで、制御部１３では、１回目のクロック信号Ｃｋ１で、第１セレクタ回路２２により第１定電圧回路２１Ａが選択され、第２セレクタ回路２３により第２定電圧回路２１Ｂが選択され、各ラッチ回路２５〜２７のうち第１ラッチ回路２５が選択される（Ｓ２）。そして、コンパレータ２４により、第１定電圧回路２１Ａと第２定電圧回路２１Ｂとの出力電圧が比較される（Ｓ３）。これにより、コンパレータ２４からハイかローのいずれかの信号が出力される。

同様に、制御部１３では、２回目のクロック信号Ｃｋ２で、第１セレクタ回路２２により第２定電圧回路２１Ｂが選択され、第２セレクタ回路２３により第３定電圧回路２１Ｃが選択され、各ラッチ回路２５〜２７のうち第２ラッチ回路２６が選択される（Ｓ４）。そして、コンパレータ２４により、第２定電圧回路２１Ｂと第３定電圧回路２１Ｃとの出力電圧が比較される（Ｓ５）。続いて、制御部１３では、３回目のクロック信号Ｃｋ３で、第１セレクタ回路２２により第３定電圧回路２１Ｃが選択され、第２セレクタ回路２３により第１定電圧回路２１Ａが選択され、各ラッチ回路２５〜２７のうち第３ラッチ回路２７が選択される（Ｓ６）。そして、第３定電圧回路２１Ｃと第１定電圧回路２１Ａとの出力電圧が比較される（Ｓ７）。

それから、制御部１３により、４回目のクロック信号Ｃｋ４で、各ラッチ回路２５〜２７に記憶された比較結果の組から、テーブル情報記憶部１４に記憶されるテーブル情報を参照して、各定電圧回路２１Ａ〜２１Ｃのうち中央値を有する定電圧回路が決定される（Ｓ８）。

そして、制御部１３により、５回目のクロック信号Ｃｋ５で、ステップＳ８により決定された定電圧回路からの出力電圧が第１セレクタ回路２２を介して基準電圧として出力される（Ｓ９）。

なお、上記処理Ｓ１〜Ｓ９は電源の初回投入時にのみ行なえばよく、２回目以降の電源投入時には行なわれない。それゆえ、制御部１３により、一度、中央値を有する定電圧回路が選択された場合、選択された定電圧回路以外の定電圧回路の出力が停止される（Ｓ１０）。また、発振部１２によるクロック信号の発振が停止される（Ｓ１１）。

（基準電圧出力回路の効果）
以上説明したように、本実施形態に係る基準電圧出力回路１０は、基準電圧を出力する第１定電圧回路２１Ａ、第２定電圧回路２１Ｂ及び第３定電圧回路２１Ｃと、第１定電圧回路２１Ａと第２定電圧回路２１Ｂとの出力電圧を比較し、第２定電圧回路２１Ｂと第３定電圧回路２１Ｃとの出力電圧を比較し、第３定電圧回路２１Ｃと第１定電圧回路２１Ａとの出力電圧を比較する各セレクタ回路２２・２３及びコンパレータ２４と、比較結果の組から各定電圧回路２１Ａ〜２１Ｃのうち中央値を有する定電圧回路を選択する制御部１３とを備えているので、簡易な構成で、基準電圧の出力値のばらつきを少なくすることができる。

補足すると、定電圧回路が1個のみの特性のばらつきが正規分布に従うと仮定した場合、図６に示すように、標準偏差σ＝０．６８２７となるので、同一仕様で製造した定電圧回路の良品率は７０％以下となる。これに対し、本実施形態に係る基準電圧出力回路１０では、同一仕様の定電圧回路２１Ａ〜２１Ｃを３個置き、その大小関係の分布を利用することで、ばらつき幅を２／３程度に向上することができる。すなわち、図７に示すように、３個の定電圧回路のうち少なくとも1個が良品と認められる割合を８６．５％とすることができ、良品率を高めることができる。換言すれば、歩留まり率を高めることができ、大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供することが可能である。

なお、本実施形態に係る基準電圧出力回路および基準電圧源が１個のみの回路を、本発明者らが半導体集積回路として作成し測定を行ったところ、基準電圧源が１個のみのものに比べ、本実施形態の回路では、ばらつき幅の違いが概ね半分となり、上記で検討し予想していた値よりも大きな改善効果が得られることが判明した。

なお、一般的な基準電圧出力回路では、出力電圧のずれ量を測定し、外部電圧を用いて補正することで、適切な基準電圧を出力している。そのため、基準電圧出力回路１０に対して全数テストを行なっている。しかしながら、一般的に、基準電圧出力回路の製造コストは安く、テストコストより安い場合もある。これに対し、本実施形態に係る基準電圧出力回路１０では、歩留まり率を高めることができ、回路自体のテストを省略することで、テストコストを抑えることが可能となる。また、本実施形態に係る基準電圧出力回路１０では、定電圧回路を３個製造することになるが、半導体回路であるため、１個製造するのと同じ製造プロセスで製造可能であり、従来のレーザートリミングによる補正方法等に比して低コストで製造することが可能である。

なお、本実施形態に係る基準電圧出力回路１０は、２個のセレクタ回路２２・２３と１個のコンパレータ２４とにより各定電圧回路２１Ａ〜２１Ｃの出力電圧の大きさを比較している。それゆえ、図８に示すように３個のコンパレータ３１〜３３を用いて各定電圧回路２１Ａ〜２１Ｃの出力電圧の大きさを比較することに比して、コンパレータの出力特性のばらつきの影響を少なくすることができるという顕著な効果を有している。また３個のコンパレータを使用するのに比して消費電力を少なくすることができる。

なお、本実施形態においては、３個の定電圧回路２１Ａ〜２１Ｃを用いたが、定電圧回路の個数はこれに限るものではない。例えば、５個の定電圧回路を用いてもよい。これにより、さらに高精度な結果を得ることが可能となる。

＜その他＞
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。

本発明の第１の実施形態に係る基準電圧出力回路１０の構成を示す模式図である。同実施形態に係るテーブル情報記憶部の構成を示す模式図である。同実施形態に係る各定電圧回路の構成を示す模式図である。同実施形態に係る基準電圧出力回路１０の動作を説明するためのフローチャートである。同実施形態に係る基準電圧出力回路１０の動作を説明するためのタイミングチャートである。一般的な正規分布の確率を示す図である。同実施形態に係る基準電圧出力回路１０の効果を説明するための図である。同実施形態に係る基準電圧出力回路１０の効果を説明するための図である。

１０・・・基準電圧出力回路、１１・・・起動部、１２・・・発振部、１３・・・制御部、１４・・・テーブル情報記憶部、２１Ａ・・・第１定電圧回路、２１Ｂ・・・第２定電圧回路、２１Ｃ・・・第３定電圧回路、２２・・・第１セレクタ回路、２３・・・第２セレクタ回路、２４・・・コンパレータ、２５・・・第１ラッチ回路、２６・・・第２ラッチ回路、２７・・・第３ラッチ回路。

Claims

基準電圧を出力する複数の定電圧回路と、
前記各定電圧回路のうち、２つの定電圧回路毎に出力電圧を比較する比較手段と、
前記比較手段による比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段と、
を備えたことを特徴とする基準電圧出力回路。
基準電圧を出力する第１定電圧回路、第２定電圧回路及び第３定電圧回路と、
前記第１定電圧回路と前記第２定電圧回路との出力電圧を比較する第１比較手段と、
前記第２定電圧回路と前記第３定電圧回路との出力電圧を比較する第２比較手段と、
前記第３定電圧回路と前記第１定電圧回路との出力電圧を比較する第３比較手段と、
前記各比較手段による比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段と、
を備えたことを特徴とする基準電圧出力回路。
請求項２に記載の基準電圧出力回路において、
前記各比較手段は、
前記各定電圧回路からの出力信号が個別に入力される第１セレクタ回路及び第２セレクタ回路と、
前記各セレクタ回路からの出力信号が個別に入力されるコンパレータと、
前記コンパレータからの比較結果を記憶する第１ラッチ回路、第２ラッチ回路及び第３ラッチ回路と
をさらに備え、
前記定電圧回路選択手段は、クロック信号を発生し、
１回目のクロック信号で、前記第１セレクタ回路により前記第１定電圧回路を選択し、前記第２セレクタ回路により前記第２定電圧回路を選択し、前記各ラッチ回路のうち前記第１ラッチ回路を選択する手段と、
２回目のクロック信号で、前記第１セレクタ回路により前記第２定電圧回路を選択し、前記第２セレクタ回路により前記第３定電圧回路を選択し、前記各ラッチ回路のうち前記第２ラッチ回路を選択する手段と、
３回目のクロック信号で、前記第１セレクタ回路により前記第３定電圧回路を選択し、前記第２セレクタ回路により前記第１定電圧回路を選択し、前記各ラッチ回路のうち前記第３ラッチ回路を選択する手段と、
４回目のクロック信号で、前記各ラッチ回路に記憶された比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を決定する決定手段と、
５回目のクロック信号で、前記決定手段により決定された定電圧回路からの出力電圧を基準電圧として出力する手段と、
をさらに備えたことを特徴とする基準電圧出力回路。
請求項１乃至請求項３のいずれか１項に記載の基準電圧出力回路において、
前記定電圧回路選択手段により選択された定電圧回路以外の定電圧回路の出力を停止する手段、
をさらに備えたことを特徴とする基準電圧出力回路。