JP2019118063A - 半導体装置及びテスト方法 - Google Patents

半導体装置及びテスト方法 Download PDF

Info

Publication number
JP2019118063A
JP2019118063A JP2017252234A JP2017252234A JP2019118063A JP 2019118063 A JP2019118063 A JP 2019118063A JP 2017252234 A JP2017252234 A JP 2017252234A JP 2017252234 A JP2017252234 A JP 2017252234A JP 2019118063 A JP2019118063 A JP 2019118063A
Authority
JP
Japan
Prior art keywords
phase difference
signal
current
voltage
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017252234A
Other languages
English (en)
Other versions
JP7041512B2 (ja
Inventor
勝義 八木
Katsuyoshi Yagi
勝義 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2017252234A priority Critical patent/JP7041512B2/ja
Priority to US16/232,529 priority patent/US10483991B2/en
Priority to CN201811609813.5A priority patent/CN110011661B/zh
Publication of JP2019118063A publication Critical patent/JP2019118063A/ja
Application granted granted Critical
Publication of JP7041512B2 publication Critical patent/JP7041512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/023—Measuring pulse width
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】通常動作時での特性劣化を招くことなく、製品出荷前のテストを容易に行うことが可能な半導体装置及びテスト方法を提供する。【解決手段】半導体装置は、基準信号と発振信号との位相差を検出し位相差を２値で表す位相差信号を生成し、これを第１の外部端子を介して外部出力する位相比較部１１と、位相差信号によって表される位相差に対応した電圧値を有する位相差電圧を位相差電圧ノードに印加する電圧変換部１２と、位相差電圧に応じた周波数を有する信号を発振信号として生成する発振部１４と、補正電流を位相差電圧ノードに供給し、第２の外部端子がテスト制御信号を受けた場合にはテスト制御信号に応じた電流を補正電流として位相差電圧ノードに供給する補正回路２０と、を含むＰＬＬ回路１００を有する。【選択図】図１

Description

本発明は、半導体装置、特にＰＬＬ（Phase-Locked Loop）回路を含む半導体装置、及びこの半導体装置のテスト方法に関する。
ＰＬＬ回路として、基準信号と発振信号との位相差を２値で表す位相差信号を生成する位相比較器と、当該位相差信号に応じて電流をノードに供給することにより、このノード上に位相差信号に対応した位相差電圧を生成するチャージポンプと、を含むディジタル型のＰＬＬ回路が知られている。
また、このようなディジタルＰＬＬ回路として、上記した位相差の大きさによって、チャージポンプで生成する電流の電流量を調整するようにした技術が提案されている（例えば、特許文献１参照）。当該ディジタルＰＬＬ回路では、かかる構成を採用することにより、周波数変化が大きくなる場合でのＰＬＬのロックアップタイムを短縮している。
特開平９−２１４３３８号公報
ところで、上記したようなＰＬＬ回路では、製造上のバラツキ等により、チャージポンプで生成された位相差電圧に誤差が生じる場合がある。
そこで、位相差電圧が生成されるノードに、上記した誤差分をゼロにするような大きさの電流（以下、補正電流と称する）を供給する補正回路を、半導体ＩＣ内に設けることが考えられる。
このような補正回路をＰＬＬ回路を含む半導体ＩＣ内に設けた場合には、製品出荷前に、この補正回路が適正な補正電流を生成しているか否かを確認するテストを行う必要がある。この際、当該補正電流を半導体ＩＣの外部で測定するために、補正回路から出力された補正電流を半導体ＩＣの外部に導出する外部端子と、テスト時にのみオン状態となって、補正回路が生成した補正電流を当該外部端子に導出するスイッチと、を設けることになる。
しかしながら、補正電流の電流値を測定するには、精度の高い電流測定を行う必要があり、テストが困難になるという問題があった。また、補正回路の出力端に上記したようなスイッチと外部端子とが接続される為、当該スイッチでの寄生容量やリークパスに伴い、通常動作時において補正回路の特性が悪化する虞があった。
本願発明は、通常動作時での特性劣化を招くことなく、製品出荷前のテストを容易に行うことが可能な半導体装置及びテスト方法を提供することを目的とする。
本発明に係る半導体装置は、基準信号に同期した発振信号を生成するＰＬＬ回路を含む半導体装置であって、第１及び第２の外部端子を含み、前記ＰＬＬ回路は、前記基準信号と前記発振信号との位相差を検出し、前記位相差を２値で表す位相差信号を生成する位相比較部と、前記位相差信号を、当該位相差信号によって表される前記位相差に対応した電圧値を有する位相差電圧に変換して位相差電圧ノードに印加する電圧変換部と、前記位相差電圧に応じた周波数を有する信号を前記発振信号として生成する発振部と、前記位相差電圧を補正する補正電流を前記位相差電圧ノードに供給する補正回路と、を有し、前記位相比較部は、前記位相差信号を前記第１の外部端子を介して出力し、前記補正回路は、前記第２の外部端子がテスト制御信号を受けた場合には前記テスト制御信号に応じた電流を生成しこれを前記補正電流として前記位相差電圧ノードに供給する。
本発明に係るテスト方法は、第１及び第２の外部端子と、基準信号と発振信号との位相差を検出し、前記位相差を２値で表す位相差信号を生成すると共に前記位相差信号を前記第１の外部端子に供給する位相比較部と、前記位相差信号を、当該位相差信号によって表される前記位相差に対応した電圧値を有する位相差電圧に変換して位相差電圧ノードに印加する電圧変換部と、前記位相差電圧に応じた周波数を有する信号を前記発振信号として生成する発振部と、前記位相差電圧を補正する補正電流を前記位相差電圧ノードに供給し、前記第２の外部端子でテスト制御信号を受けた場合には前記テスト制御信号に応じた電流を生成しこれを前記補正電流として前記位相差電圧ノードに供給する補正回路と、を含むＰＬＬ回路と、を有する半導体装置をテストするテスト方法であって、前記テスト制御信号を前記半導体装置の前記第２の外部端子に供給する第１のステップと、前記半導体装置の前記第１の外部端子から出力された前記位相差信号を取り込む第２のステップと、前記位相差信号のパルス幅が規定範囲内に含まれるか否かを判定する第３のステップと、前記位相差信号のパルス幅が前記規定範囲内に含まれると判定された場合には前記補正回路が正常であることを表し、前記位相差信号のパルス幅が前記規定範囲内に含まれていないと判定された場合には前記補正回路が不良であることを表すテスト結果を得る第４のステップと、を有する。
本発明に係るＰＬＬ回路を含む半導体装置には、当該ＰＬＬ回路内で生成される位相差電圧に生じる誤差をゼロにする為の補正電流を生成する補正回路が設けられている。更に、かかる半導体装置には、上記した補正回路に対する製品出荷前のテスト用として、ＰＬＬ回路の位相比較器で生成された２値の位相差信号を半導体装置の外部に導出する外部端子が設けられている。この半導体装置に対する製品出荷前のテストでは、テスタが、位相比較器で生成された２値の位相差信号を上記した外部端子を介して取り込み、当該位相差信号のパルス幅が規定範囲に含まれるか否かによって、当該補正回路の良否をテストする。
かかる構成によれば、補正回路から出力された補正電流の電流値を測定することで補正回路の良否をテストする場合に比べて、安価なテスタを用いることが可能となる。更に、補正回路が生成した補正電流をテスト時にだけ半導体装置の外部端子に導出するスイッチ素子が不要となるので、当該スイッチ素子で生じる余分な寄生容量やリークパスが形成されることはない。
したがって、本発明によれば、当該補正回路に対して通常動作時での特性劣化を招くことなく、製品出荷前のテストを容易に行うことが可能となる。
本発明に係る半導体装置に含まれるＰＬＬ回路１００の構成を示すブロック図である。 位相比較器１１の動作を表すタイムチャートである。 位相比較器１１の動作を表すタイムチャートである。 位相誤差補正回路２０の内部構成を示す回路図である。 テストシステム３００の構成を示すブロック図である。 位相誤差補正回路２０のテスト方法を表すフローチャートである。
図１は、本発明に係る半導体装置としての半導体ＩＣ（Integrated Circuit）チップに含まれるＰＬＬ（Phase-Locked Loop）回路１００の構成を示すブロック図である。
ＰＬＬ回路１００は、入力された基準信号ＲＥＦに位相同期した発振信号ＦＱを生成する。尚、ＰＬＬ回路１００は、特定周波数に対するエネルギー集中を抑える為に当該発振信号ＦＱにジッタを加える、いわゆるスペクトル拡散機能を備えている。
図１に示すように、ＰＬＬ回路１００は、位相比較器１１、チャージポンプ回路１２、ループフィルタ（ＬＰＦ）１３、ＶＣＯ（Voltage-controlled oscillator）１４、分周器１５、及び位相誤差補正回路２０を含む。
位相比較器１１は、所定周波数を有する基準信号ＲＥＦと、分周器１５から供給された分周発振信号ＦＶとの立ち上がりエッジ部同士の位相差を検出する。
位相比較器１１は、図２に示すように、検出した位相差ｄが基準信号ＲＥＦの立ち上がりエッジ部に対して分周発振信号ＦＶの立ち上がりエッジ部が遅れる、遅れ位相を表す場合には、位相差ｄに対応したパルス幅を有する論理レベル１の位相差信号ＵＰを生成する。すなわち、位相比較器１１は、論理レベル０の状態から論理レベル１の状態に遷移し、その状態を位相差ｄに対応した時間だけ維持してから論理レベル０の状態に戻るというパルスを含む２値の位相差信号ＵＰを生成する。
また、位相比較器１１は、図３に示すように、位相差ｄが基準信号ＲＥＦの立ち上がりエッジ部に対して分周発振信号ＦＶの立ち上がりエッジ部が進む、進み位相を表す場合には、位相差ｄに対応したパルス幅を有する論理レベル１の位相差信号ＤＮを生成する。すなわち、位相比較器１１は、論理レベル０の状態から論理レベル１の状態に遷移し、その状態を位相差ｄに対応した時間だけ維持してから論理レベル０の状態に戻るというパルスを含む２値の位相差信号ＤＮを生成する。
このように、位相比較器１１は、基準信号ＲＥＦと分周発振信号ＦＶとの位相差ｄを検出し、当該位相差ｄを２値で表す位相差信号ＵＰ及びＤＮを、チャージポンプ回路１２に供給する。尚、位相差信号ＵＰは、ＰＬＬ回路１００を含む半導体ＩＣチップの外部端子Ｔ１に供給されており、当該外部端子Ｔ１を介して半導体ＩＣチップの外部に出力される。
チャージポンプ回路１２は、位相差信号ＵＰが論理レベル１の状態にある間に亘り、所定の電流値を有するチャージポンプ電流を、ノードＬ１に供給する。また、チャージポンプ回路１２は、位相差信号ＤＮが論理レベル１の状態にある間に亘り、チャージポンプ電流をノードＬ１から引き抜く。ここで、チャージポンプ電流がノードＬ１に供給されるとノードＬ１の電圧値が増加し、当該ノードＬ１からチャージポンプ電流が引き抜かれると、ノードＬ１の電圧値が低下する。
かかる動作により、チャージポンプ回路１２は、位相差信号（ＵＰ、ＤＮ）に含まれるパルスのパルス幅に対応した電圧値を有する位相差電圧ＰＶを、位相差電圧ノードとしてのノードＬ１に生成する。
ループフィルタ１３は、ノードＬ１の電圧、つまり位相差電圧ＰＶを平滑化した電圧を制御電圧ＣＶとして生成し、これをＶＣＯ１４に供給する。ＶＣＯ１４は、制御電圧ＣＶの電圧値に対応した周波数を有する信号を発振信号ＦＱとして生成し、これを出力する。更に、ＶＣＯ１４は、生成した発振信号ＦＱを分周器１５に供給する。分周器１５は、所定の分周比又は指定された分周比に応じて、上記した発振信号ＦＱを分周した分周発振信号ＦＶを生成し、これを位相比較器１１に供給する。
すなわち、発振部としてのループフィルタ１３、ＶＣＯ１４及び分周器１５は、位相差電圧ＰＶに応じた周波数を有する発振信号（ＦＶ）を位相比較器１１に供給する。
位相誤差補正回路２０は、製造バラツキ等に伴い上記した位相差電圧ＰＶに生じている誤差をゼロにする為の補正電流ＩｃｒをノードＬ１に供給する。尚、補正電流Ｉｃｒは、正極性の電流のみならず、負極性の電流であっても良い。つまり、補正電流Ｉｃｒが正極性である場合には位相差電圧ＰＶの電圧値が当該補正電流Ｉｃｒの大きさに対応した分だけ増加し、補正電流Ｉｃｒが負極性である場合には位相差電圧ＰＶの電圧値が当該補正電流Ｉｃｒの大きさに対応した分だけ低下する。
図４は、位相誤差補正回路２０の内部構成の一例を示す回路図である。図４に示す一例では、位相誤差補正回路２０は、レジスタ２０１、２０２、スペクトラム拡散制御部２０３、セレクタ２０４、電流源ＧＣ１〜ＧＣｎ（ｎは２以上の整数）、及びスイッチ素子ＳＷ１〜ＳＷｎを有する。
レジスタ２０１は、半導体ＩＣチップの外部端子Ｔ２と接続されており、当該外部端子Ｔ２でテスト制御信号ＴＳＴを受けた場合に、当該テスト制御信号ＴＳＴによって指定された電流源を示す第１の電流源選択情報としてのスイッチ信号Ａ１〜Ａｎを保持する。尚、第１の電流源選択情報は、電流源ＧＣ１〜ＧＣｎのうちでテスト対象とする電流源を指定する情報である。また、スイッチ信号Ａ１〜Ａｎは、スイッチ素子ＳＷ１〜ＳＷｎを夫々個別にオン状態及びオフ状態のうちの一方の状態に設定する信号である。各スイッチ素子ＳＷは、オン状態時にのみ自身に接続されている電流源ＧＣで生成された電流をノードＬ１に供給する。また、外部端子Ｔ１及びＴ２は、位相誤差補正回路２０をテストする際にテスタと接続されるテスト用の外部端子である。
レジスタ２０１は、保持した第１の電流源選択情報（Ａ１〜Ａｎ）をセレクタ２０４に供給する。
レジスタ２０２には、電流源ＧＣ１〜ＧＣｎのうちで、位相差電圧ＰＶに生じている誤差をゼロにする電流値を有する補正電流Ｉｃｒを生成する為に用いる電流源を示す第２の電流源選択情報としてのスイッチ信号Ｂ１〜Ｂｎが保持される。尚、スイッチ信号Ｂ１〜Ｂｎもスイッチ信号Ａ１〜Ａｎと同様に、スイッチ素子ＳＷ１〜ＳＷｎを夫々個別にオン状態及びオフ状態のうちの一方の状態に設定する信号である。
レジスタ２０２は、保持した第２の電流源選択情報（Ｂ１〜Ｂｎ）をセレクタ２０４に供給する。
スペクトラム拡散制御部２０３は、当該半導体ＩＣチップに含まれている例えば制御部（図示せず）から送出されたスペクトラム拡散指令信号ＳＳＩに応じて、第３の電流源選択情報としてのスイッチ信号Ｃ１〜Ｃｎを生成してセレクタ２０４に供給する。この際、スペクトラム拡散制御部２０３は、第３の電流源選択情報として、時間経過に伴い有効となる電流源の数が増加又は低下するようなスイッチ信号Ｃ１〜Ｃｎを生成し、セレクタ２０４に供給する。尚、スイッチ信号Ｃ１〜Ｃｎも、スイッチ信号Ａ１〜Ａｎ及びＢ１〜Ｂｎと同様に、スイッチ素子ＳＷ１〜ＳＷｎを夫々個別にオン状態及びオフ状態のうちの一方の状態に設定する為の信号である。
セレクタ２０４は、半導体ＩＣチップの外部端子Ｔ３で受けた動作モード信号ＭＯＤ、及びスペクトラム拡散指令信号ＳＳＩに基づき、第１〜第３の電流源選択情報（Ａ１〜Ａｎ、Ｂ１〜Ｂｎ、Ｃ１〜Ｃｎ）のうちから１つを選択する。
例えば動作モード信号ＭＯＤが通常モードを表す場合には、セレクタ２０４は、レジスタ２０２に保持されている第２の電流源選択情報（Ｂ１〜Ｂｎ）を選択する。また、動作モード信号ＭＯＤがテストモードを表す場合には、セレクタ２０４は、テスト制御信号ＴＳＴによって表される第１の電流源選択情報（Ａ１〜Ａｎ）を選択する。尚、セレクタ２０４は、スペクトラム拡散指令信号ＳＳＩを受けた場合には、動作モード信号ＭＯＤの内容に拘わらず、第３の電流源選択情報（Ｃ１〜Ｃｎ）を選択する。
セレクタ２０４は、上記のように選択した電流源選択情報によって示されるスイッチ信号群を、スイッチ信号Ｓ１〜Ｓｎとしてスイッチ素子ＳＷ１〜ＳＷｎに供給する。すなわち、セレクタ２０４は、図４に示すように、スイッチ信号Ｓ（ｋ）（ｋは１〜ｎの整数）をスイッチ素子ＳＷ（ｋ）に供給する。
電流源ＧＣ１〜ＧＣｎは、電源電位ＶＤＤに基づき電流Ｉ１〜Ｉｎを個別に生成し、スイッチ素子ＳＷ１〜ＳＷｎに供給する。すなわち、電流源ＧＣ（ｋ）は、電源電位ＶＤＤに基づき電流Ｉ（ｋ）を生成し、これをスイッチ素子ＳＷ（ｋ）に供給する。
スイッチ素子ＳＷ１〜ＳＷｎは、スイッチ信号Ｓ１〜Ｓｎに応じて個別にオン状態及びオフ状態のうちの一方の状態に設定され、オン状態に設定された場合にだけ、夫々に供給された電流をノードＬ１に送出する。すなわち、スイッチ素子ＳＷ（ｋ）は、スイッチ信号Ｓ（ｋ）がオン状態を表す場合にオン状態となり、電流源ＧＣ（ｋ）から供給された電流Ｉ（ｋ）をノードＬ１に送出する。尚、スイッチ素子ＳＷ（ｋ）は、スイッチ信号Ｓ（ｋ）がオフ状態を表す場合にはオフ状態となり、電流Ｉ（ｋ）のノードＬ１への送出を停止する。
上記した構成により、セレクタ２０４及びスイッチ素子ＳＷ１〜ＳＷｎを含む電流選択部は、動作モード信号ＭＯＤに基づき、以下のように選択して合成した電流を補正電流ＩｃｒとしてノードＬ１に供給する。
すなわち、電流選択部（２０４、ＳＷ１〜ＳＷｎ）は、動作モード信号ＭＯＤが通常モードを示す場合には、電流源ＧＣ１〜ＧＣｎのうちで第２の電流源選択情報（Ｂ１〜Ｂｎ）で示される電流源ＧＣで生成された電流同士を合成した電流を補正電流ＩｃｒとしてノードＬ１に供給する。また、電流選択部は、動作モード信号ＭＯＤがテストモードを示す場合には、テスト制御信号ＴＳＴで表される第１の電流源選択情報（Ｂ１〜Ｂｎ）によって示される電流源ＧＣで生成された電流同士を合成した電流を補正電流ＩｃｒとしてノードＬ１に供給する。
また、電流選択部は、スペクトラム拡散指令信号ＳＳＩを受けた場合には、スペクトラム拡散制御部２０３で生成された第３の電流源選択情報（Ｃ１〜Ｃｎ）にて示される数の電流源ＧＣで生成された電流同士を合成したものを補正電流ＩｃｒとしてノードＬ１に供給する。
以下に、位相誤差補正回路２０の動作について、製品出荷後の通常動作（スペクトラム拡散有り、スペクトラム拡散無し）と、製品出荷前に実施するテストに分けて説明する。
［通常動作：スペクトラム拡散無し］
先ず、位相誤差補正回路２０のレジスタ２０２には、製造バラツキ等に伴い位相差電圧ＰＶに生じる誤差を無くす為にノードＬ１に供給する補正電流Ｉｃｒを生成する為の第２の電流源選択情報（Ｂ１〜Ｂｎ）が、電源投入に応じて保持される。尚、通常動作時には、通常モードを指定する例えば接地電位を有する動作モード信号ＭＯＤが外部端子Ｔ３に供給される。
これにより、位相誤差補正回路２０のセレクタ２０４は、レジスタ２０２に保持されている第２の電流源選択情報としてのスイッチ信号Ｂ１〜Ｂｎをスイッチ信号Ｓ１〜Ｓｎとしてスイッチ素子ＳＷ１〜ＳＷｎに供給する。よって、位相誤差補正回路２０は、電流源ＧＣ１〜ＧＣｎで生成された電流Ｉ１〜Ｉｎのうちで、スイッチ信号Ｂ１〜Ｂｎによってオン状態に設定された各スイッチ素子ＳＷから送出された電流を合成した電流を、補正電流ＩｃｒとしてノードＬ１に供給する。
［通常動作：スペクトラム拡散有り］
上記した通常動作時において、半導体ＩＣチップに含まれる制御部からスペクトラム拡散の実行を促すスペクトラム拡散指令信号ＳＳＩが供給されると、位相誤差補正回路２０は、以下の処理を行う。
すなわち、位相誤差補正回路２０のセレクタ２０４は、スペクトラム拡散制御部２０３で生成された第３の電流源選択情報としてのスイッチ信号Ｃ１〜Ｃｎをスイッチ信号Ｓ１〜Ｓｎとしてスイッチ素子ＳＷ１〜ＳＷｎに供給する。かかるスイッチ信号Ｃ１〜Ｃｎによれば、スイッチ素子ＳＷ１〜ＳＷｎのうちでオン状態に設定されるスイッチ素子ＳＷの数が時間経過につれて増加又は低下する。それに伴いノードＬ１に供給される補正電流Ｉｃｒの大きさも時間経過に伴い増加又は低下する。これにより、ＰＬＬ回路１００で生成される発振信号ＦＱの周波数が時間経過につれて変動するという、いわゆるスペクトラム拡散処理がＰＬＬ回路１００に施される。
［位相誤差補正回路２０のテスト］
図５は、ＰＬＬ回路１００を含む半導体ＩＣチップ２００に対して製品出荷前のテストを行う為のテストシステム３００の構成を示すブロック図である。
図５に示すテストシステム３００では、テスタ２５０が、テスト対象となる半導体ＩＣチップ２００の外部端子Ｔ１及びＴ２に接続される。尚、半導体ＩＣチップ２００の外部端子Ｔ３には、テストモードを指定する為に、電源電位ＶＤＤを有する動作モード信号ＭＯＤが供給される。これにより、位相誤差補正回路２０のセレクタ２０４は、テスタ２５０から送出されたテスト制御信号ＴＳＴによって表される第１の電流源選択情報としてのスイッチ信号Ａ１〜Ａｎをスイッチ信号Ｓ１〜Ｓｎとしてスイッチ素子ＳＷ１〜ＳＷｎに供給する。
テスタ２５０は、図６に示す位相誤差補正回路のテスト方法に従った手順で、半導体ＩＣチップ２００に含まれるＰＬＬ回路２００の位相誤差補正回路２０をテストする。
図６において、テスタ２５０は、先ず、オン状態に設定するスイッチ素子を示す符号ｋとして、初期値の「１」を内蔵レジスタ（図示せず）に記憶する（ステップＳ１１）。
次に、テスタ２５０は、位相誤差補正回路２０のスイッチ素子ＳＷ１〜ＳＷｎのうちのＳＷ（ｋ）のみをオン状態に設定する第１の電流源選択情報（Ａ１〜Ａｎ）を表すテスト制御信号ＴＳＴを半導体ＩＣチップ２００の外部端子Ｔ２に供給する（ステップＳ１２）。
ステップＳ１２の実行により、位相誤差補正回路２０の電流源ＧＣ１〜ＧＣｎのうちでＧＣ（ｋ）が生成した電流Ｉ（ｋ）のみがスイッチ素子ＳＷ（ｋ）を介して、ＰＬＬ回路１００のノードＬ１に送出される。つまり、電流源ＧＣ（ｋ）で生成された電流Ｉ（ｋ）がそのまま補正電流ＩｃｒとしてノードＬ１に供給される。
これにより、位相差電圧ＰＶの電圧値が補正電流Ｉｃｒの大きさに対応した分だけ増加し、その分だけＶＣＯ１４で生成される発振信号ＦＱの周波数が高くなる。ここで、図２に示すように、基準信号ＲＥＦの立ち上がりエッジに対して分周発振信号ＦＶの立ち上がりエッジの位相が遅れている場合には、位相比較器１１は、その位相差ｄに対応したパルス幅を有する２値の位相差信号ＵＰを出力する。尚、図２に示す位相差信号ＵＰのパルス幅は、補正電流Ｉｃｒの大きさに依存している。よって、補正電流Ｉｃｒとしての電流Ｉ（ｋ）の電流値が所望値であれば、位相差信号ＵＰに含まれるパルスのパルス幅は所定のパルス幅と等しくなる。したがって、位相差信号ＵＰのパルス幅を測定することにより、電流源ＧＣ（ｋ）が適正な電流値を有する電流Ｉ（ｋ）を生成しているか否かを判断することができる。
そこで、テスタ２５０は、ステップＳ１２の実行後、先ず、半導体ＩＣチップ２００の外部端子Ｔ１から送出された位相差信号ＵＰを取り込む（ステップＳ１３）。そして、テスタ２５０は、取り込んだ位相差信号ＵＰのパルス幅を測定し、このパルス幅が所定の規定範囲内に含まれるか否かを判定する（ステップＳ１４）。位相差信号ＵＰのパルス幅が所定の規定範囲内に含まれる場合には、電流源ＧＣ（ｋ）が適正な電流値を有する電流Ｉ（ｋ）を生成していることになる。
ステップＳ１４において、位相差信号ＵＰのパルス幅が規定範囲内に含まれると判定された場合、テスタ２５０は、符号ｋがスイッチ素子ＳＷの総数である「ｎ」と一致しているか否かを判定する（ステップＳ１５）。
ステップＳ１５において、符号ｋが「ｎ」と一致していないと判定された場合、テスタ２５０は、内蔵レジスタに記憶されている符号ｋに１を加算したものを新たな符号ｋとして内蔵レジスタに上書きする（ステップＳ１６）。ステップＳ１６の実行後、テスタ２５０は、上記したステップＳ１２の実行に戻り、前述したステップＳ１２〜Ｓ１５の一連の動作を実行する。
この間、ステップＳ１５において符号ｋが「ｎ」と一致していると判定された場合、テスタ２５０は、位相誤差補正回路２０が正常であることを表すテスト結果を例えば表示装置（図示せず）に表示させる（ステップＳ１７）。また、ステップＳ１４において位相差信号ＵＰのパルス幅が規定範囲に含まれていないと判定された場合、テスタ２５０は、位相誤差補正回路２０が不良であることを表すテスト結果を表示装置に表示させる（ステップＳ１８）。
このように、図６に示す位相誤差補正回路２０のテストでは、テスタ２５０が、上記したステップＳ１２〜Ｓ１６をｎ回に亘り繰り返し実行することにより、電流源ＧＣ１〜ＧＣｎを１つずつテスト対象として、以下のように良否の判定を行う。
すなわち、先ず、テスタ２５０は、テスト対象となる１つの電流源ＧＣ（ｋ）（ｋは１〜ｎの整数）で生成された電流Ｉ（ｋ）を補正電流ＩｃｒとしてノードＬ１に供給（Ｓ１２）する。次に、テスタ２５０は、位相比較器１１から出力された位相差信号ＵＰを取り込む（Ｓ１３）。次に、テスタ２５０は、取り込んだ位相差信号ＵＰに表れるパルスのパルス幅を測定し、このパルス幅が規定範囲内に含まれるか否かを判定する（Ｓ１４）。
ここで、位相差信号ＵＰに表れるパルスのパルス幅が規定範囲内に含まれる場合、テスタ２５０は、テスト対象の電流源ＧＣ（ｋ）が生成した電流Ｉ（ｋ）が適正な電流値を有すると判定し、次の電流源ＧＣをテスト対象（Ｓ１６）とし、引き続き上記した一連の動作を行う（Ｓ１２〜Ｓ１４）。
この間、位相差信号ＵＰに表れるパルスのパルス幅が規定範囲外であると判定された場合には、テスタ２５０は、位相誤差補正回路２０が不良であることを表すテスト結果を得る（Ｓ１８）。また、テスト対象としたｎ個の電流源ＧＣ１〜ＧＣｎの全てで、位相差信号ＵＰ中のパルスのパルス幅が規定範囲内に含まれると判定された場合には、テスタ２５０は、位相誤差補正回路２０が正常であることを表すテスト結果を得る（Ｓ１７）。
以上のように、位相誤差補正回路２０のテストでは、テスタ２５０が、ＰＬＬ回路１００の位相比較器１１から出力された２値の位相差信号ＵＰのパルス幅を測定することにより、位相誤差補正回路２０の良否を判定している。
よって、位相誤差補正回路２０から出力された補正電流Ｉｃｒの電流値自体を測定することによって位相誤差補正回路２０の良否を判定する場合に比べて、安価なテスタを用いることが可能となる。更に、位相誤差補正回路２０から出力された補正電流Ｉｃｒをテスト時にのみ半導体ＩＣチップの外部端子に導出する為のスイッチ素子等が不要となるので、当該スイッチ素子で生じる余分な寄生容量やリークパスが形成されることはない。したがって、通常動作時における位相誤差補正回路２０の特性劣化を防ぐことが可能となる。
尚、図４に示す位相誤差補正回路２０では、電源投入に応じて、通常モードで使用する第２の電流源選択情報（Ｂ１〜Ｂｎ）をレジスタ２０２に保持させている。しかしながら、当該レジスタ２０２に代えてヒューズ素子等を用いて、第２の電流源選択情報にて表されるスイッチ信号Ｂ１〜Ｂｎの値を固定設定しても良い。
また、上記実施例におけるＰＬＬ回路１００では、チャージポンプ回路１２により、２値の位相差信号（ＵＰ、ＤＮ）に含まれるパルスのパルス幅に対応した期間に亘り、ノードＬ１に電流を流すことにより、ノードＬ１に位相差電圧ＰＶを生成している。しかしながら、このように２値の位相差信号（ＵＰ、ＤＮ）をアナログの電圧値を有する位相差電圧ＰＶに変換する手段としては、チャージポンプ回路に限定されない。
要するに、２値の位相差信号（ＵＰ、ＤＮ）を、当該位相差信号によって表される位相差に対応した電圧値を有する位相差電圧ＰＶに変換し、これを位相差電圧ノードとしてのノードＬ１に印加する電圧変換部を位相比較器１１及びループフィルタ１３間に設ければ良い。
また、図１に示すＰＬＬ回路１００では、位相比較器１１で生成された位相差信号（ＵＰ、ＤＮ）のパルス幅をテスタ２５０で測定する為に、位相差信号ＵＰを半導体ＩＣチップ２００の外部端子Ｔ１を介して外部出力している。しかしながら、位相差信号ＵＰに代えて位相差信号ＤＮを外部端子Ｔ１を介して外部出力するようにしても良い。
要するに、ＰＬＬ回路１００としては、以下の位相比較部、電圧変換部、発振部及び補正回路を含むもので有れば良い。また、このＰＬＬ回路１００を含む半導体ＩＣチップ２００としては、補正回路テスト用の第１及び第２の外部端子（Ｔ１、Ｔ２）を含むものであれば良い。
すなわち、位相比較部（１１）は、基準信号（ＲＥＦ）と発振信号（ＦＱ）との位相差を検出し、この位相差を２値で表す位相差信号（ＵＰ、ＤＮ）を生成し、位相差信号を第１の外部端子（Ｔ１）を介して半導体ＩＣチップ２００の外部に出力する。電圧変換部（１２）は、位相差信号（ＵＰ、ＤＮ）を、当該位相差信号によって表される位相差に対応した電圧値を有する位相差電圧（ＰＶ）に変換して位相差電圧ノード（Ｌ１）に印加する。発振部（１３〜１５）は、位相差電圧（ＰＶ）に応じた周波数を有する信号を発振信号（ＦＱ、ＦＶ）として生成する。補正回路（２０）は、補正電流（Ｉｃｒ）を位相差電圧ノード（Ｌ１）に供給する。ここで、第２の外部端子（Ｔ２）がテスト制御信号（ＴＳＴ）を受けた場合には、補正回路（２０）は、当該テスト制御信号に応じた電流を生成しこれを補正電流として位相差電圧ノードに供給する。
１１ 位相比較器
１２ チャージポンプ回路
１３ ループフィルタ
１４ ＶＣＯ
２０ 位相誤差補正回路
２００ 半導体ＩＣチップ
２０４ セレクタ
２５０ テスタ
ＧＣ１〜ＧＣｎ 電流源
ＳＷ１〜ＳＷｎ スイッチ素子

Claims (5)

  1. 基準信号に同期した発振信号を生成するＰＬＬ回路を含む半導体装置であって、
    第１及び第２の外部端子を含み、
    前記ＰＬＬ回路は、
    前記基準信号と前記発振信号との位相差を検出し、前記位相差を２値で表す位相差信号を生成する位相比較部と、
    前記位相差信号を、当該位相差信号によって表される前記位相差に対応した電圧値を有する位相差電圧に変換して位相差電圧ノードに印加する電圧変換部と、
    前記位相差電圧に応じた周波数を有する信号を前記発振信号として生成する発振部と、
    前記位相差電圧を補正する補正電流を前記位相差電圧ノードに供給する補正回路と、を有し、
    前記位相比較部は、前記位相差信号を前記第１の外部端子を介して出力し、
    前記補正回路は、前記第２の外部端子がテスト制御信号を受けた場合には前記テスト制御信号に応じた電流を生成しこれを前記補正電流として前記位相差電圧ノードに供給することを特徴とする半導体装置。
  2. 前記位相比較部は、前記位相差に対応したパルス幅を有するパルスを含む信号を前記位相差信号として生成し、
    前記電圧変換部は、前記位相差信号に含まれるパルスのパルス幅に対応した期間に亘り前記位相差電圧ノードに電流を流すことにより前記位相差電圧ノードに前記位相差電圧を生成するチャージポンプ回路であることを特徴とする請求項１に記載の半導体装置。
  3. 通常モード又はテストモードを示す動作モード信号を受ける第３の外部端子を含み、
    前記補正回路は、
    第１〜第ｎ（ｎは２以上の整数）の電流を生成する第１〜第ｎの電流源と、
    前記第１〜第ｎの電流源のうちで前記テスト制御信号によって指定された電流源を示す第１の電流源選択情報が保持される第１のレジスタと、
    前記第１〜第ｎの電流源のうちで使用する電流源を示す第２の電流源選択情報が保持される第２のレジスタと、
    前記動作モード信号が前記通常モードを示す場合には、前記第１〜第ｎの電流源のうちで前記第２の電流源選択情報で示される電流源で生成された電流同士を合成した電流を前記補正電流として前記位相差電圧ノードに供給し、前記動作モード信号が前記テストモードを示す場合には、前記第１〜第ｎの電流源のうちで前記第１の電流源選択情報で示される電流源で生成された電流同士を合成した電流を前記補正電流として前記位相差電圧ノードに供給する電流選択部と、を含むことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記補正回路は、
    スペクトラム拡散指令に応じて、前記第１〜第ｎの電流源のうちで使用する電流源の数を時間経過につれて増加又は減少させる第３の電流源選択情報を生成するスペクトラム拡散制御部を含み、
    前記電流選択部は、前記スペクトラム拡散指令を受けた場合には、前記第１〜第ｎの電流源のうちで前記第３の電流源選択情報で示される数の電流源で生成された電流同士を合成した電流を前記補正電流として前記位相差電圧ノードに供給することを特徴とする請求項３に記載の半導体装置。
  5. 第１及び第２の外部端子と、
    基準信号と発振信号との位相差を検出し、前記位相差を２値で表す位相差信号を生成すると共に前記位相差信号を前記第１の外部端子に供給する位相比較部と、前記位相差信号を、当該位相差信号によって表される前記位相差に対応した電圧値を有する位相差電圧に変換して位相差電圧ノードに印加する電圧変換部と、前記位相差電圧に応じた周波数を有する信号を前記発振信号として生成する発振部と、前記位相差電圧を補正する補正電流を前記位相差電圧ノードに供給し、前記第２の外部端子でテスト制御信号を受けた場合には前記テスト制御信号に応じた電流を生成しこれを前記補正電流として前記位相差電圧ノードに供給する補正回路と、を含むＰＬＬ回路と、を有する半導体装置をテストするテスト方法であって、
    前記テスト制御信号を前記半導体装置の前記第２の外部端子に供給する第１のステップと、
    前記半導体装置の前記第１の外部端子から出力された前記位相差信号を取り込む第２のステップと、
    前記位相差信号のパルス幅が規定範囲内に含まれるか否かを判定する第３のステップと、
    前記位相差信号のパルス幅が前記規定範囲内に含まれると判定された場合には前記補正回路が正常であることを表し、前記位相差信号のパルス幅が前記規定範囲内に含まれていないと判定された場合には前記補正回路が不良であることを表すテスト結果を得る第４のステップと、を有することを特徴とする半導体装置のテスト方法。
JP2017252234A 2017-12-27 2017-12-27 半導体装置及びテスト方法 Active JP7041512B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017252234A JP7041512B2 (ja) 2017-12-27 2017-12-27 半導体装置及びテスト方法
US16/232,529 US10483991B2 (en) 2017-12-27 2018-12-26 Semiconductor device and test method
CN201811609813.5A CN110011661B (zh) 2017-12-27 2018-12-27 半导体装置和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017252234A JP7041512B2 (ja) 2017-12-27 2017-12-27 半導体装置及びテスト方法

Publications (2)

Publication Number Publication Date
JP2019118063A true JP2019118063A (ja) 2019-07-18
JP7041512B2 JP7041512B2 (ja) 2022-03-24

Family

ID=66950780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017252234A Active JP7041512B2 (ja) 2017-12-27 2017-12-27 半導体装置及びテスト方法

Country Status (3)

Country Link
US (1) US10483991B2 (ja)
JP (1) JP7041512B2 (ja)
CN (1) CN110011661B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220153172A (ko) * 2021-05-10 2022-11-18 삼성전자주식회사 위상 고정 루프 및 위상 고정 루프의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347935A (ja) * 2002-05-23 2003-12-05 Yokogawa Electric Corp Ｐｌｌ回路
JP2005260866A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Works Ltd フラクショナルｎ周波数シンセサイザ装置
JP2008530955A (ja) * 2006-01-26 2008-08-07 アバゴ・テクノロジーズ・ユーエス・インコーポレイテッド 電圧制御発振器のためのフィードバックシステム内のオフセット補正
JP2011232159A (ja) * 2010-04-27 2011-11-17 Renesas Electronics Corp 半導体装置及びその測定方法
JP2012129789A (ja) * 2010-12-15 2012-07-05 Fujitsu Semiconductor Ltd Ｐｌｌ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199626B2 (ja) 1996-01-30 2001-08-20 三菱電機株式会社 携帯無線機およびｉｄ−ｒｏｍキャップ
JPH11191270A (ja) * 1997-12-26 1999-07-13 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2012010308A (ja) * 2010-05-24 2012-01-12 Panasonic Corp リファレンスリークの発生や位相ノイズを低減できるｐｌｌ回路
US8638173B2 (en) * 2011-11-15 2014-01-28 Qualcomm Incorporated System and method of calibrating a phase-locked loop while maintaining lock
US8723566B1 (en) * 2012-11-28 2014-05-13 Cadence Ams Design India Private Limited Correcting for offset-errors in a PLL/DLL
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347935A (ja) * 2002-05-23 2003-12-05 Yokogawa Electric Corp Ｐｌｌ回路
JP2005260866A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Works Ltd フラクショナルｎ周波数シンセサイザ装置
JP2008530955A (ja) * 2006-01-26 2008-08-07 アバゴ・テクノロジーズ・ユーエス・インコーポレイテッド 電圧制御発振器のためのフィードバックシステム内のオフセット補正
JP2011232159A (ja) * 2010-04-27 2011-11-17 Renesas Electronics Corp 半導体装置及びその測定方法
JP2012129789A (ja) * 2010-12-15 2012-07-05 Fujitsu Semiconductor Ltd Ｐｌｌ回路

Also Published As

Publication number Publication date
US20190199362A1 (en) 2019-06-27
CN110011661A (zh) 2019-07-12
US10483991B2 (en) 2019-11-19
CN110011661B (zh) 2023-11-28
JP7041512B2 (ja) 2022-03-24

Similar Documents

Publication Publication Date Title
US20100039078A1 (en) Load fluctuation correction circuit, electronic device, testing device, and load fluctuation correction method
US7808252B2 (en) Measurement apparatus and measurement method
US8686798B2 (en) Method and system for testing oscillator circuit
US7274185B2 (en) Methods of generating internal clock signals from external clock signals and of measuring the frequency of external clock signals and related frequency measuring circuits and semiconductor memory devices
CN110011661B (zh) 半导体装置和测试方法
JPWO2007105562A1 (ja) キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法
TWI613890B (zh) 數位控制振盪器的頻率校正方法及其頻率校正裝置
JP5047187B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
US7352190B1 (en) Calibration apparatus, calibration method, and testing apparatus
US8008958B2 (en) Electronic device and method of correcting clock signal deviations in an electronic device
US20160162261A1 (en) Function generator for the delivery of electrical signals
JP5008661B2 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
US8082118B2 (en) Test apparatus
JP2011125005A (ja) 信号発生装置および試験装置
TW202247610A (zh) 基於時脈循環時間測量的自適應頻率縮放
JPWO2007105563A1 (ja) 電子デバイス、試験装置、及び試験方法
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
US9645195B2 (en) System for testing integrated circuit
US20080252353A1 (en) Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same
US10020728B2 (en) Signal generation device and method for controlling output voltage of regulator
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法
JP2010263408A (ja) 集積回路、集積回路システム、シリアルパラレル変換装置およびスキュー調整方法
JP2006064666A (ja) 半導体回路、半導体回路特性監視方法、半導体回路試験方法、半導体回路試験装置及び半導体回路試験プログラム
JP2000206212A (ja) 半導体試験方法および半導体試験装置
JP2016152573A (ja) Ｐｌｌ回路及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220311

R150 Certificate of patent or registration of utility model

Ref document number: 7041512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150