JP2008530955A

JP2008530955A - 電圧制御発振器のためのフィードバックシステム内のオフセット補正

Info

Publication number: JP2008530955A
Application number: JP2007556214A
Authority: JP
Inventors: ロビンソン，マイケル，エイ; スタインバッハ，ギュンター，ウィリー; ギャロウェイ，ブライアン，ジェフェリー
Original assignee: アバゴ・テクノロジーズ・ユーエス・インコーポレイテッド
Priority date: 2006-01-26
Filing date: 2006-01-26
Publication date: 2008-08-07
Anticipated expiration: 2026-01-26
Also published as: JP4686551B2

Abstract

ＶＣＯのためのフィードバックシステムに関連したオフセットが定量化されて、次いで、該オフセットを補正するために、該定量化されたオフセットに応答して該フィードバックシステムのパラメータが調整される。フィードバックシステム内におけるオフセットを補正することが、入力信号とＶＣＯ信号との間の位相ドリフトを低減することによりＰＬＬの性能を改善させることができる。低減された位相ドリフトは、例えば、低減されたビットエラー、及び／又は、改善された位相追跡精度のような利益を得ることができる。

Description

発明の背景
位相同期ループ（ＰＬＬ）、周波数シンセサイザ、遅延同期ループ、クロック及びデータリカバリ回路（ＣＤＲ）、シリアライザ／デシリアライザ（ＳＥＲＤＥＳ）、及びデータリピータのようなシステムは、位相検出器、チャージポンプ、及びループフィルタを備えたフィードバックシステムを使用する。これらフィードバックシステムは、ＶＣＯについて厳密な位相制御を提供する。典型的には、フィードバックシステムは、入力信号の位相をＶＣＯが正確に追跡することを保証するよう構成される。位相追跡の精度は、フィードバックシステムの構成要素（例えば、位相検出器、チャージポンプ、及びループフィルタ）の、非理想的な性能特性によって、影響を受ける。

多くの用途において、非理想的な性能特性の影響は、システム性能全体にとって重要ではなく、該影響を無視することができる。しかしながら、例えば、より高速なビットレート及び／又はより低いビットエラーレートをサポートするためにフィードバックシステムの性能要件が厳しくされると、フィードバックシステムの非理想的な性能特性は、無視されることが不可能なエラー源となる可能性がある。

ＶＣＯのためのフィードバックシステムに関連したオフセットが定量化され、次いで、該オフセットを補正するために、該定量化されたオフセットに応答して該フィードバックシステムのパラメータが調整される。フィードバックシステム内におけるオフセットを補正することが、入力信号とＶＣＯ信号との間の位相ドリフトを低減させることにより、ＰＬＬの性能を改善することができる。その低減された位相ドリフトは、例えば、低減されたビットエラー及び／又は改善された位相追跡精度のような利益を得ることができる。

本発明による方法は、ＶＣＯを制御するフィードバックシステムに関連したオフセットを定量化することと、該オフセットを補正するために、該定量化されたオフセットに応答して、該フィードバックシステムのパラメータを調整することとを含む。オフセットを定量化するために、及びオフセットを補正するために、様々な技法を用いることができる。

本発明によるシステムは、ＶＣＯと、フィードバックシステムと、該フィードバックシステムに関連したオフセットを定量化するよう構成されたオフセット定量化器と、該オフセット定量化器からの出力に応答して、該フィードバックシステムのパラメータを調整するよう構成されたオフセット補正器とを備える。

本発明の他の態様及び利点が、本発明の原理を例示することを目的として図示された添付図面と共に以下の詳細な説明から明らかになってくるであろう。

本説明全体を通して、同様の要素を同一視するために、同様の参照番号を用いる場合がある。

詳細な説明
ＰＬＬの仕事は、本明細書内において入力信号と呼ばれる別の信号に対して、ＶＣＯ信号の位相及び周波数をロックすることである。本発明に従って、ＶＣＯのためのフィードバックシステムに関連したオフセットが定量化され、次いで、該オフセットを補正するために、該定量化されたオフセットに応答してフィードバックシステムのパラメータが調整される。

図１は、電圧制御発振器（ＶＣＯ）１０２と、該ＶＣＯを制御するためのフィードバックシステム１０４とを含むＰＬＬ１００の一実施形態を示す。オフセット定量化器１０６とオフセット補正器１０８とが、該フィードバックシステムと信号を伝達し合っている状態にある。オフセット定量化器及びオフセット補正器は、以下においてより詳細に説明される。フィードバックシステムは、位相検出器１１２、チャージポンプ１１４、及びループフィルタ１１６の任意の組み合わせを含む。説明を目的として、フィードバックシステムは、位相検出器、チャージポンプ、及びループフィルタを有するものとして説明されるが、各要素は、フィードバックシステムにとって本質的ではない。位相検出器は、信号源からの入力信号と、ＶＣＯからのＶＣＯ信号の一部（ＶＣＯ_ｉｎ）とを受信するように接続されている。一例において、入力信号は、クロック情報と、回復させられることになるデータとを搬送するデータ信号である。ＰＬＬ動作の一部として、位相検出器は、入力信号の遷移を、ＶＣＯ信号の遷移と比較して、（本明細書内において位相検出器電圧Ｖ_ＰＤとして呼ばれる）出力を生成し、該出力は、入力信号とＶＣＯ信号との間の位相差に比例する。入力信号の位相がＶＣＯ信号の位相よりも進んでいる時には、位相検出器は、正の電圧を生成し、入力信号の位相が、ＶＣＯ信号の位相よりも遅れている時には、負の電圧を生成する。正の電圧が最終的には、ＶＣＯの周波数を増加させ、負の電圧が最終的には、ＶＣＯの周波数を低減させ、従って、ＶＣＯ信号の位相がそれぞれ進まされるか又は遅らされる。

位相検出器１１２からの出力が、チャージポンプ１１４に提供される。該チャージポンプは、位相検出器電圧（Ｖ_ＰＤ）をチャージポンプ電流（Ｉ_ＣＰ）とチャージポンプ電圧（Ｖ_ＣＰ）とに変換する。

チャージポンプ１１４からの出力は、ループフィルタ１１６に提供される。該ループフィルタは、チャージポンプ電流（Ｉ_ＣＰ）を積分して、ループフィルタ電圧（Ｖ_ＬＦ）を生成する。ループフィルタ電圧（Ｖ_ＬＦ）は、ＶＣＯ１０２の周波数をチューニングするために用いられる。ＶＣＯをチューニングするために用いられる出力電圧はまた、本明細書内においてＶＣＯ同調電圧（Ｖ_ｔｕｎｅ）と呼ばれる場合がある。

フィードバックシステム１０４内のオフセットは、フィードバックシステム１０４の構成要素（例えば、位相検出器１１２、チャージポンプ１１４、及びループフィルタ１１６）の非理想的な性能特性から、及び／又は、例えば構成要素接合か又は不完全な半導体スイッチにおける電流漏れから、生じる可能性がある。フィードバックシステムの性能に影響を及ぼす可能性がある様々なオフセットが、図１に関連して次に説明される。

位相検出器１１２を参照すると、該位相検出器は、入力信号とＶＣＯ信号（ＶＣＯ_ｉｎ）との間の位相差に比例する位相検出器電圧（Ｖ_ＰＤ）を出力する。入力信号とＶＣＯ信号との間の位相差がゼロ（零）の時には（すなわち、２つの信号は完璧に位相が位置合わせされている時には）、理想的な位相検出器は、ゼロ（零）の位相検出器電圧を出力する（すなわち、Ｖ_ＰＤ＝０）。ゼロ位相差に応答して、位相検出器が非ゼロ電圧を出力する場合には、その非ゼロ電圧は、位相検出器のオフセットを表す。多くの場合において、位相検出器のオフセットの大きさは、入力信号の遷移密度（transition density）に依存する。ここで、遷移密度は、以前の値から遷移したシンボルの端数である。

チャージポンプ１１４を参照すると、該チャージポンプは、位相検出器電圧（Ｖ_ＰＤ）に比例するチャージポンプ電流（Ｉ_ＣＰ）及びチャージポンプ電圧（Ｖ_ＣＰ）を出力する。理想的なチャージポンプは、ゼロの位相検出器電圧（すなわち、Ｖ_ＰＤ＝０）に応答して、ゼロのチャージポンプ電流を出力する（すなわち、Ｉ_ＣＰ＝０）。ゼロの位相検出器電圧に応答して、非ゼロのチャージポンプ電流をチャージポンプが出力する場合には、該非ゼロのチャージポンプ電流が、チャージポンプのオフセットを表す。

ループフィルタ１１６を参照すると、該ループフィルタは、チャージポンプ電流（Ｉ_ＣＰ）のフィルタリングを行って、ループフィルタ電圧（Ｖ_ＬＦ）を出力する。ループフィルタ電圧（Ｖ_ＬＦ）は、ＶＣＯ１０２をチューニングするために用いられる。理想的なループフィルタは、チャージ電流が印加されない限り、一定のループフィルタ電圧（Ｖ_ＬＦ）を出力する。すなわち、印加されたチャージポンプ電流がゼロの時には（すなわち、Ｉ_ＣＰ＝０の時には）、ループフィルタ電圧（Ｖ_ＬＦ）は一定である。チャージポンプ電流が印加されることなく生じるループフィルタ電圧（Ｖ_ＬＦ）における変化が、ループフィルタのオフセットを表す。

フィードバックシステム１０４の構成要素の任意の１つか又はそれらの組み合わせから及び／又は電流漏れからもたらされるオフセットによって、入力信号の位相とＶＣＯ信号の位相とがたとえ２つの信号の位相が最初に合っていたとしても離れるように動かされる。本発明に従って、フィードバックシステムに関連したオフセットが定量化され、次いで、オフセットを補正するために、該定量化されたオフセットに応答して該フィードバックシステムのパラメータが調整される。フィードバックシステム内におけるオフセットを補正することが、位相ドリフトと２つの信号間の位相オフセットとを低減することによりＰＬＬ１００の性能を改善する。その低減された位相ドリフトと位相オフセットによって、例えば、低減されたビットエラー及び／又は改善された位相追跡精度のような利益を得ることができる。

図１内に示されたオフセット定量化器１０６とオフセット補正器１０８とが、フィードバックシステム１０４に関連したオフセットを定量化するように、及び該定量化されたオフセットに応答してオフセット補正を行うように構成される。フィードバックシステムに関連したオフセットを定量化することができ、及び、フィードバックシステムの任意の単一構成要素に対してか、又はフィードバックシステムの構成要素の任意の組み合わせに対して、オフセット補正を行うことができる。オフセットを定量化させることが可能であり、且つ、図１のフィードバックシステムに対してオフセット補正が行われることが可能な、異なる論理的な事例１２０Ａ〜１２０Ｄを、図２〜図５は示す。

図２は、事例１２０Ａを示す。事例１２０Ａにおいて、位相検出器１１２のオフセットが定量化されて、該オフセットを補正するために、該定量化されたオフセットに応答して該位相検出器のパラメータが調整される。

図３は、事例１２０Ｂを示す。事例１２０Ｂにおいて、位相検出器１１２のオフセットとチャージポンプ１１４のオフセットとが組み合わされて定量化されて、該オフセットを補正するために、該定量化されたオフセットに応答して該位相検出器及び／又はチャージポンプのパラメータが調整される。

図４は、事例１２０Ｃを示す。事例１２０Ｃにおいて、チャージポンプ１１４のオフセットが定量化されて、該オフセットを補正するために、該定量化されたオフセットに応答して該チャージポンプのパラメータが調整される。

図５は、事例１２０Ｄを示す。事例１２０Ｄにおいて、チャージポンプ１１４のオフセットとループフィルタ１１６のオフセットとが組み合わされて定量化されて、オフセットを補正するために、該定量化されたオフセットに応答して該チャージポンプ及び／又はループフィルタのパラメータが調整される。幾つかの例示的な事例が図２〜図５内に示されているが、他の事例も可能である。すなわち、オフセット定量化と、オフセット補正とを、本明細書内において記載されたものを除いた、様々な構成要素か又は様々なグループの構成要素において実施することができる。

図６Ａは、ＰＬＬ、オフセット定量化器の要素、及びオフセット補正器の要素の一実施形態を示す。該オフセット定量化器とオフセット補正器とは、チャージポンプ１１４のオフセットとループフィルタ１１６のオフセットとを組み合わせて定量化するように、及び、オフセットを補正するために、該定量化されたオフセットに応答して該チャージポンプのパラメータを調整するように、構成される。図６Ａの実施形態において、オフセット定量化器は、静的信号源１２２、動的信号源１２４、テストスイッチ１２６、及び変換器１２８を備え、オフセット補正器は、該変換器、メモリ１３０、及びディジタル−アナログ変換器（ＤＡＣ）１３２を備える。ＰＬＬはまた、周波数検出器１３４も備える。後述されるように、該周波数検出器１３４を、オフセット定量化のために用いることができる。

静的信号源１２２は、マルチプレクサ１３６を通じてチャージポンプ１１４に提供されることが可能な静的信号を生成する。該静的信号は、例えば、一定レベル（例えば、一定電圧）のアナログ信号とすることができる。

動的信号源１２４は、マルチプレクサ１３６を通じてチャージポンプ１１４に提供されることが可能な動的信号を生成する。該動的信号は、例えば、ゼロの平均電圧を有するパルス信号か又は変調信号とすることができる。例えば、動的信号を、５０％のデューティーサイクルを有する対称の方形波とすることができ、このことはつまり、ゼロの平均電圧ということになる。図６Ａの実施形態は、静的信号源と動的信号源との両方を備えているが、代替の実施形態は、単一の信号源のみを備えることも可能である。

テストスイッチ１２６によって、ループフィルタ電圧（Ｖ_ＬＦ）を定量化させることができる。一実施形態において、該テストスイッチによって、ループフィルタ電圧が、ＶＣＯ１０２と変換器１２８との間で選択的に進路が変えられることが可能である。図７は、図６Ａのテストスイッチの一実施形態を示し、２つのスイッチＳ１とＳ２とを含む。スイッチＳ１が閉じられ且つスイッチＳ２が開かれる時には（図示せず）、ループフィルタ電圧（Ｖ_ＬＦ）は、ＶＣＯに接続されているノードＢに印加される。このスイッチ状態は、通常のＰＬＬ動作の場合に用いられ、本明細書内において「通常動作状態」と呼ばれる。スイッチＳ１が開かれ且つスイッチＳ２が閉じられる（図７内に示されているような）時には、ループフィルタ電圧（Ｖ_ＬＦ）は、変換器に接続されているノードＣに印加される。このスイッチ状態は、オフセット定量化の場合に用いられ、本明細書内において「オフセット定量化状態」と呼ばれる。

図６Ａを再び参照すると、ループフィルタ電圧（Ｖ_ＬＦ）を定量化して、該定量化されたループフィルタ電圧をディジタルオフセット補正値に変換するように、変換器１２８が構成される。該変換器は、様々な技法を用いてループフィルタ電圧（Ｖ_ＬＦ）を定量化することができる。幾つかの例示的な技法が、後述される。該変換器は、オフセットの定量化と、オフセットを補正するためのパラメータ調整との両方をサポートする。オフセット補正のサポートにおいて、該変換器は、例えば比較器か又はアナログ−ディジタル変換器を用いて、定量化されたループフィルタ電圧（Ｖ_ＬＦ）を、ディジタルオフセット補正値に変換する。この例において、該変換器は、定量化されたオフセットを、ディジタルオフセット補正値に変換しているが、他の実施形態は、アナログ信号を利用することも可能である。

変換器１２８によって生成されたディジタルオフセット補正値を格納するようメモリ１３０が構成される。該メモリは、揮発性メモリか、不揮発性メモリか、又はヒューズを含むことができ、典型的には、サイズがわずか数ビットとなる。

メモリ１３０内に格納されたディジタルオフセット補正値に応答してチャージポンプ１１４を調整するようＤＡＣ１３２は構成される。該ＤＡＣの分解能（すなわち、その最小のアナログ出力増加分）が、達成されることが可能な制御のレベルを決定することとなる。

チャージポンプ１１４及びループフィルタ１１６のオフセットの定量化と、対応するオフセット補正とが、図６Ａに関連して次に説明される。動作中、テストスイッチ１２６がオフセット定量化状態に設定されて、定量化信号がチャージポンプに提供される。この実施形態において、該定量化信号は、理想的なチャージポンプに、チャージ電流を生じさせず（すなわち、Ｉ_ＣＰ＝０）且つチャージポンプ電圧（Ｖ_ＣＰ）を変化させない所定の信号である。図６Ａの例において、定量化信号は、Ｖ_ｉｎとして識別され、ゼロ入力電圧（Ｖ_ｉｎ＝０）が定量化信号として用いられると仮定される。定量化信号は、静的信号源１２２から提供されたゼロ電圧を有する静的信号とするか、又は動的信号源１２４から提供されたゼロの平均電圧を有する動的信号とすることができる。オフセット定量化状態におけるテストスイッチと、チャージポンプに印加される定量化信号とによって、結果として生じるループフィルタ電圧（Ｖ_ＬＦ）が、変換器１２８により定量化される。定量化されたループフィルタ電圧（Ｖ_ＬＦ）は、チャージポンプとループフィルタのオフセットの組み合わせを表す。このコンフィギュレーションにおける変換器によって定量化されたオフセットはまた、（Ｉ_{ｌｅａｋａｇｅ}として識別される）漏れ電流からもたらされるオフセットを含む。該変換器は、定量化されたオフセットを、ディジタルオフセット補正値に変換する。該ディジタルオフセット補正値は、メモリ１３０に提供され、次いで、ＤＡＣ１３２に提供される。該ＤＡＣは、該ディジタルオフセット補正値を用いて、チャージポンプのパラメータを調整し、オフセットを補正する。この事例においてなされるオフセット補正は、チャージポンプ、ループフィルタ、及び漏れ電流（Ｉ_{ｌｅａｋａｇｅ}）によってひとまとめにもたらされるオフセットを補償する。典型的には、オフセット補正は、オフセットの低減又は削除の目的（ゴール）を達成することによってなされる。満足なレベルにオフセットが補正されるまで、上述の処理を繰り返し実施することができる。補正の反復（すなわち、繰り返し）の数と、従って、オフセット補正に必要な時間は、変換器の複雑度の関数である。例えば、より詳細に後述されるように、比較的単純な変換器は、オフセットエラーの符号（サイン）だけしか判定できず、補正に向けて、多くの非常に小さなステップを実行する可能性があるが、より複雑な変換器は、エラーの符号（サイン）と大きさとを定量化させて、単一ステップの補正のために必要とされる補正の量を計算することができる。

図６Ａに関連して上記に説明したように、チャージポンプ１１４のパラメータを調整して、チャージポンプ電流（Ｉ_ＣＰ）の大きさと符号（サイン）とを変更することによって、オフセットが補正される。図８Ａは、図６ＡのＤＡＣ１３２からの信号に応答して調整されることが可能なチャージポンプ１１４の一例を示す。図８Ａ内に示されるチャージポンプは、カレントミラー１４０、演算増幅器１４２、トランジスタ１４４、抵抗器１４５、及び可変電流源１４１を備える。動作中、ＤＡＣからの信号に応答して電流Ｉ_１を増加させるか又は低減させるかによって、チャージポンプ電流（Ｉ_ＣＰ）が調整される。

代替の一実施形態において、変換器１２８により生成されてメモリ１３０内に格納されるディジタルオフセット補正値に直接応答して、チャージポンプ１１４が調整される。図６Ｂは、図６Ａのシステムの一実施形態を示す。図６Ｂ内において、ＤＡＣ１３２は存在しない。これにより、チャージポンプが、メモリからのディジタルオフセット補正値に直接応答して調整される。図８Ｂは、図８Ａのチャージポンプの一実施形態を示す。図８Ｂは、可変電流源とＤＡＣからの入力との代りに、固定電流源１４７を有する。該チャージポンプは、可変抵抗器１４６と、メモリからの直接的なディジタル入力とを備える。（複数のＦＥＴスイッチを用いて実現可能な）該可変抵抗器は、メモリからのディジタルオフセット補正値によって直接的に制御される。動作中、可変抵抗器の抵抗（Ｒ_Ｃ）を増加させるか又は低減させることによりチャージポンプ電流（Ｉ_ＣＰ）が調整される。

チャージポンプを調整するために用いられる技法によらず、チャージポンプ電流は、典型的には、Ｉ_ＣＰ＝Ｉ_３−Ｉ_１＝Ｉ_{ｌｅａｋａｇｅ}のように調整される。漏れ電流に等しくなるようにチャージポンプ電流を調整することは、２つの電流を効果的にキャンセルし、ゼロ入力電圧（Ｖ_ｉｎ）に応答して一定値にループフィルタ電圧（Ｖ_ＬＦ）を維持する。

図６Ａ及び図６Ｂに関連して説明された前記システムは、チャージポンプ１１４とループフィルタ１１６との組み合わせの収集されたオフセットを定量化して補正するよう構成される。図９は、チャージポンプのオフセットだけを定量化して補正するよう構成されるシステムを示す。図９のシステムは、テストスイッチ１２６が、ループフィルタとＶＣＯ１０２との間に配置される代りに、チャージポンプとループフィルタとの間に配置されていることを除いて、図６Ａ及び図６Ｂのシステムに類似する。オフセットを定量化するための、及び該オフセットを補正するための、システムの動作もまた、図６Ａ及び図６Ｂに類似する。この実施形態において、上述のようにゼロ入力電圧（すなわち、Ｖ_ｉｎ＝０）を印加することによって、及びテストスイッチをオフセット定量化状態に設定することによって、チャージポンプ電流（Ｉ_ＣＰ）が直接的に定量化される。変換器１２８は、入力電圧（Ｖ_ｉｎ）に応答して生成されるチャージポンプ電流（Ｉ_ＣＰ）か又はチャージポンプ電圧（Ｖ_ＣＰ）を定量化して、次いで、該定量化されたオフセットに応答してディジタルオフセット補正値を生成する。該ディジタルオフセット補正値は、次いで、チャージポンプのパラメータを調整するために用いられる。このコンフィギュレーションにおいて、ループフィルタにおける漏れ電流（Ｉ_{ｌｅａｋａｇｅ}）からもたらされるオフセットは、定量化されないか又は補正されない。

代替の一実施形態において、オフセットを定量化するために、出力電圧を基準電圧と比較するよう図６Ａ、図６Ｂ、及び図９内に示された変換器１２８を構成することができる。図１０は、テストスイッチ１２６、及び比較器１５２とカウンタ１２９とを備える変換器１２８Ａの一実施形態を示す。該比較器は、ノードＣに（そして結局はノードＡに）接続された一方の入力と、基準電圧（Ｖ_ｒｅｆ）に接続された他方の入力と、ノードＤにおいてカウンタに接続された出力とを有する。このコンフィギュレーションにおいて、テストスイッチにおけるスイッチＳ１とＳ２との両方がオフセット定量化状態において閉じられていることに留意されたい。図６Ａ、図６Ｂ、及び図９内に示されたコンフィギュレーションにおいて、図１０の変換器が用いられる時には、チャージポンプ電圧（Ｖ_ＣＰ）の最小値と最大値との間の何処かに基準電圧（Ｖ_ｒｅｆ）が設定される。比較における符号（サイン）を観測することにより、チャージポンプ１１４のオフセットが定量化される。ここで、前記比較における符号（サイン）は、チャージポンプ電流（Ｉ_ＣＰ）の符号（サイン）の関数である。一実施形態において、正から負への（又はその逆の）出力ノードＤにおける符号（サイン）に応答して、カウンタはカウントアップを行うか又はカウントダウンを行う。オフセットは、システムのフィードバックに起因して低減させられることとなり、最小チャージポンプオフセット電流を生成するある期間の後に、カウンタにおいて安定値か又は準安定値に到達することとなる。この安定したカウンタ値が、オフセット補正値として使用される。

別の実施形態において、ＶＣＯ信号の周波数を測定することによりフィードバックシステム１０４のオフセットが定量化され、チャージポンプ１１４のパラメータを調整することによって該定量化されたオフセットが補正される。図１１は、ＶＣＯ１０２の周波数を測定するための周波数検出器１３４を備えるＰＬＬの一実施形態を示す。周波数検出器は当該技術分野において周知であり、本明細書内において詳細には記載されない。該ＰＬＬは、オフセット定量化器及びオフセット補正器に接続され、周波数検出器、静的信号源１２２、動的信号源１２４、変換器１２８、メモリ１３０、及びＤＡＣ１３２（オプション）を含む。この技法は、チャージポンプ電圧（Ｖ_ＣＰ）がその最大値にある時には、そのＶＣＯ周波数が最大値（ｆ_ｍａｘ）にあり、そしてチャージポンプ電圧がその最小値にある時には、そのＶＣＯ周波数が最小値（ｆ_ｍｉｎ）にあるという事実に依存する。動作中、Ｖ_ｉｎ＝０の定量化信号が、静的信号源か又は動的信号源によりチャージポンプに印加される。チャージポンプが正か又は負の電流（ＩＣＰ）をオフセットの結果として出力する場合には、ＶＣＯの周波数は、結局は、最終的にはその最大周波数か又はその最小周波数になることになる。何故ならば、チャージポンプは、限界に到達されるまで積分を続けることになるからである。ディジタルオフセット補正値は、次いで、最大周波数から最小周波数までのＶＣＯの周波数を変更するために、（例えば、変換器に外部入力を提供することによって）既知の範囲の間で調整される。ＶＣＯ周波数が最大周波数から最小周波数までか又は最小周波数から最大周波数まで遷移するディジタルオフセット補正値の値は、チャージポンプ電流（Ｉ_ＣＰ）と漏れ電流との間の差分（Ｉ_ＣＰ−Ｉ_{ｌｅａｋａｇｅ}）が符号（サイン）を変化させる（すなわち、所望の値のゼロを通過する）、チャージポンプの動作条件に対応する。図１２は、００からＦＦまでのディジタルオフセット補正値の範囲に対するＶＣＯ周波数のグラフを示す。該グラフは、ディジタルオフセット補正値であるＸを示し、該Ｘにおいて、ＶＣＯ周波数が最大周波数から最小周波数まで遷移する。一実施形態において、遷移が生じるディジタルオフセット補正値が、オフセットを補正するために使用される。

オフセットを定量化するための周波数測定に依存する別の実施形態において、ループフィルタ電圧（Ｖ_ＬＦ）が、例えばディジタルオフセット補正値を所望の値に設定することによって、強制的にいくつかの値にさせられる。該所望の値は、例えば、システム内にプログラムされたものとすることができるか、又は外部からシステムに提供されたものとすることができる。結果として生じるＶＣＯ周波数は、周波数検出器１３４によって測定される。強制された条件は、従って取り除かれて、ＶＣＯ周波数が再び測定される。２つの測定された周波数間の差分が次いで判定される。周波数の差分の符号（サイン）が、チャージポンプ電流から漏れ電流を減じた（Ｉ_ＣＰ−Ｉ_{ｌｅａｋａｇｅ}）ものの符号（サイン）を示す。チャージポンプ１１４は、次いで調整されることが可能であり、従って、チャージポンプとループフィルタからの漏れ（Ｉ_{ｌｅａｋａｇｅ}）とのオフセットが補正されることが可能である。２つの測定値間の周波数の差分の大きさを、チャージポンプに対して行われる調整の大きさを決定するために利用することができる。例えば、比較的大きな周波数の差分に応答して、より大きな初期調整を行うことができる。

別の実施形態において、ビットエラーを、例えばビットエラーレート（ＢＥＲ）の観点で監視することによって、フィードバックシステム１０４のオフセットが定量化されて、該ビットエラーに応答して該フィードバックシステムのパラメータが調整される。図１３は、ビットエラーを測定するよう、且つ、オフセットを補正するために、該ビットエラーに応答して位相検出器１１２及び／又はチャージポンプ１１４のパラメータを調整するよう構成されるシステムを示す。該システムは、ビットエラーを定量化するためのエラー検出器１５６と、位相検出器及び／又はチャージポンプのパラメータを調整するための変換器１２８とを備える。動作中、位相検出器及び／又はチャージポンプのパラメータは、既知の範囲にわたって掃引され、これにより、位相エラーが、負からゼロへと移行させられ、次いで正へと移行させられる（又はこの逆も同様）。パラメータが前記範囲にわたって掃引されると、対応するビットエラーが測定される。図１４は、調整可能なパラメータの値に対するＢＥＲ１５８のｌｏｇ（対数）のグラフを示す。オフセットを補正するために、測定されたビットエラーに応答してパラメータが設定される。例えば、パラメータは、ビットエラーが最も低い場合の範囲内の値に設定される。この技法は、位相検出器によってもたらされるオフセットを補正するために特に良く適合する可能性がある。何故ならば、ゼロの位相エラーを有する２つの信号を生成することは、かなり困難であるからであり、しかも、位相検出器内におけるオフセットから結果として生じるエラーは、比較的大きい可能性があるからである。

位相検出器内のオフセットを定量化するための、及び、該位相検出器のパラメータを調整するための技法が、図１５及び図１６に関連して次に説明される。位相検出器の非理想的な性能特性に起因して、完璧に位置合わせれた入力信号とＶＣＯ信号（ＶＣＯ_ｉｎ）との位相によってでさえも、位相検出器電圧（Ｖ_ＰＤ）は非ゼロとなる可能性がある。位相検出器のオフセットを定量化するための理想的な方法は、ゼロの位相エラーを有する入力信号及びＶＣＯ信号を供給することであり、ゼロの位相検出器電圧（Ｖ_ＰＤ）を達成するために回路を調整することである。実際には、完璧に位置合わせされた位相を有する２つの信号を供給することはかなり難しい。

幾つかの用途において、位相検出器のオフセットのいくつかを、例えば、電流源の差異によってか、抵抗器の不一致によってか、又は他のデバイスエラーによってもたらされるオフセットを、たとえ、異なる経路の遅延不一致のような条件によって生じられたオフセットがアドレス指定されない可能性があったとしても、補正することによってかなりの利益を得ることができる。入力のうちの１つか又は連続した入力を、入力データによるか又は特別な試験回路を介しての条件に強制することによって、及びＶ_ｉｎにおけるその出力を測定することによって、幾つかのエラー源と、優勢である可能性があるものとを、オフセットを低減するために調整することができる。

図１５は、位相検出器電圧（Ｖ_ＰＤ）の調整を可能にするよう構成されている位相検出器１１２の一実施形態を示す。この位相検出器は、データ入力１６０と、ＶＣＯ信号入力１６２と、２つのＤフリップフロップ（Ｄ１及びＤ２）１６４及び１６６と、遅延ブロック（遅延）１６８と、電圧Ｖ_ｅ及びＶ_ｒを生成するための２つのＸＯＲゲート（Ｘ１及びＸ２）１７０及び１７２とを備える。位相検出器電圧（Ｖ_ＰＤ）は、出力における差動電圧Ｖ_ｒ−Ｖ_ｅである。Ｄ１におけるＳｅｔ入力、Ｄ２におけるＣｌｒ入力、及びＴｅｓｔ入力を含む、試験を行うためのオプションの機能が、追加されている。動作中、Ｓｅｔがハイである場合には、Ｄ１のＱがハイであり、Ｃｌｒがハイである場合には、Ｄ２のＱがローである。出力オフセットエラーの重要な部分は、ＸＯＲゲートであるＸ１とＸ２との間の不一致から生じる。これらのＸＯＲゲートは、調整可能なパラメータ（例えば、電流源及び抵抗器の値）と共に構成され、該パラメータは、オフセットを補正するために調整されることが可能である。一実施形態において、調整は、入力条件Ａ＝Ｂ＝Ｃ＝０、及びＡ＝Ｃ＝０及びＢ＝１によって行われる。これらの値から、動作パラメトリック値が、動作に用いるために、位相検出器に印加される。Ｄ_ｉｎを静的な０に設定することによって全ての入力が０に設定され、ＶＣＯ_ｉｎが、Ｄ１及びＤ２を通じてＤ_ｉｎをクロック同期させるのを待つことによって、両方のＸＯＲゲートが論理０の出力に強制される。データをローに維持することによって、且つ、Ｔｅｓｔをハイに設定することによって、両方のＸＯＲゲートがハイに設定され、このことがＡ＝Ｃ＝０及びＢ＝１という結果を生む。

２つのＸＯＲゲートであるＸ１及びＸ２の一実施形態が、図１６内に示されており、オフセット解析のために使用される。図１６を参照すると、図１５のＸＯＲゲートＸ１が、スイッチＳ１（１７４）によって表されており、（図１５の）ＡとＢとが、等しく無い場合には、該スイッチＳ１は、より低い方の端子をＴに接続する。同様に、図１５のＸＯＲゲートＸ２は、スイッチＳ２（１７６）によって表されており、ＢとＣとが等しく無い場合には、該スイッチＳ２は、Ｔに接続する。ランダムなデータと理想的な性能とによって、各スイッチが、７５％の時間がＮ位置になり、及び２５％の時間がＴ位置になることが期待される。スイッチＳ１とＳ２とは、入力位相エラーが０で且つ構成要素のエラーが無いことが仮定されている時間の同じ割合においてＴ位置になることが期待される。このことは、次のように示される。

ここで、Ｘは、スイッチがＴ位置にある時間の割合であり（５０％の遷移密度を有するデータの場合に、典型的には、Ｘ＝０．２５である）、ＶＲ及びＶＥは、ノード上の平均電圧Ｖ_ｒ及びＶ_ｅを表す。（図１５の）Ａ、Ｂ、及びＣを、０に設定することによって、両スイッチＳ１及びＳ２が、Ｎ位置に設定され、すなわち、Ｘ＝０である。この場合には、次のようになる。

電流及び抵抗値におけるオフセットに起因して、これらの電圧は、等しくない可能性がある。Ｉ_ｅが乗算係数ｋ０によって乗算され、ＶＲ＝ＶＥとなるまで（すなわちＶ_ＰＤ＝０）ｋ０が変更させられる。一実施形態において、複数の並列な電流源が提供される。該電流源は、制御論理に応答する直列のスイッチによって選択的にイネーブルにされ及びディセーブルにされる。次いで、以前にも説明したように、各ＸＯＲゲートが、論理１の出力（すなわち、Ｘ＝１）を生成するよう構成される。この場合には、次のようになる。

Ｒ_ｅは、不一致に起因して異なる可能性があるＲ_ｒの値と一致する目標（ゴール）と共に、係数ｋ１によってスケーラブルとなるように構成される。ｋ１は、位相検出器電圧が、ゼロに等しくなるまで（Ｖ_ＰＤ＝０）変更させられる。一実施形態において、複数の抵抗器が並列に接続され、各抵抗器は、直列スイッチを有し、該直列スイッチによって、該抵抗器が並列接続を解かれることが可能になる。並列接続からどの抵抗器が解除されるかを選択するように、前記直列スイッチを制御することによって、抵抗の総計を調整することができる。倍率係数ｋ０及びｋ１によって、Ｖ_ＰＤ＝０とされるが、極端な場合にのみ、Ｘ＝０及びＸ＝１にされる。係数ｋ０及びｋ１から、次のように新らたな係数を計算することができる。

ｋ２とｋ３とを用いて、Ｉ_ｅとＲ_ｅとをスケーリングし、任意のＸに対してＶ_ＰＤ＝０とすると、電流源及び抵抗器の不一致によるエラーの寄与が除去される。上記の式を用いて、それを次のように示すことができる。

容認不可能な寄生容量が追加されることなく、高速度な回路において抵抗値を調整することは困難である。従って、電流源の不一致を補正することのみに対して有利である可能性がある。Ｘが０．２５となるよう期待されると、（１−Ｘ）の項が、式（１）及び式（２）内の括弧内を優勢にする。電流源の不一致によってもたらされるエラーを低減するために、Ｘが０に設定されて（Ａ＝Ｂ＝Ｃ＝０）、Ｉ_ｅがｋ４によってスケーリングされる。ｋ４は、Ｖ_ＰＤ＝０となるまでスケーリングされる。この条件下において次のようになる。

調整可能な電流源だけを用いた、より単純な方法を使用して、電流源不一致エラーが、削減される。

不一致にされた構成要素を上述の技法によって補償することが可能であり、従って、位相検出器に対するエラーが無くなる結果となる。オフセットを補正するためのこの技法を、他の検出器のコンフィギュレーションに対して適用することができる。代替の一実施形態において、位相検出器電圧（Ｖ_ＰＤ）を測定する代りに、位相検出器のオフセットをチャージポンプ電流（Ｉ_ＣＰ）がゼロと等しくなるまで調整することができる。このことは、チャージポンプのオフセットが比較的小さいことを想定しており、このことは例えば、上述のようにチャージポンプ内のオフセットが前よりも低減される場合の事例とすることができる。

入力信号とＶＣＯ信号（ＶＣＯ_ｉｎ）との位相が完璧に位置合わせされている時には、ゼロである位相検出器電圧（すなわちＶ_ＰＤ＝０）を有することが望ましい。位相検出器電圧（Ｖ_ＰＤ）は、アナログのマルチプレクサを介して直接的に測定されるか、又はチャージポンプ電圧（Ｖ_ＣＰ）を測定することによって間接的に測定されるかのいずれかが可能である。位相検出器自体を調整する代りに、位相検出器のエラーを補償するために、上述のように、チャージポンプのパラメータに対する調整を行うことができる。この手法において、エラー調整機構が欠如した位相検出器に対して、位相検出器エラーを補償することができる。

上述のオフセット定量化及びオフセット補正技法は、オフセットの自動的な補正を提供する。これらの技法を、例えば、電力投入時か、周波数同期が失われれる度ごとにか、製造中にか、或いは温度か又は電力がオンである時間のような条件に基づいて、自動的に提供することができる。上述のオフセット定量化及びオフセット補正技法を、代替的には、ユーザリクエストに応答して提供することができる。オフセットが補正されると、その結果をメモリ内に格納することができる。オフセット補正の結果として、フィードバックループが、位相エラーの分散がより狭い（タイトな）状態で生成される。従って、製造の歩留まりを改善することができ、従って、コストを削減することができる。

図１７は、本発明による、ＶＣＯためのフィードバックシステムを動作させるための方法の処理フロー図を示す。ブロック１９０において、ＶＣＯを制御するフィードバックシステムに関連したオフセットが定量化される。ブロック１９２において、該オフセットを補正するために、該定量化されたオフセットに応答してフィードバックシステムのパラメータが調整される。

オフセット定量化とオフセット補正とが、線形タイプの位相検出器に関連して説明されているが、他のタイプの位相検出器（例えば、バイナリ又は「バンバン（bang-bang）」タイプの位相検出器）に対してもまた前記技法が適用される。

オフセット定量化器及びオフセット補正器の特定の例が本明細書内において説明されているが、本発明の範囲を逸脱することなく、オフセット定量化器及びオフセット補正器の他のコンフィギュレーションを実現することもまた可能である。

一実施形態において、オフセット定量化器及びオフセット補正器の構成要素が、ＰＬＬと同じチップ上に組み込まれる（例えば、モノリシックのＰＬＬと共に組み込まれる）。代替的には、構成要素の、幾つかのサブセットが、ＰＬＬと同じチップ上に組み込まれる。

本発明の特定の実施形態が説明され且つ図示されてきたが、そのように説明され且つ図示された特定の形態か又部品の構成に本発明は限定されない。本発明の範囲は、本明細書に添付された特許請求の範囲とそれらの等価物とによって画定されることとなる。

ＶＣＯとフィードバックシステムとを含むＰＬＬと信号を伝達し合っているオフセット定量化器及びオフセット補正器を示す図である。位相検出器のオフセットが定量化されて、該オフセットを補正するために、該定量化されたオフセットに応答して該位相検出器のパラメータが調整される、図１のコンフィギュレーションを示す図である。位相検出器とチャージポンプのオフセットが組み合わされて定量化されて、該オフセットを補正するために、該定量化されたオフセットに応答して位相検出器及び／又はチャージポンプのパラメータが調整される、図１のコンフィギュレーションを示す図である。チャージポンプのオフセットが定量化されて、該オフセットを補正するために、該定量化されたオフセットに応答してチャージポンプのパラメータが調整される、図１のコンフィギュレーションを示す図である。チャージポンプとループフィルタのオフセットが組み合わされて定量化されて、該オフセットを補正するために、該定量化されたオフセットに応答してチャージポンプ及び／又はループフィルタのパラメータが調整される、図１のコンフィギュレーションを示す図である。オフセット定量化器及びオフセット補正器と信号を伝達し合っているＰＬＬを示す図であり、ここで、ＰＬＬのチャージポンプは、ディジタル−アナログ変換器を通じて調整される。オフセット定量化器及びオフセット補正器と信号を伝達し合っているＰＬＬを示す図であり、ここで、ＰＬＬのチャージポンプは、ディジタルオフセット補正値によって直接的に調整される。２つのスイッチを含む、図６のテストスイッチの一実施形態を示す図である。チャージポンプ電流が調整されることを可能にする調整可能な電流源を有するチャージポンプの一例を示す図である。チャージポンプ電流が調整されることを可能にする調整可能な抵抗器を有するチャージポンプの一例を示す図である。オフセット定量化器及びオフセット補正器と信号を伝達し合っているＰＬＬを示す図である。チャージポンプ電圧を定量化するよう構成された、図６Ａか、図６Ｂか、又は図９の変換器の一実施形態を示す図である。フィードバックシステム内においてオフセットを定量化するために使用される周波数検出器を含むＰＬＬを示す図である。ＶＣＯ周波数が最大周波数から最小周波数まで遷移する値を示す、ディジタルオフセット補正値の範囲に対するＶＣＯ周波数のグラフを示す図である。ＰＬＬと、ビットエラーを測定するよう構成されたオフセット定量化器と、オフセットを補正するために、該ビットエラーに応答して位相検出器及び／又はチャージポンプのパラメータを調整するよう構成された変換器とを示す図である。調整可能なパラメータの値に対するＢＥＲのグラフを示す図である。位相検出器電圧の調整を可能にするよう構成された位相検出器の一実施形態を示す図である。図１５の位相検出器の２つのＸＯＲゲートの一実施形態を示す図である。本発明による、ＶＣＯのためのフィードバックシステムを動作させるための方法の処理フロー図である。

Claims

電圧制御発振器（ＶＣＯ）を制御するフィードバックシステムを動作させるための方法であって、
前記ＶＣＯを制御する前記フィードバックシステムに関連したオフセットを定量化し、及び、
前記オフセットを補正するために、前記定量化したオフセットに応答して前記フィードバックシステムのパラメータを調整する
ことを含む、方法。
前記オフセットを定量化することが、
チャージポンプに対して所定電圧の静的信号を印加し、及び、
前記静的信号の印加によって生じた信号を定量化する
ことを含むことからなる、請求項１に記載の方法。
前記オフセットを定量化することが、
所定値の平均電圧を有する動的信号を、チャージポンプに対して印加し、及び、
前記動的信号の印加によって生じた信号を定量化する
ことを含むことからなる、請求項１に記載の方法。
チャージポンプに対して定量化信号を印加することによって生じた出力信号を分離することを、前記オフセットを定量化することが含み、ここで、該定量化信号は、ゼロ電圧の静的信号と、ゼロの平均電圧を有する動的信号とのうちの１つであることからなる、請求項１に記載の方法。
前記定量化されたオフセットを、ディジタルオフセット補正値に変換することを更に含む、請求項４に記載の方法。
前記ディジタルオフセット補正値に応答して前記チャージポンプのパラメータを調整することを、前記フィードバックシステムのパラメータを調整することが含むことからなる、請求項５に記載の方法。
前記ディジタルオフセット補正値の関数として抵抗器を調整することを、前記チャージポンプのパラメータを調整することが含むことからなる、請求項６に記載の方法。
前記ディジタルオフセット補正値の関数として電流源を調整することを、前記チャージポンプのパラメータを調整することが含むことからなる、請求項６に記載の方法。
前記オフセットを定量化することが、
チャージポンプ電圧（Ｖ_ＣＰ）の最小値と最大値との間の基準電圧（Ｖ_ｒｅｆ）を設定し、
Ｖ_ＣＰをＶ_ｒｅｆと比較し、及び、
Ｖ_ＣＰがＶ_ｒｅｆよりも小さいか又は大きいかどうかを示す出力値を生成する
ことを含むことからなる、請求項１に記載の方法。
Ｖ_ＣＰがＶ_ｒｅｆよりも大きいか又は小さいかどうかを示す前記出力値に応答して前記チャージポンプのパラメータを調整することを、前記フィードバックシステムのパラメータを調整することが含むことからなる、請求項９に記載の方法。
前記定量化すること及び調整することが、
ある範囲の値にわたって前記フィードバックシステムのパラメータを調整し、
前記調整に応答して、ＶＣＯ信号の周波数を測定し、
前記周波数の測定に基づき、前記調整に応答して前記ＶＣＯ信号の周波数が最大周波数から最小周波数に遷移する時を判定し、
前記ＶＣＯ周波数の遷移が生じる時の前記パラメータの値を遷移値として識別し、及び、
前記オフセットを補正するために、前記遷移値の関数として前記フィードバックシステムの前記パラメータを設定する
ことを含むことからなる、請求項１に記載の方法。
前記定量化すること及び調整することが、
ある範囲の値にわたって前記フィードバックシステムのパラメータを調整し、
前記調整に応答して、前記フィードバックシステムに関連したエラーレートを測定し、及び、
前記オフセットを補正するために、前記測定されたエラーレートの関数として前記フィードバックシステムの前記パラメータを調整する
ことを含むことからなる、請求項１に記載の方法。
前記位相検出器における不一致を低減するために位相検出器のパラメータを調整することを、前記フィードバックシステムのパラメータを調整することが含むことからなる、請求項１に記載の方法。
電圧制御発振器（ＶＣＯ）と、
前記ＶＣＯにチューニング信号を提供するために接続されたフィードバックシステムと、
前記フィードバックシステムに関連したオフセットを定量化するよう構成されたオフセット定量化器と、
前記オフセット定量化器からの出力に応答して前記フィードバックシステムのパラメータを調整するよう構成されたオフセット補正器
とを備える、位相同期ループ（ＰＬＬ）システム。
所定電圧の静的信号を生成するよう構成された静的信号源を、前記オフセット定量化器が備える、請求項１４に記載のＰＬＬシステム。
所定値の平均電圧を有する動的信号を生成するよう構成された動的信号源を、前記オフセット定量化器が備える、請求項１４に記載のＰＬＬシステム。
前記フィードバックシステムの出力信号を分離するよう構成されたテストスイッチを、前記オフセット定量化器が含む、請求項１４に記載のＰＬＬシステム。
前記定量化されたオフセットに応答してディジタルオフセット補正値を生成するよう構成された変換器を、前記オフセット補正器が備える、請求項１４に記載のＰＬＬシステム。
前記ディジタルオフセット補正値に応答して前記フィードバックシステムのチャージポンプのパラメータを調整するよう構成されたディジタル−アナログ変換器を、前記オフセット補正器が備える、請求項１８に記載のＰＬＬシステム。
ＶＣＯ信号の周波数を測定するための周波数検出器を、前記オフセット定量化器が備え、前記周波数測定に応答してオフセット補正値を生成するよう構成された変換器を前記オフセット補正器が備えることからなる、請求項１４に記載のＰＬＬシステム。
ビットエラーを測定するよう構成されたエラー検出器を、前記オフセット定量化器が備え、前記ビットエラーの測定に応答してオフセット補正値を生成するよう構成された変換器を、前記オフセット補正器が備えることからなる、請求項１４に記載のＰＬＬシステム。
電圧制御発振器（ＶＣＯ）を制御するフィードバックシステムを動作させるための方法であって、
位相検出器、チャージポンプ、及びループフィルタを含む前記フィードバックシステムに関連したオフセットを定量化し、
前記定量化されたオフセットを、ディジタルオフセット補正値に変換し、及び、
前記オフセットを補正するために、前記ディジタルオフセット補正値に応答して前記チャージポンプのパラメータを調整する
ことを含む、方法。
前記ディジタルオフセット補正値の関数として抵抗器を調整することを、前記チャージポンプのパラメータを調整することが含むことからなる、請求項２２に記載の方法。
前記ディジタルオフセット補正値の関数として電流源を調整することを、前記チャージポンプのパラメータを調整することが含むことからなる、請求項２２に記載の方法。
前記ディジタルオフセット補正値を格納し、及び、該格納された前記ディジタルオフセット補正値を用いて、前記チャージポンプのパラメータを調整することを更に含むことからなる、請求項２２に記載の方法。