JP2005514812A - 自己校正機能付フェーズロックループチャージポンプシステムおよび校正方法 - Google Patents
自己校正機能付フェーズロックループチャージポンプシステムおよび校正方法 Download PDFInfo
- Publication number
- JP2005514812A JP2005514812A JP2003555680A JP2003555680A JP2005514812A JP 2005514812 A JP2005514812 A JP 2005514812A JP 2003555680 A JP2003555680 A JP 2003555680A JP 2003555680 A JP2003555680 A JP 2003555680A JP 2005514812 A JP2005514812 A JP 2005514812A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- pump circuit
- output
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000010076 replication Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 8
- 230000010354 integration Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000013459 approach Methods 0.000 claims 1
- 230000003252 repetitive effect Effects 0.000 claims 1
- 230000003362 replicative effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (20)
- チャージポンプ回路であって、
前記チャージポンプ回路の出力に正電流を供給するための正電流出力回路と、
前記チャージポンプ回路の出力に負電流を供給するための負電流出力回路と、
前記チャージポンプ回路が、正電流と負電流の間の電流差を縮小するように調整されることを可能にし、電流差があれば、これがフェーズロックループフィルタのキャパシタンスに統合されるようにする校正手段と、
を備えることを特徴とするチャージポンプ回路。 - 請求項1に記載のチャージポンプ回路であって、
前記校正手段は、前記チャージポンプの出力電圧が基準電圧と等しくなるようにするためのプリチャージ手段を備えることを特徴とするチャージポンプ回路。 - 請求項1に記載のチャージポンプ回路であって、
前記校正手段は、ループフィルタ電圧を基準電圧と比較するための比較手段を備えることを特徴とするチャージポンプ回路。 - 請求項1に記載のチャージポンプ回路であって、
前記校正手段は、電流差を測定し、電流を調整し、電流差を再度測定することにより、電流差を実質的にゼロになるまで減少させるための反復的電流低減手段を備えることを特徴とするチャージポンプ回路。 - 請求項1に記載のチャージポンプ回路であって、
前記チャージポンプ回路は、フェーズロックループ出力を備えるフェーズロックループ周波数シンセサイザの中で使用され、前記校正手段は、前記回路の動作中、前記フェーズロックループ出力が不要なときに作動することを特徴とするチャージポンプ回路。 - チャージポンプ回路であって、
第一のバイアストランジスタを通じて基準電流を画定し、それに関連する第一の低出力インピーダンスを有するよう動作する基準電流回路と、前記基準電流回路は、第一の出力トランジスタに接続され、前記チャージポンプ回路の出力に負電流を供給し、
ひとつの接続ノードにおいて前記基準電流回路に接続され、前記接続ノードにおける前記出力電圧を複製し、前記基準電流が第二の低インピーダンスを有する第二のバイアストランジスタ内で画定されるように動作する複製フィードバック回路と、前記複製フィードバック回路は第二の出力トランジスタに接続され、前記チャージポンプ回路の前記出力に正電流を供給し、
前記チャージポンプ回路が、前記正電流と負電流との差を低減させるよう調整されることを可能にする校正手段と、
を備えることを特徴とするチャージポンプ回路。 - 請求項6に記載のチャージポンプ回路であって、
前記校正手段は、前記チャージポンプの出力電圧が基準電圧と等しくなるようにするプリチャージ手段を備えることを特徴とするチャージポンプ回路。 - 請求項6に記載のチャージポンプ回路であって、
前記校正手段は、電流差がフェーズロックループフィルタのキャパシタンスの中に統合されるようにする統合手段を備えることを特徴とするチャージポンプ回路。 - 請求項6に記載のチャージポンプ回路であって、
前記校正回路は、ループフィルタ電圧を基準電圧と比較する比較手段を備えることを特徴とするチャージポンプ回路。 - 請求項6に記載のチャージポンプ回路であって、
前記校正手段は、電流ミスマッチを測定し、前記回路を調整し、電流ミスマッチを再度測定することによって、電流ミスマッチを実質的にゼロの数値まで低減させる反復的電流低減手段を備えることを特徴とするチャージポンプ回路。 - 請求項6に記載のチャージポンプ回路であって、
前記チャージポンプ回路は、フェーズロックループ出力を備えるフェーズロックループ周波数シンセサイザにおいて使用され、前記校正手段は、前記回路の動作中に前記フェーズロック出力が不要なときに動作することを特徴とするチャージポンプ回路。 - チャージポンプ回路であって、
正の入力ポートと負の入力ポートを有する第一の演算増幅器を含む基準電流回路と、前記基準電流回路は、第一のバイアストランジスタを通じて基準電流を確定し、それに関連する第一の低出力インピーダンスを有するよう動作し、第一の出力トランジスタに接続され、前記チャージポンプ回路の出力に負電流を供給し、
正の入力ポートと負の入力ポートを有する第二の演算増幅器を含むレプリケーションフィードバック回路と、前記レプリケーションフィードバック回路は接続ノードにおいて前記基準電流回路に接続され、前記基準電流が第二のバイアストランジスタの中で確定されるように前記接続ノードでの前記出力電圧を複製し、第二の低インピーダンスを有するように動作し、第二の出力トランジスタに接続され、前記チャージポンプ回路の出力に正電流を供給し、
前記チャージポンプ回路が、前記第一と第二の演算増幅器の前記正の入力ポートを前記チャージポンプの前記出力電圧に接続し、前記第一と第二の演算増幅器の負の入力ポートを基準電圧に接続するよう構成変更することができるようにする、構成変更手段と、
を備えることを特徴とするチャージポンプ回路。 - 請求項12に記載のチャージポンプ回路であって、
前記チャージポンプ回路はさらに、前記チャージポンプ回路が、前記チャージポンプ回路の出力への前記正電流と負電流の差があればこれを実質的にゼロに減少させるよう調整可能にする校正手段を備えることを特徴とするチャージポンプ回路。 - 請求項12に記載のチャージポンプ回路であって、
前記構成変更手段は、前記第一と第二の演算増幅器への前記正と負の入力信号を制御するための複数のスイッチを備えることを特徴とするチャージポンプ回路。 - 請求項12に記載のチャージポンプ回路であって、
前記チャージポンプ回路はさらに、前記電流差がフェーズロックループフィルタのキャパシタンスの中に統合されるようにするための統合手段を備えることを特徴とするチャージポンプ回路。 - 請求項13に記載のチャージポンプ回路であって、
前記チャージポンプ回路は、フェーズロックループ出力を備えるフェーズロックループ周波数シンセサイザの中で使用され、前記校正手段は、前記回路の動作中、前記フェーズロックループ出力が不要なときに動作することを特徴とするチャージポンプ回路。 - フェーズロックループ内のチャージポンプ回路の校正方法であって、
PLLループフィルタコンデンサの電圧が基準電圧と等しくなるようにするステップと、
電流差をフェーズロックループフィルタのキャパシタンスの中に統合するステップと、
PLLループフィルタ電圧を基準電圧と比較するステップと、
を含むことを特徴とする方法。 - 請求項17に記載の方法であって、
さらに、前記チャージポンプ回路の電流差を低減させるように前記チャージポンプ回路を調整するステップを含むことを特徴とする方法。 - 請求項18に記載の方法であって、
さらに、前記校正変更、統合、比較、調整ステップを、電流差が実質的にゼロに近づくまで繰り返すステップを含むことを特徴とする方法。 - 請求項17に記載のチャージポンプ回路の校正方法であって、
前記方法は、前記回路の動作中、前記フェーズロックループ出力が不要なときに実行されることを特徴とする。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US34242701P | 2001-12-20 | 2001-12-20 | |
US10/131,863 US7009432B2 (en) | 2001-12-20 | 2002-04-25 | Self-calibrating phase locked loop charge pump system and method |
PCT/US2002/040818 WO2003055075A2 (en) | 2001-12-20 | 2002-12-18 | Self-calibrating phase locked loop charge pump system & method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005514812A true JP2005514812A (ja) | 2005-05-19 |
Family
ID=26829867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003555680A Pending JP2005514812A (ja) | 2001-12-20 | 2002-12-18 | 自己校正機能付フェーズロックループチャージポンプシステムおよび校正方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7009432B2 (ja) |
EP (1) | EP1456952A2 (ja) |
JP (1) | JP2005514812A (ja) |
CN (1) | CN1606832B (ja) |
WO (1) | WO2003055075A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008530955A (ja) * | 2006-01-26 | 2008-08-07 | アバゴ・テクノロジーズ・ユーエス・インコーポレイテッド | 電圧制御発振器のためのフィードバックシステム内のオフセット補正 |
JP2010103707A (ja) * | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7174144B2 (en) * | 2002-09-13 | 2007-02-06 | Broadcom Corporation | Calibration of a phase locked loop |
US7092689B1 (en) * | 2003-09-11 | 2006-08-15 | Xilinx Inc. | Charge pump having sampling point adjustment |
GB2410387B (en) * | 2004-01-23 | 2006-06-21 | Zarlink Semiconductor Ab | PLL phase/frequency detector with fully differential output charge pump |
US7126389B1 (en) * | 2004-01-27 | 2006-10-24 | Integrated Device Technology, Inc. | Method and apparatus for an output buffer with dynamic impedance control |
US7173494B2 (en) * | 2005-01-20 | 2007-02-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system |
US7511580B2 (en) * | 2007-03-25 | 2009-03-31 | Smartech Worldwide Limited | Charge pump circuit with dynamic current biasing for phase locked loop |
US7701271B1 (en) | 2007-09-24 | 2010-04-20 | Ozmo, Inc. | High linearity charge pump method and apparatus |
JP5447293B2 (ja) * | 2010-08-20 | 2014-03-19 | 富士通株式会社 | 基準電流生成回路、及びこれを含む情報処理装置 |
CN101951262B (zh) * | 2010-09-03 | 2013-09-18 | 英特格灵芯片(天津)有限公司 | Dac校准电路及校准方法 |
US9024677B2 (en) | 2012-06-27 | 2015-05-05 | Qualcomm Incorporated | Method and apparatus for drain switching with replication loop for fast LED turn on time |
CN103684427A (zh) * | 2012-09-05 | 2014-03-26 | 瑞昱半导体股份有限公司 | 锁相回路 |
CN103929174B (zh) * | 2013-01-15 | 2017-09-29 | 中芯国际集成电路制造(上海)有限公司 | 一种锁相环电路 |
CN103200734B (zh) * | 2013-02-20 | 2015-09-02 | 英飞特电子(杭州)股份有限公司 | 一种降低电流源输出电流纹波的方法及电路 |
CN103280967B (zh) * | 2013-05-29 | 2016-11-16 | 成都芯源系统有限公司 | 一种电荷泵及其使其负输出电压跟随正输出电压的方法 |
US8860481B1 (en) | 2013-05-30 | 2014-10-14 | Gigoptix, Inc. | Reducing charge imbalance in a charge pump of a phase locked loop (PLL) through maintaining an output node thereof at a same voltage as a bypass node thereof |
US9897084B2 (en) | 2013-07-25 | 2018-02-20 | Fluid Handling Llc | Sensorless adaptive pump control with self-calibration apparatus for hydronic pumping system |
CN104811189A (zh) * | 2015-05-14 | 2015-07-29 | 东南大学 | 一种电荷泵锁相环中的电荷泵电路 |
JP2017054253A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社村田製作所 | 電圧レギュレータ回路 |
US9991896B2 (en) | 2016-08-09 | 2018-06-05 | Synopsys, Inc. | Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction |
CN107565961B (zh) * | 2017-08-28 | 2020-10-30 | 天津大学 | 用于延迟锁相环的单端负反馈电荷泵 |
CN108092661B (zh) * | 2018-01-15 | 2021-05-28 | 深圳骏通微集成电路设计有限公司 | 鉴相器和锁相环电路 |
CN115940939A (zh) * | 2023-01-10 | 2023-04-07 | 广州润芯信息技术有限公司 | 一种电荷泵的电流失配校准方法及系统 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8329511D0 (en) * | 1983-11-04 | 1983-12-07 | Inmos Ltd | Timing apparatus |
US4814726A (en) * | 1987-08-17 | 1989-03-21 | National Semiconductor Corporation | Digital phase comparator/charge pump with zero deadband and minimum offset |
DE69129946T2 (de) * | 1990-05-21 | 1999-04-15 | Nec Corp | Phasenregelkreisschaltung |
US5166641A (en) * | 1992-03-17 | 1992-11-24 | National Semiconductor Corporation | Phase-locked loop with automatic phase offset calibration |
US5184028A (en) * | 1992-06-15 | 1993-02-02 | Motorola, Inc. | Current compensating charge pump circuit |
US5420545A (en) * | 1993-03-10 | 1995-05-30 | National Semiconductor Corporation | Phase lock loop with selectable frequency switching time |
EP0647032A3 (en) * | 1993-10-05 | 1995-07-26 | Ibm | Charge pump circuit with symmetrical current output for phase-controlled loop system. |
US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
US5473283A (en) * | 1994-11-07 | 1995-12-05 | National Semiconductor Corporation | Cascode switched charge pump circuit |
EP0778510B1 (en) | 1995-12-06 | 1999-11-03 | International Business Machines Corporation | Highly symmetrical bi-directional current sources |
US5576647A (en) * | 1995-06-22 | 1996-11-19 | Marvell Technology Group, Ltd. | Charge pump for phase lock loop |
US5731723A (en) * | 1995-12-11 | 1998-03-24 | Texas Instruments, Incorporated | Half symbol delay calibration for phase window centering |
US5696468A (en) * | 1996-02-29 | 1997-12-09 | Qualcomm Incorporated | Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop |
US5955928A (en) * | 1996-12-26 | 1999-09-21 | Micro Magic, Inc. | Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point |
US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
US6107889A (en) * | 1997-11-07 | 2000-08-22 | Analog Devices, Inc. | Phase locked loop charge pump circuit |
JP4018221B2 (ja) * | 1998-02-06 | 2007-12-05 | 富士通株式会社 | チャージポンプ回路、pll回路、及び、pll周波数シンセサイザ |
US6118346A (en) * | 1998-05-20 | 2000-09-12 | National Semiconductor Corp. | Dynamic matching of up and down currents in charge pumps to reduce spurious tones |
EP0986178A3 (en) | 1998-07-17 | 2000-05-03 | Nortel Networks Corporation | Frequency synthesizer |
US6172571B1 (en) * | 1998-07-28 | 2001-01-09 | Cypress Semiconductor Corp. | Method for reducing static phase offset in a PLL |
KR100555471B1 (ko) * | 1998-07-29 | 2006-03-03 | 삼성전자주식회사 | 적응적으로 전류 옵셋을 제어하는 전하 펌프 |
US6329872B1 (en) * | 1998-08-14 | 2001-12-11 | Nortel Networks Limited | Charge pump circuit for a phase locked loop |
US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
JP3254427B2 (ja) * | 1998-10-09 | 2002-02-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Vco特性のキャリブレーション方法 |
US6445211B1 (en) * | 2000-11-20 | 2002-09-03 | Cypress Semiconductor Corporation | Circuit technique for improved current matching in charge pump PLLS |
US20020176188A1 (en) * | 2001-05-25 | 2002-11-28 | Infineon Technologies N.A. Inc. | Offset cancellation of charge pump based phase detector |
-
2002
- 2002-04-25 US US10/131,863 patent/US7009432B2/en not_active Expired - Lifetime
- 2002-12-18 JP JP2003555680A patent/JP2005514812A/ja active Pending
- 2002-12-18 CN CN02825628XA patent/CN1606832B/zh not_active Expired - Lifetime
- 2002-12-18 EP EP02798554A patent/EP1456952A2/en not_active Withdrawn
- 2002-12-18 WO PCT/US2002/040818 patent/WO2003055075A2/en active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008530955A (ja) * | 2006-01-26 | 2008-08-07 | アバゴ・テクノロジーズ・ユーエス・インコーポレイテッド | 電圧制御発振器のためのフィードバックシステム内のオフセット補正 |
JP4686551B2 (ja) * | 2006-01-26 | 2011-05-25 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 電圧制御発振器のためのフィードバックシステム内のオフセット補正 |
JP2010103707A (ja) * | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
Also Published As
Publication number | Publication date |
---|---|
CN1606832B (zh) | 2010-12-08 |
WO2003055075A2 (en) | 2003-07-03 |
WO2003055075A3 (en) | 2003-11-27 |
CN1606832A (zh) | 2005-04-13 |
US7009432B2 (en) | 2006-03-07 |
EP1456952A2 (en) | 2004-09-15 |
US20030117189A1 (en) | 2003-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005514812A (ja) | 自己校正機能付フェーズロックループチャージポンプシステムおよび校正方法 | |
US7868808B2 (en) | Phase-locked loop circuitry using charge pumps with current mirror circuitry | |
US7276977B2 (en) | Circuits and methods for reducing static phase offset using commutating phase detectors | |
US5691669A (en) | Dual adjust current controlled phase locked loop | |
US11036253B1 (en) | Dynamic scaling of system clock signal in response to detection of supply voltage droop | |
US7492197B2 (en) | Charge pump circuit with regulated current output | |
US20070001723A1 (en) | Clock and data recovery circuit and method thereof | |
US20030076180A1 (en) | Method and apparatus for stable phase-locked looping | |
US6107889A (en) | Phase locked loop charge pump circuit | |
TWI419451B (zh) | 電荷幫浦電路 | |
US5465061A (en) | Low-consumption low-noise charge-pump circuit | |
US6526111B1 (en) | Method and apparatus for phase locked loop having reduced jitter and/or frequency biasing | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
US20060273835A1 (en) | Charge pump bias network | |
JP4065423B2 (ja) | チャージポンプ、クロック再生回路及びレシーバー | |
US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
US7236025B2 (en) | PLL circuit and program for same | |
WO2007084877A2 (en) | Phase-locked loop systems and methods | |
US7812650B2 (en) | Bias voltage generation circuit and clock synchronizing circuit | |
US7495485B2 (en) | Controllable current source for a phase locked loop | |
US20040124910A1 (en) | Automatic adjustment system for source current and sink current mismatch | |
KR20210049234A (ko) | 전하 펌프 회로 | |
KR100507522B1 (ko) | 전하 펌프 회로의 전류 검출을 이용한 주파수 합성기 | |
KR100425691B1 (ko) | 차지 펌프 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |