CN1606832B - 自校准锁相回路电荷泵系统及方法 - Google Patents

自校准锁相回路电荷泵系统及方法 Download PDF

Info

Publication number
CN1606832B
CN1606832B CN02825628XA CN02825628A CN1606832B CN 1606832 B CN1606832 B CN 1606832B CN 02825628X A CN02825628X A CN 02825628XA CN 02825628 A CN02825628 A CN 02825628A CN 1606832 B CN1606832 B CN 1606832B
Authority
CN
China
Prior art keywords
charge pump
pump circuit
current
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02825628XA
Other languages
English (en)
Other versions
CN1606832A (zh
Inventor
C·C·比盖因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1606832A publication Critical patent/CN1606832A/zh
Application granted granted Critical
Publication of CN1606832B publication Critical patent/CN1606832B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

揭示了一种电荷泵电路，它包括用于向电荷泵电路的输出提供正电流的正电流输出电路，用于向电荷泵电路的输出提供负电流的负电流输出电路，以及校准单元，该校准单元用于允许调节电荷泵电流以降低正和负电流之间的任何电流失配，并用于使任何电流失配被集成入锁相回路滤波器电容。

Description

自校准锁相回路电荷泵系统及方法
技术领域
本发明涉及频率合成器，尤其涉及用于锁相回路频率合成器中的电荷泵电路。
发明背景
频率合成器可以例如用于射频通信系统中。锁相回路(PLL)可以用于无数应用中，包括频率合成器，以及更多通信系统中的数据恢复和时钟恢复。
通常，具有电荷泵(类型II PLL)的PLL包括鉴相器、电荷泵电路、回路滤波器以及压控振荡器(VCO)。鉴相器检测输入参考信号和来自VCO的反馈信号之间的相位差。电荷泵电路响应于从鉴相器输出的误差信号生成例如固定值IUP的正电流源以便将电荷添加到回路滤波器，或者生成例如固定值IDOWN的负电流源以便从回路滤波器移除电荷。VCO使用回路滤波器上的控制电压来最小化PLL反馈信号和输入参考信号之间的频率差。
PLL频率合成器的性能将取决于电荷泵电路的性能。在某些应用中，电荷泵电路提供非常接近地匹配的上(IUP)和下(IDOWN)固定电流用于平衡是非常重要的。在PLL电荷泵电路中提供匹配电流的一种方法是提供分开的参考和复制反馈电路。例如，美国专利No.6107889揭示的用于频率合成器的电荷泵电路200，它包括产生流经晶体管208的偏置电流的参考电流回路202，和包括两个反馈回路的复制回路204，其中的两个反馈回路迫使输出晶体管230具有与晶体管228相同的偏置条件。电路200采用第二反馈复制回路204以及参考电流回路202以便在晶体管208上建立与输出晶体管214同样的偏置条件。特别是，如果部件匹配，则将良好地匹配电路200的电流源。但是，如果某些部件失配(例如，晶体管208和214失配或者晶体管228和230失配)，则在某些情况中电路200不能提供充分匹配的电流源。
因此，需要一种电荷泵电路，当电路的部件失配时，它能提供匹配的源电流。
还需要一种能高效且经济地生产的电荷泵电路。
发明概述
虽然现有技术的电荷泵电路能够如所需地向上或向下驱动输出电流或电压，但是部件的失配会引起上下驱动的电压或电流的失配，从而无法实现合适的充电。本发明涉及解决以上的技术问题。
本发明提供了一种电荷泵电路，它包括用于将正电流提供到电荷泵电路输出的正电流输出电路；用于将负电流提供到电荷泵电流输出的负电流输出电路；以及校准单元，用于允许调节电荷泵电路以降低正和负电流之间的任何电流失配并使任何电流失配被合并入锁相回路滤波器电容中。
在一个实施例中，该电路包括参考电流电路和复制反馈电路。参考电流电路用于限定通过第一偏置晶体管的参考电流并具有与其相关的第一低输出阻抗。参考电流电路耦合到第一输出晶体管以便将负电流提供到电荷泵电路的输出。复制反馈电路在耦合节点处耦合到参考电流电路并用于复制耦合节点处的输出电压，从而在第二偏置晶体管中限定参考电流并具有第二低阻抗。复制反馈电路耦合到第二输出晶体管以便将正电流提供到电荷泵电路的输出。
本发明提供的电荷泵通过包括预充电装置，或复制反馈电路，或通过合并所述电荷泵电路的正负电流之间的电流差，从而进行调节以确保平衡泵上和泵下电流或电压。
附图概述
通过参考附图，可以进一步理解以下的描述，其中：
图1示出现有技术电荷泵电路的示意图；
图2示出根据本发明实施例的电荷泵电路的示意图；
图3示出图2电路的操作过程的流程图；以及
图4示出包含图2电荷泵电路的PLL频率合成器的部件之间功能性关系的示意图。
这些附图用于说明的目的。
具体实施方式
如图2所示，根据本发明实施例的电荷泵电路10包括参考部分12和复制部分14。参考部分12包括运算放大器16，其输出连接到n型MOSFET晶体管18的栅极。晶体管18的源极连接到节点20，它顺次经由电阻值R1的电阻22耦合到低电压电源VEE。在正常操作期间，当开关24处于第一位置时，节点20还经由开关24连接到运算放大器16的负输入。当开关24处于第二重新配置的位置时，运算放大器16的负输入耦合到参考电压VREF。晶体管18的漏极连接到节点26，它将电路10的参考部分12和复制部分14耦合在一起。当开关30处于第一晶体管耦合位置时，晶体管18的栅极还经由开关30耦合到输出n型MOSFET晶体管28的栅极。当开关30处于第二晶体管分离位置时，输出晶体管28的栅极耦合到VEE。输出晶体管28的源极通过电阻值为R2的电阻器32耦合到VEE。输出晶体管28的漏极耦合到电荷泵电路10的输出节点34。输出节点34提供用于回路滤波器的输出信号VLF。正常操作期间，当开关36处于第一位置时，运算放大器16的正输入耦合到参考电压VREF，而当开关36处于第二重新配置位置时，它耦合到输出节点34。在实施例中R1和R2的值可以是彼此相同的，或者可以同匹配的换算晶体管18和28来换算(scaled)。
电路10的复制部分14包括运算放大器38，正常操作期间当开关40处于第一位置时其负输入耦合到输出节点34。当开关40处于第二重新配置位置时，运算放大器38的负输入耦合到参考电压VREF。正常操作期间，当开关42处于第一位置时，运算放大器38的正输入耦合到节点26，而当开关42处于第二重新配置位置时，它耦合到输出节点34。运算放大器38的输出连接到p型MOSFET晶体管44的栅极。晶体管44的源极连接到高电压电源VCC，且晶体管44的漏极连接到节点26。当开关48处于第一晶体管耦合位置时，晶体管44的栅极还经由开关48耦合到输出p型MOSFET晶体管46的栅极。当开关48处于第二晶体管分离位置时，输出晶体管46的栅极耦合到VCC。输出晶体管46的源极连接到VCC，且输出晶体管46的漏极连接到输出节点34。
开关24，36，40和42例如可以是最小尺寸的MOSFET开关。在其它实施例中，可以用其它技术实现开关，诸如双极工艺。虽然所说明的实施例包括n型和p型MOSFET晶体管，但本技术领域内熟练的技术人员可以理解，场效应晶体管可以用来代替MOSFET晶体管。
在正常操作期间，开关24处于第一位置并将运算放大器16的负输入连接到节点20，开关36处于第一位置并将运算放大器16的正输入连接到基准电压VREF，开关40处于第一位置并将运算放大器38的负输入连接到VLF，且开关42处于第一位置并将运算放大器38的正输入连接到节点26。电路运作从而建立用作可以被切换到输出VLF的基波电流(fundamental current)的偏置电流，以便将电流增加到VLF(泵上模式)、将电流减小到VLF(泵下模式)或者处于分离模式，在分离模式中输出晶体管238和46被分离以产生高阻抗。
特别是，类似于美国专利No.6107889中描述的系统(其内容合并在此作为参考)，当开关30处于第二晶体管分离位置并将晶体管28的栅极连接到VEE，以及开关48处于第一晶体管耦合位置并将晶体管44的栅极连接到晶体管46的栅极时，建立泵上(pump-up)模式。当开关30处于第一晶体管耦合位置并将晶体管18的栅极连接到晶体管28的栅极，以及开关48处于第二晶体管分离位置并将晶体管46的栅极连接到VCC时，建立泵下(pump-down)模式。当开关30和48处于第二晶体管分离位置并将晶体管28的栅极连接到VEE且将晶体管46的栅极连接到VCC时，建立分离模式。
晶体管28和46是电路10的输出装置。晶体管18和44形成参考电流回路，在该回路中通过运算放大器38的负反馈作用使得节点26处的电压被强制成回路滤波器的电压。由于漏极被设定为VLF，运算放大器16通过改变晶体管18的栅极电压形成晶体管18中参考回路的基波电流为VREF/R1，并补偿输出阻抗的效果。当回路滤波器电压改变时，运算放大器16改变该栅极电压以保持基波电流，它还被反射入晶体管44。
如图3所示，在请求校准例程时，诸如系统启动时，开始根据本发明实施例的校准锁相回路的过程(步骤300)。随后，通过改变开关24，36，40和42来重新配置电路10(步骤310)。特别是，这些开关被设定为重新配置位置，在该位置处开关24将运算放大器16的负输入连接到VREF，开关36将运算放大器16的正输入连接到VLF，开关40将运算放大器38的负输入连接到VREF，而开关42将运算放大器38的正输入连接到VLF。
在重新配置状态中，电荷泵现在用作完全对称和有效的稳压器。回路滤波器电容器上的电压变成电压VREF。开关24，36，40和42随后被切换回到它们正常的各第一位置。
随后，系统进行合并(integration)以感应任何上/下电流失配。这是通过同时激活上电流和下电流实现的。随后，任何引起的失配电流(非零求和值)都被合并入PLL回路滤波器电容中。该过程提供了对电荷泵和回路滤波器的组合实现了校准而非仅对电荷泵。
在预定时间(例如，200微秒)后，系统将回路滤波器电压与VREF电压进行比较(步骤330)。响应于该比较，稍许调整电流源(步骤340)。重复以上步骤(310～340)直到失配电流和的极性改变，表明已通过0(步骤350)。一旦失配经过0，则校准系统终止(步骤360)。
如图4所示，本发明实施例的电荷泵电路10可以用于锁相回路频率合成器100中。特别是，频率合成器包括接收参考时钟信号112和反馈信号114的鉴相器110。鉴相器的输出提供上和下指示器信号，它们与数字状态机122的OR门禁用信号120一起分别耦合到逻辑或(OR)门116和118。OR门116和118的输出连接到电荷泵电路10，且数字状态机122的重新配置输出信号124也耦合到电荷泵电路10。
参考电压信号VREF连接到比较器126以及电荷泵电路10。电荷泵10的输出连接到回路滤波器128和比较器126。回路滤波器128的输出连接到压控振荡器130，其输出提供频率合成器100的输出信号。在可选地首先通过分配器132后，该频率合成器的输出信号还被反馈到鉴相器110作为反馈信号114。
在正常操作期间，鉴相器110用来检测参考时钟信号112和反馈信号114之间的差。响应于该相位差，鉴相器被设置成泵上状态、泵下状态或高阻抗状态中的一种。如果发现参考时钟信号112的相位大于反馈信号114的相位，则建立泵上状态。在这种情况中，鉴相器110产生一上电流信号，它被发送到OR门116。OR门116的输出通过允许正源电流到电荷泵电路的输出来控制电荷泵电路。如果发现参考时钟信号112的相位小于反馈信号114的相位，则建立泵下状态。在这种情况中，鉴相器110产生下电流信号，它被发送到OR门118。OR门118的输出通过允许负源电流到电荷泵电流的输出来控制电荷泵电路。如果参考时钟信号和反馈信号114具有相同相位(锁相状况)，则建立高阻抗状态。在这种情况中，不产生正或负的源电流，且电荷泵电路10被配置成在电荷泵电路10的输出上呈现高阻抗。回路滤波器128用于保持用于输入到压控振荡器130的电压。因此，在正常操作期间，合成器用于调节压控振荡器直到检测到参考信号和输出信号同相，合成器处于锁相状况。
在校准期间，数字状态机122产生重新配置信号124，它使得电荷泵电路10的开关24，36，40和42如上所述分别切换到它们的重新配置位置。随后，通过将数字状态机122的OR门禁用信号120设定为高电平(非零值)来阻断经过OR门116和118的信号通道。回路滤波器上的电压随后变成电压VREF，如以上参考图3的步骤310所描述的。接着，开关24，36，40和42被复位到它们的正常位置，且系统执行合并操作，如以上参考图3的步骤320所讨论的。在合并步骤后，比较器126将来自电荷泵电路10的输出信号和参考电压信号VREF进行比较，以便确定是否存在失配，如以上参考图3的步骤330所讨论的。如果存在失配，则系统使得电荷泵电路10被稍许调整，如以上参考图3的步骤340所讨论的。在各种实施例中，可以通过增加或减少图2中电阻器22的值来调节电荷泵电路。上述循环重复直到失配被降低到0，如以上参考图3的步骤350所讨论的。随后，系统继续正常操作且OR门禁用信号被复位到关闭非阻断状态(例如，0伏)。
因此，上述系统允许锁相回路频率合成器从正常操作中止并被校准以便调节上/下电流中的任何失配，这些失配是由于电路部件的固有特征而存在的，诸如晶体管18和28之间、晶体管44和46之间、电阻22和32之间以及每一个放大器16和28的输入之间的任何失配。通过利用现有元件，诸如回路滤波器(用于误差合并)和电荷泵(用于回路滤波器预充电)，上述校准系统涉及超出锁相回路本身的成本，但次成本增加可予以忽略。同样，上述校准系统无需精确的模拟电路。此外，上述校准系统不会引起不需要的噪声风险增加，诸如由于在电荷泵输出和回路滤波器之间添加开关所导致的。
本技术领域内熟练的技术人员将理解，可以对以上揭示的实施例进行大量修改和变化而不背离本发明的精神和范围。

Claims (18)

1.一种电荷泵电路，其特征在于，包括：
正电流输出电路，它用于向电荷泵电路的输出提供正电流；
负电流输出电路，它用于向电荷泵电路的输出提供负电流；以及
校准装置，用于容许对电荷泵电路进行调节以降低正和负电流之间的任何电流失配，并用于使任何电流失配被合并入锁相回路滤波器电容，其中所述校准装置包括预充电装置，它用于使所述电荷泵的输出电压等于参考电压。
2.如权利要求1所述的电荷泵电路，其特征在于，所述校准装置包括比较器装置，它用于比较回路滤波器电压和参考电压。
3.如权利要求1所述的电荷泵电路，其特征在于，所述校准装置包括迭代减流装置，用于通过测量电流失配、调节电路并随后重新测量电流失配来将电流失配减少到基本等于0的值。
4.如权利要求1所述的电荷泵电路，其特征在于，所述电荷泵电路用于包括锁相回路输出的锁相回路频率合成器中，且当在电路的操作期间无需所述锁相回路输出时采用所述校准装置。
5.一种电荷泵电路，其特征在于，包括：
参考电流电路，用于限定流过第一偏置晶体管的参考电流并具有与其关联的第一低输出阻抗，所述参考电流电路耦合到第一输出晶体管以便将负电流提供到电荷泵电路的输出；
复制反馈电路，它在耦合节点处与所述参考电流电路耦合，并用于复制所述耦合节点处的所述输出电压，从而在第二偏置晶体管中限定所述参考电流，并具有第二低阻抗，所述复制反馈电路耦合到第二输出晶体管以便将正电流提供到电荷泵电路的输出；以及
校准装置，它用于容许对电荷泵电路进行调节以降低正和负电流之间的任何失配，其中所述校准装置包括预充电装置，它用于使所述电荷泵的输出电压等于参考电压。
6.如权利要求5所述的电荷泵电路，其特征在于，所述校准装置包括集成装置，它用于使电流失配被合并入锁相回路滤波器电容。
7.如权利要求5所述的电荷泵电路，其特征在于，所述校准装置包括比较器装置，它用于比较回路滤波电压和参考电压。
8.如权利要求5所述的电荷泵电路，其特征在于，所述校准装置包括迭代减流装置，它用于通过测量电流失配、调节电路并随后重新测量电流失配以便将电流失配减少到基本等于0的值。
9.如权利要求5所述的电荷泵电路，其特征在于，所述电荷泵电路用于包括锁相回路输出的锁相回路频率合成器中，且当电路操作期间无需所述锁相回路输出时采用所述校准装置。
10.一种电荷泵电路，其特征在于，包括：
参考电流电路，它包括具有正输入端口和负输入端口的第一运算放大器，所述参考电流电路用于限定流过第一偏置晶体管的参考电流并具有与其有关的第一低输出阻抗，它耦合到第一输出晶体管以便将负电流输出到电荷泵电路的输出；
复制反馈电路，它包括具有正输入端口和负输入端口的第二运算放大器，所述复制反馈电路在耦合节点处耦合到所述参考电流电路并用于复制所述耦合节点处的输出电压，从而在第二偏置晶体管中限定所述参考电流并具有第二低阻抗，它耦合到第二输出晶体管以便将正电流提供到电荷泵电路的输出；以及
重新配置装置，用于容许电荷泵电路被重新配置以便将第一和第二运算放大器的正输入端口耦合到电荷泵电路的输出电压，并将第一和第二运算放大器的负输入端口耦合到参考电压。
11.如权利要求10所述的电荷泵电路，其特征在于，所述电荷泵电路进一步包括校准装置，用于允许电荷泵电路被调整以将流到电荷泵电路输出的正和负电流之间的任何差降低到基本等于0。
12.如权利要求10所述的电荷泵电路，其特征在于，所述重新配置装置包括多个开关，它们用于控制第一和第二运算放大器的正和负输入信号。
13.如权利要求10所述的电荷泵电路，其特征在于，所述电荷泵电路还包括集成装置，用于将电流差集成入锁相回路滤波器电容。
14.如权利要求11所述的电荷泵电路，其特征在于，所述电荷泵电路用于包括锁相回路输出的锁相频率合成器中，且当电路操作期间无需所述锁相回路输出时采用所述校准装置。
15.一种校准锁相回路中电荷泵电路的方法，其特征在于，所述方法包括以下步骤：
调节电荷泵电路以使得PLL回路滤波器电容器上的电压等于参考电压；
将所述电荷泵电路的正负电流之间的电流差合并入锁相回路滤波器电容；以及
比较PLL回路滤波器电压与参考电压。
16.如权利要求15所述的方法，其特征在于，所述方法进一步包括调节电荷泵电路以降低所述电荷泵电路的电流差的步骤。
17.如权利要求16所述的方法，其特征在于，所述方法进一步包括重复重新配置、合并、比较和调节的步骤直到电流差基本接近于0的步骤。
18.如权利要求15所述的校准电荷泵电流的方法，其特征在于，当电路操作期间无需所述锁相回路输出时，采用所述方法。
CN02825628XA 2001-12-20 2002-12-18 自校准锁相回路电荷泵系统及方法 Expired - Lifetime CN1606832B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US34242701P 2001-12-20 2001-12-20
US60/342,427 2001-12-20
US10/131,863 2002-04-25
US10/131,863 US7009432B2 (en) 2001-12-20 2002-04-25 Self-calibrating phase locked loop charge pump system and method
PCT/US2002/040818 WO2003055075A2 (en) 2001-12-20 2002-12-18 Self-calibrating phase locked loop charge pump system & method

Publications (2)

Publication Number Publication Date
CN1606832A CN1606832A (zh) 2005-04-13
CN1606832B true CN1606832B (zh) 2010-12-08

Family

ID=26829867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02825628XA Expired - Lifetime CN1606832B (zh) 2001-12-20 2002-12-18 自校准锁相回路电荷泵系统及方法

Country Status (5)

Country Link
US (1) US7009432B2 (zh)
EP (1) EP1456952A2 (zh)
JP (1) JP2005514812A (zh)
CN (1) CN1606832B (zh)
WO (1) WO2003055075A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174144B2 (en) * 2002-09-13 2007-02-06 Broadcom Corporation Calibration of a phase locked loop
US7092689B1 (en) * 2003-09-11 2006-08-15 Xilinx Inc. Charge pump having sampling point adjustment
GB2410387B (en) * 2004-01-23 2006-06-21 Zarlink Semiconductor Ab PLL phase/frequency detector with fully differential output charge pump
US7126389B1 (en) * 2004-01-27 2006-10-24 Integrated Device Technology, Inc. Method and apparatus for an output buffer with dynamic impedance control
US7173494B2 (en) * 2005-01-20 2007-02-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system
JP4686551B2 (ja) * 2006-01-26 2011-05-25 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド 電圧制御発振器のためのフィードバックシステム内のオフセット補正
US7511580B2 (en) * 2007-03-25 2009-03-31 Smartech Worldwide Limited Charge pump circuit with dynamic current biasing for phase locked loop
US7701271B1 (en) 2007-09-24 2010-04-20 Ozmo, Inc. High linearity charge pump method and apparatus
JP2010103707A (ja) * 2008-10-22 2010-05-06 Canon Inc チャージポンプ回路、及びクロック生成器
JP5447293B2 (ja) * 2010-08-20 2014-03-19 富士通株式会社 基準電流生成回路、及びこれを含む情報処理装置
CN101951262B (zh) * 2010-09-03 2013-09-18 英特格灵芯片(天津)有限公司 Dac校准电路及校准方法
US9024677B2 (en) 2012-06-27 2015-05-05 Qualcomm Incorporated Method and apparatus for drain switching with replication loop for fast LED turn on time
CN103684427A (zh) * 2012-09-05 2014-03-26 瑞昱半导体股份有限公司 锁相回路
CN103929174B (zh) * 2013-01-15 2017-09-29 中芯国际集成电路制造(上海)有限公司 一种锁相环电路
CN103200734B (zh) * 2013-02-20 2015-09-02 英飞特电子（杭州）股份有限公司 一种降低电流源输出电流纹波的方法及电路
CN103280967B (zh) * 2013-05-29 2016-11-16 成都芯源系统有限公司 一种电荷泵及其使其负输出电压跟随正输出电压的方法
US8860481B1 (en) 2013-05-30 2014-10-14 Gigoptix, Inc. Reducing charge imbalance in a charge pump of a phase locked loop (PLL) through maintaining an output node thereof at a same voltage as a bypass node thereof
US9897084B2 (en) 2013-07-25 2018-02-20 Fluid Handling Llc Sensorless adaptive pump control with self-calibration apparatus for hydronic pumping system
CN104811189A (zh) * 2015-05-14 2015-07-29 东南大学 一种电荷泵锁相环中的电荷泵电路
JP2017054253A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 電圧レギュレータ回路
US9991896B2 (en) 2016-08-09 2018-06-05 Synopsys, Inc. Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction
CN107565961B (zh) * 2017-08-28 2020-10-30 天津大学 用于延迟锁相环的单端负反馈电荷泵
CN108092661B (zh) * 2018-01-15 2021-05-28 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
CN115940939A (zh) * 2023-01-10 2023-04-07 广州润芯信息技术有限公司 一种电荷泵的电流失配校准方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561526A2 (en) * 1992-03-17 1993-09-22 National Semiconductor Corporation Phase-locked loop with automatic phase offset calibration
EP0986178A2 (en) * 1998-07-17 2000-03-15 Nortel Networks Corporation Frequency synthesizer
US6107889A (en) * 1997-11-07 2000-08-22 Analog Devices, Inc. Phase locked loop charge pump circuit
US6172571B1 (en) * 1998-07-28 2001-01-09 Cypress Semiconductor Corp. Method for reducing static phase offset in a PLL

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8329511D0 (en) 1983-11-04 1983-12-07 Inmos Ltd Timing apparatus
US4814726A (en) 1987-08-17 1989-03-21 National Semiconductor Corporation Digital phase comparator/charge pump with zero deadband and minimum offset
DE69129946T2 (de) * 1990-05-21 1999-04-15 Nec Corp., Tokio/Tokyo Phasenregelkreisschaltung
US5184028A (en) 1992-06-15 1993-02-02 Motorola, Inc. Current compensating charge pump circuit
US5420545A (en) 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time
EP0647032A3 (en) * 1993-10-05 1995-07-26 Ibm Charge pump circuit with symmetrical current output for phase-controlled loop system.
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5473283A (en) 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
EP0778510B1 (en) 1995-12-06 1999-11-03 International Business Machines Corporation Highly symmetrical bi-directional current sources
US5576647A (en) 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
US5731723A (en) * 1995-12-11 1998-03-24 Texas Instruments, Incorporated Half symbol delay calibration for phase window centering
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US5955928A (en) * 1996-12-26 1999-09-21 Micro Magic, Inc. Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
JP4018221B2 (ja) * 1998-02-06 2007-12-05 富士通株式会社 チャージポンプ回路、ｐｌｌ回路、及び、ｐｌｌ周波数シンセサイザ
US6118346A (en) * 1998-05-20 2000-09-12 National Semiconductor Corp. Dynamic matching of up and down currents in charge pumps to reduce spurious tones
KR100555471B1 (ko) * 1998-07-29 2006-03-03 삼성전자주식회사 적응적으로 전류 옵셋을 제어하는 전하 펌프
US6329872B1 (en) * 1998-08-14 2001-12-11 Nortel Networks Limited Charge pump circuit for a phase locked loop
US6181210B1 (en) 1998-09-21 2001-01-30 Broadcom Corporation Low offset and low glitch energy charge pump for PLL-based timing recovery systems
JP3254427B2 (ja) * 1998-10-09 2002-02-04 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｖｃｏ特性のキャリブレーション方法
US6445211B1 (en) * 2000-11-20 2002-09-03 Cypress Semiconductor Corporation Circuit technique for improved current matching in charge pump PLLS
US20020176188A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies N.A. Inc. Offset cancellation of charge pump based phase detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561526A2 (en) * 1992-03-17 1993-09-22 National Semiconductor Corporation Phase-locked loop with automatic phase offset calibration
US6107889A (en) * 1997-11-07 2000-08-22 Analog Devices, Inc. Phase locked loop charge pump circuit
EP0986178A2 (en) * 1998-07-17 2000-03-15 Nortel Networks Corporation Frequency synthesizer
US6172571B1 (en) * 1998-07-28 2001-01-09 Cypress Semiconductor Corp. Method for reducing static phase offset in a PLL

Also Published As

Publication number Publication date
WO2003055075A3 (en) 2003-11-27
WO2003055075A2 (en) 2003-07-03
JP2005514812A (ja) 2005-05-19
CN1606832A (zh) 2005-04-13
EP1456952A2 (en) 2004-09-15
US20030117189A1 (en) 2003-06-26
US7009432B2 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
CN1606832B (zh) 自校准锁相回路电荷泵系统及方法
US6181210B1 (en) Low offset and low glitch energy charge pump for PLL-based timing recovery systems
US6580329B2 (en) PLL bandwidth switching
US8339165B2 (en) Configurable digital-analog phase locked loop
EP1037366B1 (en) Charge pump circuit having switching circuits for reducing leakage currents
US7680232B2 (en) Method and apparatus for multi-mode clock data recovery
CN101882928B (zh) 锁相环
US7719329B1 (en) Phase-locked loop fast lock circuit and method
US20020089382A1 (en) Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
US20060125535A1 (en) Phase-locked loop circuitry using charge pumps with current mirror circuitry
JP2003069390A (ja) Ｐｌｌ回路
US6107889A (en) Phase locked loop charge pump circuit
EP1436897A1 (en) Dual loop phase lock loops using dual control voltage supply regulators
CN101414784A (zh) 电荷泵
CN101567687A (zh) 信号产生电路
US20030107420A1 (en) Differential charge pump
EP0945986B1 (en) Charge pump circuit for PLL
US7167037B2 (en) Charge pump bias network
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
US20060119404A1 (en) Phase locked loop circuit
CN101610028B (zh) 能抑制扰动的电荷泵
Anand et al. A 2.75 Gb/s CMOS clock recovery circuit with broad capture range
US6677789B1 (en) Rail-to-rail linear charge pump
US7242255B1 (en) Method and apparatus for minimizing phase error and jitter in a phase-locked loop
US20040252803A1 (en) Low-pass filter and phase locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080404

Address after: Hsinchu Taiwan Science Industry Park

Applicant after: MEDIATEK Inc.

Address before: Massachusetts, USA

Applicant before: ANALOG DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20101208

CX01 Expiry of patent term