CN101882928B - 锁相环 - Google Patents

锁相环 Download PDF

Info

Publication number
CN101882928B
CN101882928B CN2009102104945A CN200910210494A CN101882928B CN 101882928 B CN101882928 B CN 101882928B CN 2009102104945 A CN2009102104945 A CN 2009102104945A CN 200910210494 A CN200910210494 A CN 200910210494A CN 101882928 B CN101882928 B CN 101882928B
Authority
CN
China
Prior art keywords
frequency
frequency divider
error signal
phase
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102104945A
Other languages
English (en)
Other versions
CN101882928A (zh
Inventor
汪炳颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101882928A publication Critical patent/CN101882928A/zh
Application granted granted Critical
Publication of CN101882928B publication Critical patent/CN101882928B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环。其中锁相环包含整数部分，包含第一相位频率侦测器、第一电荷泵电路、可控振荡器和采样调整单元，其中，该第一相位频率侦测器提供误差信号，该第一电荷泵电路根据该误差信号产生控制信号，该可控振荡器根据该控制信号提供输出时钟，以及该采样调整单元减少根据该误差信号更新该控制信号的次数；以及分数部分，耦接在该可控振荡器和参考时钟之间，该分数部分运作在分数模式。本发明提供的锁相环在不大幅增加芯片面积的前提下提高了PLL的稳定性。

Description

锁相环
技术领域
本发明涉及时钟产生电路，特别涉及锁相环。
背景技术
许多不同类型的集成电路和非集成电路都采用了时钟产生电路，例如锁相环(PLL)。采用时钟产生电路的集成电路的一些例子包括图形(graphic)处理器、中央处理单元、微处理器、通信IC或其它适合采用时钟产生器的IC。为设计出具有所需特征(例如低相位噪声)的PLL，典型的环路滤波器要求大于10nF的电容值，以适应PLL的稳定性需求。但较大的电容需要较大的芯片面积。因此，需要在不大幅增加芯片面积的前提下提高PLL的稳定性。
发明内容
有鉴于此，本发明提供一种锁相环，其目的之一以解决提高PLL稳定性需要芯片面积过大的问题。
本发明提供一种锁相环，包含：一整数部分(integral part)，包含一第一相位频率侦测器、一第一电荷泵电路、一可控振荡器和一采样(sampling)调整单元，其中，该第一相位频率侦测器提供一误差信号，该第一电荷泵电路根据该误差信号产生一控制信号，该可控振荡器根据该控制信号提供一输出时钟，以及该采样调整单元降低输出该误差信号至该第一电荷泵电路的次数，使得根据该误差信号更新该控制信号的次数减少；以及一分数部分(proportional part)，耦接在该可控振荡器和一参考时钟之间，该分数部分运作在一分数模式，该分数部分根据该参考时钟以及该输出时钟的一第一反馈信号获得一误差信号，以及根据该误差信号输出一控制信号，该控制信号耦接到该可控振荡器。
本发明另提供一种锁相环，包含：一整数部分，包含一可控振荡器和一采样调整单元，其中，该可控振荡器根据一控制信号提供一输出时钟，以及，该采样调整单元减少该控制信号的更新频率；以及一分数部分，运作于一分数模式，该分数部分包含一第一相位频率侦测器、一第一电荷泵电路和一第一分频器，其中，该第一相位频率侦测器耦接于一参考时钟和一第一反馈时钟，该第一电荷泵电路耦接于该第一相位频率侦测器和该可控振荡器之间，且该第一电荷泵电路的输出连接到该可控振荡器，以及，该第一分频器以一第一分数分频因子对该输出时钟分频，以产生该第一反馈时钟。该整数部分进一步包含：第二分频器，对该输出时钟分频，并输出第二反馈时钟；第二相位频率侦测器，根据该第二反馈时钟和该参考时钟提供误差信号；以及第二电荷泵电路，根据该误差信号产生该控制信号。该采样调整单元降低输出该误差信号至该第二电荷泵电路的次数，使得根据该误差信号更新该控制信号的次数减少。
本发明又提供一种锁相环，包含：一分数部分，耦接在一可控振荡器和一参考时钟之间，运作在一分数模式，该分数部分根据该参考时钟和一第一反馈时钟产生一第一误差信号，以及根据该第一误差信号产生一控制信号，该控制信号耦接到该可控振荡器，以控制该可控振荡器；以及一整数部分，运作在一整数模式，该整数部分包含一第一分频器和一第二分频器，该第一分频器对该可控振荡器产生的一输出时钟分频，以产生一已分频输出时钟，该第二分频器对该参考时钟进行分频，以产生一已分频参考时钟，使得该整数部分根据该已分频参考时钟与该已分频输出时钟之间的一误差信号来控制该可控振荡器。该第一分频器和第二分频器通过降低输出该第二误差信号至该可控振荡器的次数，使得根据该第二误差信号更新该控制信号的次数减少。
本发明还提供一种锁相环，包含：一分数部分，耦接在一可控振荡器和一参考时钟之间，运作在一分数模式，该分数部分根据该参考时钟和第一反馈时钟产生一误差信号，以及根据该误差信号产生一控制信号，该控制信号耦接到该可控振荡器，以控制该可控振荡器；以及一整数部分，控制该可控振荡器，该整数部分包含一第一分频器、一AND逻辑单元和一判决(determination)单元，该第一分频器对该可控振荡器产生的一输出时钟分频，以产生一已分频输出时钟；该AND逻辑单元根据一使能信号，将一误差信号选择性输出至一电荷泵电路；以及，当该已分频输出时钟积累至一阈值时，该判决单元激活该使能信号，使得该AND逻辑单元输出该误差信号至该电荷泵电路。该第一分频器以及相位频率侦测器降低输出该误差信号的次数，使得根据该误差信号更新该控制信号的次数减少。
本发明提供的锁相环在不大幅增加芯片面积的前提下提高了PLL的稳定性。
附图说明
图1是根据本发明一个实施例的PLL 100A的示意图。
图2是根据本发明另一实施例的PLL 100B的示意图。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包括”和“包含”系为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此系包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
为提高PLL的稳定性，本发明的实施例通过降低可控振荡器控制信号的更新频率(update ratio)和/或更新次数，以提高PLL的等效电容值。图1是根据本发明一个实施例的PLL 100A的示意图。如图1所示，PLL 100A包含整数部分10A和分数部分20A，PLL 100A根据参考时钟SREF提供输出时钟SOUT。整数部分10A包含分频器11和分频器12、相位频率侦测器(Phase Frequency Detector，PFD)13、整数电荷泵电路14、环路滤波器15以及可控振荡器16，分数部分20A包含PFD 21、分数电荷泵电路22、分频器23以及三阶Sigma Delta调制器(SigmaDelta Modulator，SDM)24(此处以三阶SDM为例，但本发明并不以此为限)。在此实施例中，整数部分10A运作于整数模式，分数部分20A运作于分数模式。
分频器11对参考时钟SREF进行分频，以产生已分频输入时钟SD，分频器12对输出时钟SOUT进行分频，以产生已分频输出时钟S FBI(可称为第二反馈时钟)。PFD 13比较已分频输入时钟SD与来自分频器12的已分频输出时钟SFBI的相位差和/或频率差。基于上述相位差和/或频率差，PFD 13产生误差信号SE。举例而言，误差信号SE可包含上信号(up signal)和/或下信号(未示出)。上信号引起整数电荷泵电路14作为源头使大量电流流向环路滤波器15(例如提供更多的正电流脉冲)，下信号引起整数电荷泵电路14从环路滤波器15接收(sink)更多的电流(例如提供更多的负电流脉冲)。因此，整数电荷泵电路14产生的电流信号(即控制信号SCPI)或者作为源头使电流流向环路滤波器15，或者从环路滤波器15接收电流。环路滤波器15将来自整数电荷泵电路14的电流信号(即控制信号SCPI)转化为控制电压。接着，可控振荡器16将控制电压转化为输出时钟S OUT。举例而言，可控振荡器16可以是压控振荡器(VCO)或者流控振荡器(CCO)，但本发明并不以此为限。
分频器23受三阶SDM 24控制对输出时钟SOUT分频，以产生已分频输出时钟SFBP(可称为第一反馈时钟)。PFD 21比较参考时钟SREF与来自分频器23的已分频输出时钟SFBP的相位差和/或频率差。基于上述相位差和/或频率差，PFD
21产生误差信号SEP。类似的，误差信号SEP包含上信号和/或下信号(未示出)。上信号引起分数电荷泵电路22作为源头使大量电流流向环路滤波器15(例如提供更多的正电流脉冲)，下信号引起分数电荷泵电路22从环路滤波器15接收更多的电流(例如提供更多的负电流脉冲)。因此，分数电荷泵电路22产生的电流信号(即控制信号SCPP)或者作为源头使电流流向环路滤波器15，或者从环路滤波器15接收电流。该分数电荷泵电路22的输出连接到该可控振荡器。环路滤波器15将来自分数电荷泵电路22的电流信号(即控制信号SCPP)转化为控制电压。接着，可控振荡器16将该控制电压转化为输出时钟SOUT。
在此实施例中，分频器23和三阶SDM 24经由配置以分数分频因子(fractional divisor)N.f对输出时钟SOUT分频，分数分频因子N.f可以是10.1、10.2、10.3...或其它任意分数。例如，当分数分频因子N.f是10.1时，分频器23以10(即N)对输出时钟SOUT分频九次，接着以11(即N+1)对输出时钟SOUT分频一次，上述分频步骤重复进行。当分数分频因子N.f是10.2时，分频器23以10(即N)对输出时钟SOUT分频四次，接着以11(即N+1)对输出时钟SOUT分频一次，上述分频步骤重复进行。此外，分数分频因子也可以是10.5，此时分频器23以10(即N)、11(即N+1)两个除数轮流对输出时钟SOUT分频。由于参考时钟SREF的频率是10MHz，输出时钟SOUT的频率是101MHz，因此分数分频因子是10.1。在没有分频器11的情况下，由于参考时钟SREF和输出时钟SOUT的频率分别是10MHz、101MHz，因此要求以10.1对输出时钟SOUT分频。由此，在没有分频器11的PLL 100A中，PFD 13比较两个10MHz时钟(即参考时钟SREF和已分频输出时钟SFBI)的相位差和/或频率差，所以分频器12、PFD 13、整数电荷泵电路14、环路滤波器15和可控振荡器16所构成的回路传输函数可表示为
Figure GSB00000995900300051
其中，KP表示从PFD 21至分数电荷泵电路22的路径增益值，KZ表示从PFD 13至整数电荷泵电路14的路径增益值，s表示ω域，C表示环路滤波器15的等效电容值，N表示分频器12的分频因子，Kvco表示可控振荡器16的增益。
在根据本发明实施例的具有分频器11的PLL 100A中，分频器11作为采样调整单元，经由配置与分频器12配合，以减少根据误差信号SE更新控制信号SCPI的次数。例如，分频器11经由配置以整数分频因子Q对参考时钟SREF分频，分频器12经由配置以整数分频因子P对输出时钟SOUT分频，其中，
Figure GSB00000995900300052
可以等于分数分频因子N.f。因此，输出时钟SOUT的频率FOUT可表示为 F OUT = N . f × F REF = P Q × F REF , 其中FREF表示参考时钟SREF的频率。
因为参考时钟SREF的频率是10MHz，分数分频因子是10.1，输出时钟SOUT的频率是101MHz，所以P和Q可设计为整数，例如分别为101和10。在根据本发明实施例的PLL 100A(具有分频器11)中，由于对10MHz的参考时钟SREF以10分频，对101MHz的输出时钟SOUT以101分频，此时PFD 13是比较两个1MHz时钟(即已分频输入时钟SD和已分频输出时钟SFBI)的相位差和/或频率差，而非比较两个10MHz时钟。因此，与没有分频器11的PLL 100A相比，本发明实施例的PFD 13产生误差信号SE的次数减少至十分之一，也就是说，误差信号SE的采样降低到没有分频器11的PLL 100A的十分之一。因此，根据误差信号SE更新控制信号SCPI的次数减少到没有分频器11的PLL 100A的十分之一，也就是说，控制信号SCPI的更新频率降低至一成。于是，环路滤波器15的充电/放电周期增加至没有分频器11的PLL 100A的十倍。
因此，在PLL 100A中，分频器12、PFD 13、整数电荷泵电路14、环路滤波器15和可控振荡器16构成的回路传输函数可表示为 Hopen ( s ) = ( Kp + Kz Q × s × C ) × Kvco N × s · 比较前文提到的两个传输函数，本领域具有通常知识者可理解，PLL 100A中环路滤波器15的等效电容值是没有分频器11的PLL100A的Q倍，由于PLL系统的稳定性与其中环路滤波器的等效电容值成正比，因此PLL 100A的系统稳定性相应提高。
图2是根据本发明另一实施例的PLL 100B的示意图。如图2所示，PLL 100B与PLL 100A相似，差别仅在于PLL 100B配置包含判决单元32和AND逻辑单元33(图2中标示为AND)的采样调整单元，以减少误差信号SE从PFD 13”输出至整数电荷泵电路14”的频率，也就是减少根据误差信号SE更新控制信号SCPI的次数。分数部分20B的运作和结构与分数部分20A相似，为简洁起见在此省略。
分频器12”受一阶SDM 31(此处以一阶SDM为例，但本发明并不以此为限)控制对输出时钟SOUT分频，以产生已分频输出时钟SFBI(可称为第二反馈时钟)。在此实施例中，分频器12”受控以分数分频因子N.f对输出时钟SOUT分频，由于分频器12”与分频器23类似，可在同一组件中实现分频器23与分频器12”，以节约布局面积。PFD 13”比较参考时钟SREF与来自分频器12”的已分频输出时钟SFBI的相位差和/或频率差。基于上述相位差和/或频率差，PFD 13”产生误差信号SE。举例而言，误差信号SE可包含上信号和/或下信号(未示出)。上信号引起整数电荷泵电路14”作为源头使大量电流流向环路滤波器15”(例如提供更多的正电流脉冲)，下信号引起整数电荷泵电路14”从环路滤波器15”接收更多的电流(例如提供更多的负电流脉冲)。因此，整数电荷泵电路14”产生的电流信号(即控制信号SCPI)可作为源头使电流流向环路滤波器15”，或者从环路滤波器15”接收电流。环路滤波器15”将来自整数电荷泵电路14”的电流信号(即控制信号SCPI)转化为控制电压。接着，可控振荡器16”将控制电压转化为输出时钟SOUT。
一阶SDM 31积累在分频器12”对输出时钟SOUT分频时所产生的余数(即“.f”)，使分频器12”可根据所积累的余数对输出时钟SOUT以N或N+1选择性分频。例如，当所积累的余数未溢出(overflow)时，一阶SDM 31使分频器12”以N对输出时钟SOUT分频；当所积累的余数溢出时，一阶SDM 31使分频器12”以N+1对输出时钟SOUT分频；但本发明并不以此为限。判决单元32确定所积累的余数是否等于或大于一个预定阈值(thresho1d value)，若所积累的余数等于预定阈值，则判决单元32激活使能信号SEN。AND逻辑单元33包含两个输入端，分别从PFD 13”接收误差信号SE、从判决单元32接收使能信号SEN，当使能信号SEN激活时，AND逻辑单元33将已接收误差信号SE输出至整数电荷泵电路14”。因此，在一些实施例中，PLL 100B只有分数部分20B在处理参考时钟SREF，直到判决单元32确定所积累的余数等于或大于预定阈值时，整数部分10B才开始参与处理参考时钟SREF。
举例而言，假设参考时钟SREF和输出时钟SOUT的频率分别为10MHz和101MHz，分频器12”受控以10.1(即分数分频因子)对输出时钟SOUT分频。一阶SDM 31积累在分频器12”以10对输出时钟SOUT分频时所产生的余数(即“.f”)。当所积累的余数溢出时，一阶SDM 31使分频器12”以11对输出时钟SOUT分频，同时将所积累的余数复位为零。当确定所积累的余数为零时，判决单元32激活使能信号SEN，使得AND逻辑单元33将来自PFD 13”的误差信号SE输出至整数电荷泵电路14”。也就是说，仅当所积累的余数溢出时(即以11对输出时钟SOUT分频)，才将误差信号SE从PFD 13”输出至整数电荷泵电路14”。
在此实施例中，由于分数分频因子是10.1，分频器12”以10对输出时钟SOUT分频九次，接着以11对输出时钟SOUT分频一次，并重复上述分频步骤。于是，误差信号SE从PFD 13”输出至整数电荷泵电路14”的次数(或者频率)减少至没有采样调整单元(即判决单元32和AND逻辑单元33)的PLL 100B的十分之一。因此，根据误差信号SE更新控制信号SCPI的次数减少至没有采样调整单元的PLL 100B的十分之一，所以控制信号SCPI的更新频率也降至十分之一。由此，本领域具有通常知识者可理解，PLL 100B的等效电容值是没有采样调整单元的PLL 100B的10倍，由于PLL系统的稳定性与其中环路滤波器的等效电容值成正比，因此PLL 100B的系统稳定性相应提高。
在一些实施例中，分数分频因子可以是10.2，则分频器12”以10对输出时钟SOUT分频四次，接着以11对输出时钟SOUT分频一次，并重复上述分频步骤。由于仅当所积累的余数溢出时(即以11对输出时钟SOUT分频)，才将误差信号SE从PFD 13”输出至整数电荷泵电路14”，因此将误差信号SE从PFD 13”输出至整数电荷泵电路14”的次数减少至没有采样调整单元的PLL 100B的四分之一。于是，PLL 100B的等效电容值是没有采样调整单元的PLL 100B的等效电容值的四倍。另外，分数分频因子也可以是10.5，其中，分频器12”以10和11轮流对输出时钟SOUT分频。于是，将误差信号SE从PFD 13”输出至整数电荷泵电路14”的次数(或频率)减少至没有采样调整单元的PLL 100B的一半。因此，PLL100B的等效电容值是没有采样调整单元的PLL 100B的等效电容值的两倍。
因此，根据本发明实施例的PLL可以在不大幅增加芯片面积的前提下，增大PLL的等效电容值以提高PLL稳定性。
任何熟习此项技艺者，在不脱离本发明之精神和范围内，当可做些许的更动与润饰，因此本发明之保护范围当视所附之权利要求所界定者为准。

Claims (17)

1.一种锁相环，包含： 
整数部分，包含第一相位频率侦测器、第一电荷泵电路、可控振荡器和采样调整单元，其中，该第一相位频率侦测器提供误差信号，该第一电荷泵电路根据该误差信号产生控制信号，该可控振荡器根据该控制信号提供输出时钟，以及该采样调整单元降低输出该误差信号至该第一电荷泵电路的次数，使得根据该误差信号更新该控制信号的次数减少；以及 
分数部分，耦接在该可控振荡器和参考时钟之间，该分数部分运作在分数模式，该分数部分根据该参考时钟以及该输出时钟的一第一反馈信号获得一误差信号，以及根据该误差信号输出一控制信号，该控制信号耦接到该可控振荡器。 
2.如权利要求1所述的锁相环，其特征在于，该整数部分运作在整数模式。 
3.如权利要求1所述的锁相环，其特征在于，该整数部分进一步包含第一分频器，该第一分频器以P对该输出时钟分频，并将第一已分频输出时钟输出至该第一相位频率侦测器，以及，该采样调整单元包含第二分频器，该第二分频器以Q对该参考时钟分频，并将已分频输入时钟输出至该第一相位频率侦测器，其中，P和Q为整数。 
4.如权利要求3所述的锁相环，其特征在于，该分数部分包含第三分频器，该第三分频器以分数分频因子对该输出时钟分频，使该分数部分运作于该分数模式，其中，该分数分频因子等于
Figure FSB00000995900200011
5.如权利要求1所述的锁相环，其特征在于，该整数部分进一步包含第一分频器，该第一分频器以分数分频因子对该输出时钟分频，并将已分频输出时钟输出至该第一相位频率侦测器，以及，该采样调整单元包含： 
AND逻辑单元，具有耦接于该第一相位频率侦测器的输出端的第一输入端，以及耦接于使能信号的第二输入端；以及 
判决单元，当该已分频输出时钟的余数积累至一阈值时，激活该使能信号，使得该AND逻辑单元输出该误差信号至该第一电荷泵电路。 
6.如权利要求1所述的锁相环，其特征在于，该整数部分包含第一分频器， 该第一分频器受控于第一Sigma Delta调制器以第一分数分频因子对该输出时钟分频，以及，该分数部分包含第二分频器，该第二分频器受控于第二Sigma Delta调制器以第二分数分频因子对该输出时钟分频。 
7.如权利要求6所述的锁相环，其特征在于，该第一Sigma Delta调制器是N阶Sigma Delta调制器，该第二Sigma Delta调制器是M阶Sigma Delta调制器，且N＞M，其中N和M为整数。 
8.如权利要求1所述的锁相环，其特征在于，该可控振荡器包含压控振荡器或流控振荡器。 
9.一种锁相环，包含： 
整数部分，包含可控振荡器和采样调整单元，其中，该可控振荡器根据控制信号提供输出时钟，以及，该采样调整单元减少该控制信号的更新频率；以及 
分数部分，运作于分数模式，该分数部分包含第一相位频率侦测器、第一电荷泵电路和第一分频器，其中，该第一相位频率侦测器耦接于参考时钟和第一反馈时钟，该第一电荷泵电路耦接于该第一相位频率侦测器和该可控振荡器之间，且该第一电荷泵电路的输出连接到该可控振荡器，以及，该第一分频器以第一分数分频因子对该输出时钟分频，以产生该第一反馈时钟；
其中，该整数部分进一步包含： 
第二分频器，对该输出时钟分频，并输出第二反馈时钟； 
第二相位频率侦测器，根据该第二反馈时钟和该参考时钟提供误差信号；以及 
第二电荷泵电路，根据该误差信号产生该控制信号； 
该采样调整单元降低输出该误差信号至该第二电荷泵电路的次数，使得根据该误差信号更新该控制信号的次数减少。 
10.如权利要求9所述的锁相环，其特征在于，该采样调整单元包含第三分频器，该第三分频器以Q对该参考时钟分频并输出已分频输入时钟，且该第二分频器以P对该输出时钟分频，该第二相位频率侦测器根据该第二反馈时钟和该已分频输入时钟提供该误差信号；其中P和Q是整数。 
11.如权利要求10所述的锁相环，其特征在于，等于该第一分数分频因 子。 
12.如权利要求9所述的锁相环，其特征在于，该整数部分进一步包含： 
第三分频器，以第二分数分频因子对该输出时钟分频； 
其中，该采样调整单元包含AND逻辑单元和判决单元，该AND逻辑单元具有耦接于该第二相位频率侦测器的输出端的第一输入端，以及耦接于使能信号的第二输入端；以及，当来自该第三分频器的该第二反馈时钟的余数积累至阈值时，该判决单元激活该使能信号，使得该AND逻辑单元输出该误差信号至该第二电荷泵电路。 
13.如权利要求12所述的锁相环，其特征在于，该第一分频器受控于N阶Sigma Delta调制器，该第二分频器受控于M阶Sigma Delta调制器，且N＞M，其中N和M为整数。 
14.一种锁相环，包含： 
分数部分，耦接在一可控振荡器和一参考时钟之间，运作在分数模式，该分数部分根据该参考时钟和第一反馈时钟产生一第一误差信号，以及根据该第一误差信号产生一控制信号，该控制信号耦接到该可控振荡器，以控制该可控振荡器；以及 
整数部分，运作在整数模式，该整数部分包含第一分频器和第二分频器，该第一分频器对该可控振荡器产生的输出时钟分频，以产生已分频输出时钟，该第二分频器对该参考时钟进行分频，以产生已分频参考时钟，使得该整数部分根据该已分频参考时钟与该已分频输出时钟之间的第二误差信号来控制该可控振荡器；其中，该第一分频器和第二分频器通过降低输出该第二误差信号至该可控振荡器的次数，使得根据该第二误差信号更新该控制信号的次数减少。 
15.如权利要求14所述的锁相环，其特征在于，该分数部分包含第三分频器，以分数分频因子对该输出时钟分频，该第一分频器以P对该输出时钟分频，该第二分频器以Q对该参考时钟分频，且
Figure FSB00000995900200031
等于该第一分数分频因子。 
16.一种锁相环，包含： 
分数部分，耦接在一可控振荡器和一参考时钟之间，运作在分数模式，该分数部分根据该参考时钟和第一反馈时钟产生一误差信号，以及根据该误差信 号产生一控制信号，该控制信号耦接到该可控振荡器，以控制该可控振荡器；以及 
整数部分，控制该可控振荡器，该整数部分包含第一分频器、AND逻辑单元和判决单元，该第一分频器对该可控振荡器产生的输出时钟分频，以产生已分频输出时钟；该AND逻辑单元根据使能信号，将误差信号选择性输出至电荷泵电路；以及，当该已分频输出时钟积累至阈值时，该判决单元激活该使能信号，使得该AND逻辑单元输出该误差信号至该电荷泵电路；其中，该第一分频器以及相位频率侦测器降低输出该误差信号的次数，使得根据该误差信号更新该控制信号的次数减少。 
17.如权利要求16所述的锁相环，其特征在于，该第一分频器受控于M阶Sigma Delta调制器，以及，该分数部分包含第二分频器，该第二分频器受控于N阶Sigma Delta调制器，且N＞M，其中N和M为整数。 
CN2009102104945A 2009-05-08 2009-11-03 锁相环 Expired - Fee Related CN101882928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/437,633 2009-05-08
US12/437,633 US8063707B2 (en) 2009-05-08 2009-05-08 Phase locked loop

Publications (2)

Publication Number Publication Date
CN101882928A CN101882928A (zh) 2010-11-10
CN101882928B true CN101882928B (zh) 2013-06-19

Family

ID=43054844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102104945A Expired - Fee Related CN101882928B (zh) 2009-05-08 2009-11-03 锁相环

Country Status (3)

Country Link
US (1) US8063707B2 (zh)
CN (1) CN101882928B (zh)
TW (1) TWI399039B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407683B (zh) * 2010-03-03 2013-09-01 Univ Ishou Non - linear oscillator
JP5463246B2 (ja) * 2010-09-01 2014-04-09 株式会社日立製作所 位相同期回路、ｃｄｒ回路及び受信回路
JP5121905B2 (ja) * 2010-09-13 2013-01-16 株式会社東芝 位相同期回路および無線受信装置
KR101183626B1 (ko) * 2010-12-17 2012-09-17 에스케이하이닉스 주식회사 클럭 신호 생성 회로
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8570079B2 (en) * 2011-09-07 2013-10-29 International Business Machines Corporation Reducing phase locked loop phase lock time
US8687756B2 (en) * 2011-09-19 2014-04-01 Lsi Corporation CDR with digitally controlled lock to reference
US9692429B1 (en) 2012-11-15 2017-06-27 Gsi Technology, Inc. Systems and methods involving fast-acquisition lock features associated with phase locked loop circuitry
US8957711B2 (en) * 2013-04-29 2015-02-17 Microsemi Semiconductor Ulc Phase locked loop with precise phase and frequency slope limiter
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9344271B1 (en) * 2014-03-25 2016-05-17 Microsemi Storage Solutions (U.S.), Inc. Digital correction of spurious tones caused by a phase detector of a hybrid analog-digital delta-sigma modulator based fractional-N phase locked loop
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US10056911B2 (en) * 2015-12-21 2018-08-21 Texas Instruments Incorporated Continuous coarse-tuned phase locked loop
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
US9893916B2 (en) * 2016-07-01 2018-02-13 Texas Instruments Incorporated Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10725777B2 (en) 2016-12-06 2020-07-28 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10158364B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Realignment strength controller for solving loop conflict of realignment phase lock loop
US10523411B2 (en) * 2018-03-29 2019-12-31 Intel Corporation Programmable clock data recovery (CDR) system including multiple phase error control paths
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
TWI694679B (zh) * 2019-06-13 2020-05-21 瑞昱半導體股份有限公司 鎖相迴路電路
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
CN112118008B (zh) * 2019-06-20 2024-02-20 瑞昱半导体股份有限公司 锁相环电路
US11509315B2 (en) * 2020-10-19 2022-11-22 Mediatek Inc. Fractional-N phase-locked loop and sliced charge pump control method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483886B1 (en) * 1999-01-08 2002-11-19 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6946887B2 (en) * 2003-11-25 2005-09-20 International Business Machines Corporation Phase frequency detector with programmable minimum pulse width
EP1693967A1 (en) * 2003-12-10 2006-08-23 Matsushita Electric Industrial Co., Ltd. Delta-sigma type fraction division pll synthesizer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993045A (ja) * 1995-09-27 1997-04-04 Ando Electric Co Ltd 位相周波数検出回路
US6710670B2 (en) * 2001-01-26 2004-03-23 True Circuits, Inc. Self-biasing phase-locking loop system
US6614316B2 (en) * 2001-04-05 2003-09-02 International Business Machines Corporation Fractional integration and proportional multiplier control to achieve desired loop dynamics
US6690240B2 (en) * 2002-01-10 2004-02-10 Cirrus Logic, Inc. Low-jitter loop filter for a phase-locked loop system
US7277518B2 (en) * 2003-11-20 2007-10-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-jitter charge-pump phase-locked loop
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
JP4827764B2 (ja) * 2007-02-20 2011-11-30 富士通セミコンダクター株式会社 分数分周ｐｌｌ装置、およびその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483886B1 (en) * 1999-01-08 2002-11-19 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6946887B2 (en) * 2003-11-25 2005-09-20 International Business Machines Corporation Phase frequency detector with programmable minimum pulse width
EP1693967A1 (en) * 2003-12-10 2006-08-23 Matsushita Electric Industrial Co., Ltd. Delta-sigma type fraction division pll synthesizer

Also Published As

Publication number Publication date
US20100283549A1 (en) 2010-11-11
US8063707B2 (en) 2011-11-22
CN101882928A (zh) 2010-11-10
TWI399039B (zh) 2013-06-11
TW201041314A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
CN101882928B (zh) 锁相环
US6219397B1 (en) Low phase noise CMOS fractional-N frequency synthesizer for wireless communications
US10623008B2 (en) Reconfigurable fractional-N frequency generation for a phase-locked loop
US20130285722A1 (en) Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US20080101521A1 (en) Clock and data recovery circuit
CN102684685B (zh) 锁相回路及其方法
US8446139B2 (en) Current source, electronic apparatus, and integrated circuit
JPH07202690A (ja) クロック信号発生回路
US20110051779A1 (en) Spread spectrum clock generating circuit
CN1943113B (zh) 开关电容滤波器和反馈系统
JP4216075B2 (ja) フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ）
US5463352A (en) Supply voltage tolerant phase-locked loop circuit
KR101358289B1 (ko) 전력을 보존하기 위한 위상동기루프의 3-상태화
CN205356307U (zh) 一种短波接收机的频率合成器
Sheng et al. An all-digital phase-locked loop with high-resolution for SoC applications
EP1096687B1 (en) Frequency synthesizer device and mobile radio device using the same
Kasilingam et al. Design of a high‐performance advanced phase locked loop with high stability external loop filter
CN104956591A (zh) 锁相回路和用于操作该锁相回路的方法
CN2901700Y (zh) 一种低温漂晶振时钟电路
US20050275473A1 (en) PLL architecture
CN201708787U (zh) 一种工艺波动自适应锁相环频率综合器
CN107425849A (zh) 一种可锁相恒定频率的多相操作电路
US7277519B2 (en) Frequency and phase correction in a phase-locked loop (PLL)
EP1255355B1 (en) System and method for time dithering a digitally-controlled oscillator tuning input
JP2000165234A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20191103