CN107425849A - 一种可锁相恒定频率的多相操作电路 - Google Patents
一种可锁相恒定频率的多相操作电路 Download PDFInfo
- Publication number
- CN107425849A CN107425849A CN201710540597.2A CN201710540597A CN107425849A CN 107425849 A CN107425849 A CN 107425849A CN 201710540597 A CN201710540597 A CN 201710540597A CN 107425849 A CN107425849 A CN 107425849A
- Authority
- CN
- China
- Prior art keywords
- phase
- circuit
- frequency
- output
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 230000000694 effects Effects 0.000 claims abstract description 4
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000007306 turnover Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000000108 ultra-filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提出一种可锁相恒定频率的多相操作电路，属于电源管理领域。包括：振荡器，锁相环，相位选择电路，相位差产生电路。振荡器产生芯片内部所需的时钟。锁相环实现了内部时钟对外部时钟的锁频锁相。相位选择器通过调整PHMODE引脚的高低电平来产生高低电平，进而通过一系列数字逻辑电路的作用分别通过三个输出引脚输出，三个引脚分别控制相位差产生电路中三路传输门的导通。相位差产生电路由前面的内部振荡器提供时钟，然后经过三个D触发器加与非门作用产生六分频，分别由三个输出引脚输出，然后三个输出分别由三个传输门控制输出到下一级芯片,最多可达到12相。这样在产生大电流的基础上显著减小输入和输出电容器中的纹波电流值。
Description
技术领域
本发明涉及电源管理领域，特别是涉及一种可锁相恒定频率的多相操作电路。
背景技术
随着便携式电子产品的普及，电源管理系统越来越重要，对于电源性能的要求也越来越高，多相大电流的开关电源应运而生。对于需要大电流的输出负载，可以把多个芯片级联起来，并使它们异相操作，以在不增加输入和输出电压纹波的情况下提供更大的输出电流。
多相电源能显著地减小输入和输出电容器中的纹波电流值。RMS输入纹波电流等于与采用的相位数量相除，而有效纹波频率则等于与所采用的相位数量相乘(假设输入电压高于所使用的相位数量与输出电压的乘机)。输出纹波幅度的减小与所采用的相位数之间的关系和输入纹波电流的情况是相同的。
单级设计的最坏情况RMS纹波电流在输入电压为输出电压的两倍时达到峰值。对于一个两级设计而言，最坏情况RMS纹波电流将产生幅度为输入电压的1/4和3/4的峰值输出。当计算RMS电流时，将产生较高的有效占空比，而且只要每一级中的电流是平衡的，则峰值电流值将被等分。对于一个两相转换器，输出电流峰值减半，而频率将倍增，输入电容降低到原来的1/4。采用更多的相位将在电容器方面实现极大的节省。
发明内容
本发明要解决的技术问题是提供一种多相操作电路，能够满足提供高输出电流的基础上减小电流纹波的功能。
一种可锁相恒定频率的多相操作电路特征包括以下模块：振荡器，锁相环，相位选择电路，相位差产生电路。对于多相操作电路，第一片的频率为内部振荡器产生，产生的频率输出到第二片，经锁相环锁相后，第二片与第一片频率相位都相同，这时第二片内的相位选择电路工作，产生相位差，使得第二片的内部震荡频率与第一片相同，但相位不同，从而达到异相操作的目的，以此类推，最多可达到十二相操作。原理图如图1所示。因为要保证异相操作，所以所有芯片的频率要相同，但相位各不相同。本电路可以实现180度，120度，90度的相位差，依次对应于两相，3相，4相操作，总共可以级联12相。
由于每个芯片的输出电流为7A，级联12相的话总的输出电流可以达到84A，满足了用户对大电流的要求。
因此本发明具有如下特点：(1)可产生最高可达84A的大电流，满足用户需求。(2)由于采用了异相操作模式，可以使得在获得大电流的同时，并未增加输入和输出电压纹波。(3)相位可选择电路利用反相器和D触发器的延迟，巧妙实现了相位差，简化了电路。
附图说明
图1为振荡器电路
图2为多相操作电路模型
图3为分频电路
图4为锁相环电路
图5为相位选择电路
图6为相位差产生电路
具体实施方式
为使本发明的上述特征和优点更加清晰，下面结合附图对本发明的具体实施方式做详细的说明。
图1为振荡器电路，振荡器为电流控制振荡器(ICO)由
I×t＝C×V(1)
可知在电容和翻转电压不变的情况下可以通过改变电流I的大小来改变振荡周期即振荡频率。振荡器通过电流I2充电，电流I1放电，充放电电容为C1，电流I1和I2都为电流基准镜像过来的电流，大小相等，通过电流对电容的充放电作用产生9MHz的振荡频率。
图2为多相操作电路模型，包括两相操作电路，3相操作电路，4相操作电路，6相操作电路，12相操作电路，本文重点介绍两相操作，其余同理。
图3为分频电路，本电路通过级联D触发器并通过与非门与反相器等逻辑电路的作用产生分频，三个D触发器的输出都为前面电路的6分频，即此时的频率为1.5MHz,。
图4为锁相环电路，锁相环包括鉴频鉴相器、电荷泵、环路滤波器组成以及前面的振荡器组成。相位检波器为边缘敏感数字型，它在外部时钟和内部振荡器之间提供了0度相移，该相位检波器输出是一对互补电流源，用于对后面的电荷泵进行充放电。如果外部频率高于内部振荡器频率，则连续提供电流，从而将上拉PLLLPF引脚电压。当外部频率低于内部振荡器频率时，将连续吸收电流，从而下拉PLLLPF引脚电压。如果外部频率与内部频率相同但存在相位差，电流源在一个与相位差对应的时间里导通，对PLLLPF引脚上的电压进行调整，直到外部时钟与内部振荡器相位和频率相等为止。
电荷泵锁相环能检测输入与输出的跳变，检测相位差或频率差，故不管是频率不同还是相位不同，PFD都是通过比较两者的上升沿来工作的。外部时钟与内部时钟分别作为两个D触发器的输入，当外部时钟上升沿早于内部上升沿出现时，上面输出高电平，这时上面开关S1导通，给电荷泵充电，不断有电荷在C1上积累，使得LPF电压升高，从而使得内部振荡器VCO的频率升高，当下面上升沿也出现时，这时上下同时输出高电平，通过与门使得两个D触发器复位。当内部时钟上升沿早于外部时钟出现时，下面输出高电平，这时下面开关S2导通，电荷泵放电，C1上的电荷不断减少，使得LPF电压降低，从而使得内部振荡器VCO的频率下降，当上面的上升沿也出现时，这时上下同时输出高电平，通过与门使得两个D触发器复位。
因为这个锁相环包含了两个极点，不稳定，在增益交点频率下会发生震荡，为修改系统相位特性，在环路增益中引入一个零点，也就是在环路滤波电容处串连一个电阻R1。另外由于I1，I2之间的不匹配以及S1，S2的电荷注入和时钟馈通，都会引起LPF电压跳动,所导致的波纹严重干扰了VCO，从而损坏了相位，为缓解这个问题，引入电容C2以抑制电压的跳动，C2大约为C1的1/5到1/10。
图5为相位选择电路，通过调整PHMODE引脚电平的高低电平来控制相位差产生电路中的传输门导通与否。当PHMODE接高电平时，M1关断，M2导通，A,B都为高电平，这时通过数字逻辑X17_Q为高电平，其他为低电平；当PHMODE接低电平时，M1导通M2导通，A,B都为低电平，这时通过数字逻辑X15_Q为高电平，其他为低电平；当PHMODE浮置时，M1关断M2关断，A为高电平，B为低电平，这时通过数字逻辑X16_Q为高电平，其他为低电平。
图6为相位差产生电路,CK1为前面振荡器产生的时钟信号，频率为9MHz，经过三个D触发器和反相器与非门作用，实现6分频，X17_Q，X15_Q，X16_Q频率相同，但是存在相位差。X17_Q通过锁相环与外部时钟的振荡频率和相位相同，当PHMODE接高电平时对应控制X17_Q的传输门导通，X17_Q经过一个反相器输出到CLKOUT，进而传递给下一个芯片，这时候实现了相位差180度。当PHMODE接低电平时对应控制X15_Q的传输门导通，X15_Q与X17_Q相位差为120度，X15_Q直接传输到CLKOUT，所以此时两个芯片之间的相位差为120度。当PHMODE浮置时，对应X16_Q的传输门导通，X15_Q与X17_Q相位差为120度，X15_Q经过一个反相器后与X17_Q的相位差变为60度，然后作为触发器D4的输入，D4以CK1作为时钟触发信号，CK1与CK2反向，使得D4触发器的输入D与输出Q相位差为30度，所以最后CLKOUT与前面的时钟频率相差90度。所以当两相操作时，可以使PHMODE接高电平，这样两个芯片相位差为180度。当三相操作时，PHMODE接低电平，这样三个芯片之间相位差为120度。当四相操作时，PHMODE浮置，这样四个芯片之间相位差为90度。以此类推，这样可以使得每一个芯片与其他所有芯片的频率相同，但相位差都不相同，从而显著地减小了输入与输出电容器中的纹波电流值。
整体电路工作原理如下，在多相操作中，第一个芯片的内部时钟由内部振荡器产生，第二个芯片首先通过锁相环实现对前一级芯片的锁相锁频，然后再PHMODE引脚所接高低电平的作用下，产生与前一级有相位差的时钟信号，作为本芯片的内部时钟，同时传递给下一级芯片，以此类推，最终最多可以实现12相操作，实现大电流输出。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种可锁相恒定频率的多相操作电路，其特征在于包括：振荡器，锁相环，相位选择电路，相位差产生电路；利用相位差产生电路产生的相位差可以实现多相操作，在不增加输入和输出电压纹波的情况下提供更大的输出电流。
2.根据权利要求书1所述的多相操作电路，其特征在于：所述振荡器包括两个传输门，分别控制充电电路和放电电路的导通关断，当充电电路导通时，对电容C1进行充电，当电压达到翻转电压时，控制充电电路的传输门关断，放电电路的传输门导通，同时由于加速电容C2和C3的作用使得振荡器产生频率更加稳定，当放电到低于翻转电压时，输出变为低电平，这时充电电路导通，放电电路关断，循环产生根据电流变化的振荡频率，输出的频率变化的信号，作为芯片的时钟信号。
3.根据权利要求书1所述的多相操作电路，其特征在于：所述锁相环包括两个D触发器，输入引脚分别接外部时钟和内部振荡器产生的时钟，输出引脚分别接开关S1和S2，S1接高电平，S2接地电平，通过控制S1和S2的开关来对后面容进行充放电，从而控制后面的振荡器时钟的频率和相位与外部时钟相同。
4.根据权利要求书1所述的多相操作电路，其特征在于：所述相位选择电路包括两个电流镜电路,两个电路中间接PHMODE引脚，电流镜输出接反相器或非门的一系列逻辑，通过控制PHMODE引脚的电平来使得三个输出引脚产生高低电平。
5.根据权利要求书1所述的多相操作电路，其特征在于：所述相位产生电路包括三个D触发器，三个D触发器输出引脚接与非门然后作为D触发器的输入，从而使得三个D触发器产生相位差，三个传输门控制哪个D触发器的输出接到CLKOUT，其中下面两个D触发器的输出接反相器和触发器从而产生不同的相位差，实现多相操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710540597.2A CN107425849A (zh) | 2017-07-05 | 2017-07-05 | 一种可锁相恒定频率的多相操作电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710540597.2A CN107425849A (zh) | 2017-07-05 | 2017-07-05 | 一种可锁相恒定频率的多相操作电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107425849A true CN107425849A (zh) | 2017-12-01 |
Family
ID=60427478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710540597.2A Pending CN107425849A (zh) | 2017-07-05 | 2017-07-05 | 一种可锁相恒定频率的多相操作电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107425849A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020041967A1 (zh) * | 2018-08-28 | 2020-03-05 | 华为技术有限公司 | 锁相环电路以及应用锁相环电路的设备 |
| CN116738906A (zh) * | 2023-07-05 | 2023-09-12 | 芯华章智能科技(上海)有限公司 | 实现循环电路的方法、电路、装置和存储介质 |
-
2017
- 2017-07-05 CN CN201710540597.2A patent/CN107425849A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020041967A1 (zh) * | 2018-08-28 | 2020-03-05 | 华为技术有限公司 | 锁相环电路以及应用锁相环电路的设备 |
| CN116738906A (zh) * | 2023-07-05 | 2023-09-12 | 芯华章智能科技(上海)有限公司 | 实现循环电路的方法、电路、装置和存储介质 |
| CN116738906B (zh) * | 2023-07-05 | 2024-04-19 | 芯华章智能科技(上海)有限公司 | 实现循环电路的方法、电路、装置和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103297041B (zh) | 锁相环电路 | |
| CN101882928B (zh) | 锁相环 | |
| Chen et al. | A power-efficient wide-range phase-locked loop | |
| US10277209B2 (en) | Switched-capacitor DC-DC convertor and control method thereof | |
| US10425086B1 (en) | Divider-less phase locked loop | |
| JP2006295343A (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
| CN109639272A (zh) | 一种自适应宽带锁相环电路 | |
| CN102132493A (zh) | 低功率射频分频器 | |
| CN101877589A (zh) | 锁相环电路 | |
| CN103312319B (zh) | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 | |
| US7459964B2 (en) | Switched capacitor filter and feedback system | |
| US8812755B2 (en) | Heterogeneous high-speed serial interface system with phase-locked loop architecture and clock distribution system | |
| CN107425849A (zh) | 一种可锁相恒定频率的多相操作电路 | |
| CN203289407U (zh) | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 | |
| CN102130684B (zh) | 压控振荡器的保护电路 | |
| CN201708787U (zh) | 一种工艺波动自适应锁相环频率综合器 | |
| TWI385923B (zh) | 具有全除數範圍之除頻器結構 | |
| KR100806585B1 (ko) | 위상고정 주파수 합성회로 및 방법 | |
| US6853222B2 (en) | Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons | |
| CN104767523B (zh) | 电荷泵锁相环中的二阶开关低通滤波器及采用该二阶开关低通滤波器实现环路的锁定方法 | |
| CN104901692B (zh) | 具有保护电路的锁相环 | |
| JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
| JP2012142814A (ja) | Ｐｌｌ回路 | |
| JP3006540B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| CN106059573B (zh) | 减小电荷泵锁相环电路开关信号摆幅的电路和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171201 |