CN201708787U

CN201708787U - 一种工艺波动自适应锁相环频率综合器

Info

Publication number: CN201708787U
Application number: CN2010201470586U
Authority: CN
Inventors: 任铮; 胡少坚; 周伟; 曹永峰; 顾学强; 唐逸
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2010-03-31
Filing date: 2010-03-31
Publication date: 2011-01-12
Anticipated expiration: 2020-03-31

Abstract

本实用新型公开了一种工艺波动自适应锁相环频率综合器，包括：鉴频鉴相器；电荷泵，和所述鉴频鉴相器相连；环路滤波器，和所述电荷泵相连；压控振荡器，和所述环路滤波器相连；MOSFET工艺波动反馈电路，和所述压控振荡器相连；分频器，和所述压控振荡器、所述鉴频鉴相器分别相连。本实用新型通过一个MOSFET频率特性偏差检测器对实际流片的工艺波动进行实时感知；再通过一组由MOSFET频率特性偏差检测器给出的反馈信号所控制的多路开关电流反馈信号控制电路根据工艺波动状态对锁相环压控振荡器输出信号的频率范围进行自动调节，从而使整个频率综合器不受工艺波动影响，始终工作在最佳的振荡状态。

Description

一种工艺波动自适应锁相环频率综合器

技术领域

本实用新型涉及无线收发电路技术领域，特别是涉及一种工艺波动自适应锁相环频率综合器。

背景技术

随着集成电路制造工艺的不断发展，集成电路设计进入深亚微米时代，当器件尺寸越做越小时，一个CMOS工艺从开发到成熟定型总伴随着各种各样的性能波动，其原因是工艺上存在的偏差使得同样的器件性能存在波动。

一个CMOS工艺之所以会存在各种各样的性能波动，这是由于为了达到给定的目标，工艺参数(包括掺杂，掩模技术等)总在进行不断的调整。总的来说，一次工艺样片的性能参数服从正态分布，而多次样片的均值又在所谓的guard band(安全带)内波动。最终工艺会“收敛”在接近理想值或者说特征值，而收敛所需的时间各个工艺厂商都不相同，大约2至3年左右。期间的任何模型更新变动都是正常的。也就是说在集成电路仿真设计中，会遇到不同程度的器件模型与实际器件性能存在偏差，实际器件在不同晶圆的不同位置以及出货的不同批次也存在性能波动的情况。

举锁相环频率综合器为例，假如实际流片MOSFET存在的工艺波动引起的MOSFET频率特性之间存在的偏差较大，Fast状态的MOSFET与Slow状态的MOSFET之间频率特性相差25％的话，一个由多级反相器组成的Ring VCO振荡电路特征频率就有可能偏移25％.假如这个振荡电路的特征频率是1GHz，它的频率偏移就在250MHz.而整个锁相环频率综合器的频率范围也将偏移250MHz。这就很有可能导致整个芯片无法正常工作。由于工艺存在的波动，当锁相环综合器需要覆盖一定的频率范围时，就无法在各个工艺波动状态下都能够满足设计需求。传统的做法是设计多个不同频率范围的VCO，然后根据电路需求进行自动切换，图1为现有技术的锁相环频率综合器的结构示意图。

为了减小可能存在的较大工艺波动对集成电路设计及制造带来的影响，我们需要在集成电路设计中引入一些能够反馈当前工艺波动并对电路进行自动调节的工艺波动自适应技术。

实用新型内容

本实用新型所解决的技术问题在于提供一种能够根据MOSFET工艺波动状态对锁相环压控振荡器输出信号的频率范围进行自动调节，从而使整个频率综合器不受工艺波动影响的锁相环频率综合器。

为了实现所述目的，本实用新型提出一种工艺波动自适应锁相环频率综合器，包括：鉴频鉴相器；电荷泵，和所述鉴频鉴相器相连；环路滤波器，和所述电荷泵相连；压控振荡器，和所述环路滤波器相连；MOSFET工艺波动反馈电路，和所述压控振荡器相连；分频器，和所述压控振荡器、所述鉴频鉴相器分别相连。

可选的，所述的MOSFET工艺波动反馈电路包括：一个MOSFET频率特性偏差检测器和一组由检测器给出的反馈信号所控制的多路开关电流反馈信号控制电路。

可选的，所述的MOSFET频率特性偏差检测器，用以探测集成电路制造过程中由于半导体工艺引起的MOSFET频率特性的波动，包括：参考电荷电路；计数器电路；电压控制振荡器，所述电压控制振荡器的一端耦接于所述参考电荷电路，另一端耦接于所述计数器电路。

可选的，所述参考电荷电路包括：固定电阻，其一端接地；以及带隙电流源，耦接于所述固定电阻的另一端。

可选的，所述电压控制振荡器还包括：第一反相器，其包括第一P型MOS和第一N型MOS；第二反相器，其包括第二P型MOS和第二N型MOS；第三反相器，其包括第三P型MOS和第三N型MOS；第一电阻，其一端耦接于所述第一N型MOS的源极，另一端接地；第二电阻，其一端耦接于所述第一N型MOS的漏极，另一端接地；以及电容，与所述第二电阻并联在所述第一N型MOS的源极与地之间；其中，所述第一P型MOS的源极与所述第一N型MOS的漏极耦接于所述第二P型MOS与所述第二N型MOS的栅极，所述第二P型MOS的源极与所述第二N型MOS的漏极耦接于所述第三P型MOS与所述第三N型MOS的栅极，所述第三P型MOS的源极与所述第三N型MOS的漏极耦接于所述第一P型MOS的栅极。

可选的，所述控制电压信号通过所述第一N型MOS的栅极输入，所述输出电压信号通过所述第一N型MOS的漏极输出。

可选的，所述的多路开关电流反馈电路包括：工艺波动检测读数译码电路和压控振荡器电流控制电路。

由于采用了所述技术方案，与现有技术相比，本实用新型一种工艺波动自适应锁相环频率综合器具有以下优点：本实用新型提供的一种锁相环频率综合器，采用个MOSFET频率特性偏差检测器和一组由检测器给出的反馈信号所控制的多路开关电流反馈信号控制电路组成的MOSFET工艺波动反馈电路，根据MOSFET工艺波动状态对锁相环压控振荡器输出信号的频率范围进行自动调节，从而使整个频率综合器不受工艺波动影响，始终工作在最佳的振荡状态。

附图说明

图1为现有技术的锁相环频率综合器的结构示意图；

图2为本实用新型一种工艺波动自适应锁相环频率综合器的结构示意图；

图3为本实用新型所采用的MOSFET频率特性偏差检测器的电路原理图；

图4为本实用新型所采用的MOSFET频率特性偏差检测器中电压控制振荡器的电路原理图；

图5为本实用新型所采用的MOSFET工艺波动反馈电路的电路原理图。

具体实施方式

下面，结合附图对本实用新型做进一步的说明。

首先，请参考图2，图2为本实用新型一种工艺波动自适应锁相环频率综合器的结构示意图。图2中，锁相环频率综合器包括鉴频鉴相器，用于检测外部参考信号和内部反馈信号之间的相位差；电荷泵，连接所述鉴频鉴相器，用于放大所述鉴频鉴相器的输出信号，并输出控制电压信号；环路滤波器，连接所述电荷泵，用于对所述电荷泵输出的控制电压信号进行低通滤波；压控振荡器，连接所述环路滤波器，用于根据所述环路滤波器的输出信号输出相应频率和相位的信号，压控振荡器的振荡电路由n个反相器组成的环形振荡器组成，其中n为自然数；MOSFET工艺波动反馈电路，连接所述压控振荡器，能够对实际流片的工艺波动进行实时感知并根据工艺波动状态对锁相环压控振荡器输出信号的频率范围进行自动调节，从而使整个频率综合器工作在最佳的振荡状态；分频器，连接所述压控振荡器，用于对所述锁相环频率综合器的输出信号进行分频以输出所述内部反馈信号。所述的MOSFET工艺波动反馈电路包括：一个MOSFET频率特性偏差检测器和一组由检测器给出的反馈信号所控制的多路开关电流反馈信号控制电路。该电路根据MOSFET频率特性偏差检测器检测出来的MOS工艺波动引起的MOSFET频率特性偏差值实时判定当前工艺波动状态，并据此自动调节压控振荡器的延时单元的电流，当MOSFET处于Fast工艺状态时减小压控振荡器的振荡电流；MOSFET处于Slow工艺状态时则增加压控振荡器的振荡电流。从而实现在各个工艺状态下都能使压控振荡器输出频率范围基本保持不变。

所述的MOSFET频率特性偏差检测器，用以探测集成电路制造过程中由于半导体工艺引起的MOSFET频率特性的波动，包括：参考电荷电路；计数器电路；电压控制振荡器，所述电压控制振荡器的一端耦接于所述参考电荷电路，另一端耦接于所述计数器电路。所述参考电荷电路包括：固定电阻，其一端接地；以及带隙电流源，耦接于所述固定电阻的另一端。所述电压控制振荡器还包括：第一反相器，其包括第一P型MOS和第一N型MOS；第二反相器，其包括第二P型MOS和第二N型MOS；第三反相器，其包括第三P型MOS和第三N型MOS；第一电阻，其一端耦接于所述第一N型MOS的源极，另一端接地；第二电阻，其一端耦接于所述第一N型MOS的漏极，另一端接地；以及电容，与所述第二电阻并联在所述第一N型MOS的源极与地之间；其中，所述第一P型MOS的源极与所述第一N型MOS的漏极耦接于所述第二P型MOS与所述第二N型MOS的栅极，所述第二P型MOS的源极与所述第二N型MOS的漏极耦接于所述第三P型MOS与所述第三N型MOS的栅极，所述第三P型MOS的源极与所述第三N型MOS的漏极耦接于所述第一P型MOS的栅极。上述控制电压信号通过上述第一N型MOS的栅极输入，上述输出电压信号通过上述第一N型MOS的漏极输出。上述输出电压信号输入上述计数器电路，作为采样信号对上述计数器电路的基准时钟信号进行采样，输出采样计数值。采样计数值为一M位的2进制并联数字信号，代表MOS工艺偏差引起的MOSFET频率特性偏差。M为自然数。上述采样计数值的最高有效位是符号位。所述的多路开关电流反馈电路包括：工艺波动检测读数译码电路、压控振荡器电流控制电路。所述的工艺波动检测读数译码电路功能在于：将M位2进制MOSFET频率特性偏差数字信号转换为3位2进制工艺波动状态数字信号。当工艺波动状态数字信号为“111”时表示MOSFET处于“Slow”状态；当工艺波动状态数字信号为“110”时表示MOSFET处于“Typical”状态；当工艺波动状态数字信号为“100”时表示MOSFET处于“Fast”状态。所述的压控振荡器电流控制电路为一个电流镜，其输入端为锁相环环路滤波器的输出信号“Ctrl”，其输出端分为n路，3×n位，分别与3×n个动态开关相连。每3路动态开关与环形压控振荡器的n个反相器其中一个的电源端相连。该3路动态开关与工艺波动检测读数译码电路的3位输出端相连。

鉴频鉴相器用于检测外部参考信号CLKref和内部反馈信号CLKfb之间的相位差。电荷泵用于放大所述鉴频鉴相器的输出信号，并输出控制电压信号。环路滤波器用于对所述电荷泵输出的控制电压信号进行低通滤波。压控振荡器，用于根据所述环路滤波器的输出信号输出相应频率和相位的信号，压控振荡器的振荡电路由n个反相器组成的环形振荡器组成，其中n为自然数。MOSFET工艺波动反馈电路，用于对实际流片的工艺波动进行实时感知并根据工艺波动状态对锁相环压控振荡器输出信号的频率范围进行自动调节，从而使整个频率综合器工作在最佳的振荡状态。分频器，用于对所述锁相环频率综合器的输出信号CLKout进行分频以输出所述内部反馈信号CLKfb。

接着，请参考图3，图3为本实用新型所采用的MOSFET频率特性偏差检测器的电路原理图，如图3所示，它的最终采样计数值为一M位的2进制并联数字信号，代表MOS工艺偏差引起的MOSFET频率特性偏差。M为自然数。在本实施例中，m选为5。也就是说，MOSFET频率特性偏差检测器的输出信号为五位二进制，(最高位有效位是符号位，“1”代表正值，“0”代表负值)。在理想状态下，MOSFET频率特性偏差检测器的输出信号为“100001”，转换为十进制，计数器电路输出值为“+1”。此时MOSFET的工艺波动状态为“Typical”；当MOSFET频率特性偏差检测器的输出信号小于“000111”时，转换为十进制，计数器电路输出值为“-7”，与理想状态下的“+1”相差“-8”，同时也意味着实际输出计数值M与特征输出计数值1相差“-8”，因此MOSFET频率特性偏差超过-8/32即小于-25％，此时MOSFET处于“Slow”状态；当MOSFET频率特性偏差检测器的输出信号大于“101001”时，转换为十进制，计数器电路输出值为“9”，与理想状态下的“+1”相差“8”，同时也意味着实际输出计数值M与特征输出计数值1相差“8”，因此MOSFET频率特性与理想情况偏差超过8/32即大于25％，此时MOSFET处于“Fast”状态。

本实用新型所增加的工艺波动检测读数译码电路将根据MOSFET频率特性偏差检测器的输出信号判断MOSFET的工艺波动状态，并将M位2进制MOSFET频率特性偏差数字信号转换为3位2进制工艺波动状态数字信号。当MOSFET处于“Slow”状态时输出工艺波动状态数字信号“111”；当MOSFET处于“Typical”状态时输出工艺波动状态数字信号“110”；当MOSFET处于“Fast”状态时输出工艺波动状态数字信号“100”。

图4为本实用新型所采用的MOSFET频率特性偏差检测器中电压控制振荡器的电路原理图，如图4所示，电压控制振荡器采用三级环形压控振荡器的机构，其包括三组反相器P1/N1、P2/N2、P3/N3，两个电阻R1、R2和电容C1。第一电阻R1的一端耦接于第一N型MOS N1的源极，另一端接地。第二电阻R2的一端耦接于第一N型MOS N1的漏极，另一端接地。电容C1与第二电阻R2并联在第一N型MOS N1的源极与地之间。第一P型MOS P1的源极与第一N型MOS N1的漏极耦接于第二P型MOS P2与第二N型MOS N2的栅极，第二P型MOS P2的源极与第二N型MOS N2的漏极耦接于第三P型MOS P3与第三N型MOS N3的栅极，第三P型MOS P3的源极与第三N型MOS N3的漏极耦接于第一P型MOS P1的栅极。控制电压信号V_Ctrl通过第一N型MOS N1的栅极输入，输出电压信号VCO_out通过第一N型MOS N1的漏极输出。

本实用新型所增加的压控振荡器电流控制电路将根据输出工艺波动状态数字信号通过3路动态开关控制压控振荡器反相器单元的工作电流。当MOSFET处于“Slow”状态时输出工艺波动状态数字信号“111”，3路动态开关将同时打开，共有3路电流通过电流镜注入压控振荡器反相器单元，此时反相器单元的工作电流最大；而当MOSFET处于“Typical”状态时输出工艺波动状态数字信号“110”，2路动态开关将打开，共有2路电流通过电流镜注入压控振荡器反相器单元，此时反相器单元的工作电流为MOSFET处于“Slow”状态时的2/3；当MOSFET处于“Fast”状态时输出工艺波动状态数字信号“100”，只有1路动态开关打开，共有1路电流通过电流镜注入压控振荡器反相器单元，此时反相器单元的工作电流为MOSFET处于“Slow”状态时的1/3。这样，MOSFET处于“Fast”工艺状态时压控振荡器反相器掩饰的工作电流被减小，而处于“Slow”工艺状态时压控振荡器反相器掩饰的工作电流被增大。从而实现最大可能地减小由MOSFET工艺波动引起的压控振荡器反相器延时单元的延时差异，从而实现压控振荡器输出频率范围不受工艺波动影响，基本保持不变。图5为本实用新型所采用的MOSFET工艺波动反馈电路的电路原理图，MOSFET工艺波动反馈电路，用于对实际流片的工艺波动进行实时感知并根据工艺波动状态对锁相环压控振荡器输出信号的频率范围进行自动调节，从而使整个频率综合器工作在最佳的振荡状态。

综上所述，本实用新型提供的工艺波动自适应锁相环频率综合器，即使在流片中处于不同批次，或是同一晶圆中处于不同位置，均可保证频率综合器有着稳定，变化极小的频率输出范围。

虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型。本实用新型所述技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰。因此，本实用新型的保护范围当视权利要求书所界定者为准。

Claims

1.一种工艺波动自适应锁相环频率综合器，其特征在于包括：

鉴频鉴相器；

电荷泵，和所述鉴频鉴相器相连；

环路滤波器，和所述电荷泵相连；

压控振荡器，和所述环路滤波器相连；

MOSFET工艺波动反馈电路，和所述压控振荡器相连；

分频器，和所述压控振荡器、所述鉴频鉴相器分别相连。

2.根据权利要求1所述的一种工艺波动自适应锁相环频率综合器，其特征在于：所述的MOSFET工艺波动反馈电路包括：一个MOSFET频率特性偏差检测器和一组由检测器给出的反馈信号所控制的多路开关电流反馈信号控制电路。

3.根据权利要求2所述的一种工艺波动自适应锁相环频率综合器，其特征在于：所述的MOSFET频率特性偏差检测器，用以探测集成电路制造过程中由于半导体工艺引起的MOSFET频率特性的波动，包括：参考电荷电路；计数器电路；电压控制振荡器，所述电压控制振荡器的一端耦接于所述参考电荷电路，另一端耦接于所述计数器电路。

4.根据权利要求3所述的一种工艺波动自适应锁相环频率综合器，其特征在于：所述参考电荷电路包括：固定电阻，其一端接地；以及带隙电流源，耦接于所述固定电阻的另一端。

5.根据权利要求3或4所述的一种工艺波动自适应锁相环频率综合器，其特征在于：所述电压控制振荡器还包括：

第一反相器，其包括第一P型MOS和第一N型MOS；

第二反相器，其包括第二P型MOS和第二N型MOS；

第三反相器，其包括第三P型MOS和第三N型MOS；

第一电阻，其一端耦接于所述第一N型MOS的源极，另一端接地；

第二电阻，其一端耦接于所述第一N型MOS的漏极，另一端接地；以及

电容，与所述第二电阻并联在所述第一N型MOS的源极与地之间；

其中，所述第一P型MOS的源极与所述第一N型MOS的漏极耦接于所述第二P型MOS与所述第二N型MOS的栅极，所述第二P型MOS的源极与所述第二N型MOS的漏极耦接于所述第三P型MOS与所述第三N型MOS的栅极，所述第三P型MOS的源极与所述第三N型MOS的漏极耦接于所述第一P型MOS的栅极。

6.根据权利要求5所述的一种工艺波动自适应锁相环频率综合器，其特征在于：所述控制电压信号通过所述第一N型MOS的栅极输入，所述输出电压信号通过所述第一N型MOS的漏极输出。

7.根据权利要求2所述的一种工艺波动自适应锁相环频率综合器，其特征在于：所述的多路开关电流反馈电路包括：工艺波动检测读数译码电路和压控振荡器电流控制电路。